JPH0797037B2

JPH0797037B2 - 位置検出装置

Info

Publication number: JPH0797037B2
Application number: JP63330058A
Authority: JP
Inventors: 淳家城; 康一林; 悟志江口
Original assignee: オ−クマ株式会社
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1995-10-18
Anticipated expiration: 2010-10-18
Also published as: JPH02173522A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は位置や角度等の検出のために工作機械等に用い
られる位置検出装置に関するもので、特に広範囲にわた
り高分解能な検出が可能な位置検出装置に関する。

（従来の技術）工作機械における直線変位の検出や回転角度の検出に
は、リニアエンコーダやロータリーエンコーダ等が使用
されている。これらエンコーダには、インクリメンタル
形式のものとアブソリュート形式のものとがある。イン
クリメンタル形式の位置検出装置は位置検出量を移動量
で示すもので、アブソリュート形式のように位置を絶対
位置で示すものではない。しかし、工作機械等の位置検
出においては、近年絶対位置検出の要求が高まり、従来
よりのインクリメンタル形式を改良してアブソリュート
機能を持った位置検出器が広く用いられて来ている。

この絶対位置検出器の概略構成を第10図に示して説明す
る。第10図に示すような構成をとっている測定器の例と
してレーザ測定器があり、ここではレーザ測定器を例に
挙げて説明する。

増減検出部（レーザ光学系）10から位相変調波PMが出力
され、この位相変調波PMは物理的な変位に応じて基準波
に対して位相がシフトするようになっている。この位相
変調波PMに基づいて、内挿信号発生部12は１波長内の高
分解可能な位置データMPDを検出して出力する。また、
絶対位置計数部11は位相変調波PMの変化量をもとに１波
長分の変位が何回発生したかを計数し、長いストローク
での位置データLPDを算出して出力する。そして、高分
解能絶対位置計数部13はこれらの位置データLPD及びMPD
を合成して、高分解能かつ広範囲な位置データFPDを算
出している。

このような構成は位置検出器にも用いられるようになっ
て来ており、その従来例を第11図に示して説明する。こ
の検出器は、所定周期の２相の正弦S_a及びS_bを入力して
高分解能かつ広範囲な位置を検出するためのものであ
り、４倍回路20,U/Dカウンタ（UP/DOWNカウンタ）21及
びラッチ回路22が第10図の絶対位置計数部11に相当して
おり、サンプルホールド回路23,A/D変換器24及び内挿演
算部25が内挿信号発生部12に相当しており、また、加算
器26が高分解能絶対位置計数部13に相当している。な
お、ラッチ回路22及びサンプルホールド回路23はホール
ド信号HSによって同期制御されている。

このような構成において、各部の波形は第12図（Ａ）〜
（Ｄ）に示されるようになっている。すなわち、同図
（Ａ）に示すような正弦波S_a及びS_bの入力に対して、４
倍回路20を経たU/Dカウンタ21の計数データC_SQは同図
（Ｂ）のようになり、この計数データC_SQはホールド信
号HSに従ってラッチ回路22にラッチされる。また、正弦
波S_a及びS_bはサンプルホールド回路23でホールド信号HS
に従ってホールドされ、その後にA/D変換器24でデジタ
ル化されたデジタル信号D_a及びD_bが内挿演算部25に入力
され、1/4周期内の絶対位置を求める。内挿演算部25の
演算結果P_SQは同図（Ｃ）のようになる。したがって、
加算器26の加算結果P_Oは同図（Ｄ）となる。

（発明が解決しようとする課題）本来、加算器26においては広範囲にわたって高分解能な
位置データP_Oが連続して得られるはずであるが、U/Dカ
ウンタ21の計数データC_SQの変わり目において、内挿演
算部25で得られる信号の1/4周期内の絶対位置データP_SQ
の位相が異なっていると、同図（Ｄ）に示すm1,m2のよ
うな計数ミスを招いてしまう。この場合、計数ミスの誤
りを修正しようとしても、周期の1/4毎に計数する計数
データC_SQ及び1/4周期内の絶対位置データP_SQがいずれ
も周期内の位相を示さないため位相関係が明確でなく、
修正が困難であった。

本発明は上述のような事情よりなされたものであり、本
発明の目的は、従来のインクリメンタル形式を改良して
アブソリュート機能を持った位置検出器において、所望
の位置データを誤りなく出力する位置検出装置を簡単な
構成で実現することにある。

（課題を解決するための手段）本発明は、移動体の位置や角度の変化に伴なって出力さ
れる２つの周期的な信号を基に位置データを出力する位
置検出装置に関するもので、本発明の上記目的は、前記
２つの周期的な信号を任意のタイミングで同時に保持す
るサンプルホールド手段と、このサンプルホールド手段
の出力信号をデジタル変換するA/D変換手段と、A/D変換
後の２つのデジタル値より前記周期内での絶対位置を求
める内挿演算手段と、前記２つの周期的な信号をパルス
化するパルス化手段と、このパルス化手段でパルス化さ
れた２つのパルス信号を計数するカウンタと、前記サン
プルホールド手段の保持タイミングと同一タイミングで
前記２つのパルス信号及び前記カウンタの計数出力を保
持するラッチ手段と、前記２つのパルス信号の状態及び
前記周期内での絶対位置を比較し、前記カウンタの増減
の変わり目での計数値を適切な値にし、当該計数値及び
前記周期内での絶対位置を組合わせて前記移動体の位置
データを求める絶対位置演算手段とを設け、より高速か
つ高精度に長ストローク位置データを求めることによっ
て達成される。

（作用）本発明の位置検出装置は、物理的な変位に対応する２つ
の周期的な信号に基づいてその周期毎の変位を計数する
と共に、その周期内の絶対位置データを求め、これらデ
ータを合成して誤りのない位置データを簡便に求めるも
のである。データの合成を誤りなく行なう為に、本発明
では２つの周期的な信号のパルス化された信号の状態
と、その周期内での絶対位置とを比較し、カウンタの増
減の変わり目での計数値を適切な値に選ぶようにしてい
る。

すなわち、第１図に示すように２相信号S_a,S_bのパルス
化回路27によって得られた２相パルスP_a,P_bはU/Dカウン
タ21に入力され、１周期に１回だけup/down計数される
ことにより、２相信号S_a,S_bの周期毎の計数データC_sが
得られる。この計数データC_sは２相パルスP_a,P_bと共に
ホールド信号HSによってラッチ回路22に保持され、これ
と同時に２相信号S_a,S_bはホールド信号HSによってサン
プルホールド回路23に保持される。この保持された２相
信号S_a,S_bはA/D変換器24でA/D変換され、デジタル信号D
_a,D_bが内挿演算部25に入力され、内挿演算部25で信号周
期内の絶対位置データP_sに変換される。桁合せ演算回路
28は、これら計数データC_SL,周期内の絶対位置データP_s
及び２相パルスP_aL,P_bLに基づいて所要の位置データP_o
を得る。桁合せ演算回路28では、２相パルスP_a,P_bの状
態と周期内の絶対位置データP_Sとにより、この絶対位置
データP_sと計数データC_sとの位相の一致，不一致を判定
し、計数データC_sの誤りを修正するものである。

これにより上述した従来技術の問題点を解消し、高速，
高分解能，広範囲な位置検出を誤りなく実現することが
できる。

（実施例）第１図は、本発明のエンコーダ内挿回路の一実施例を第
11図に対応させて示すものである。

エンコーダから出力される２つの周期的な信号S_a及びS_b
は、パルス化回路27及びサンプルホールド回路23へ入力
され、パルス化回路27からの２相パルスP_a及びP_bはU/D
カウンタ21へ入力されると共に、ラッチ回路22へ入力さ
れる。U/Dカウンタ21は第２図に示すように２相パルスP
_a,P_bにより１周期に１回だけUP/DOWNを計数するもので
ある。これにより、U/Dカウンタ21は何周期分だけ変位
があったかを示す計数データC_sを出力する。計数データ
C_sと２相パルスP_a及びP_bとは、ラッチ回路22にホールド
信号HSによる所定のタイミングで保持され、保持データ
C_SL,P_aL,P_bLとなる。桁合せ演算回路28は計数データC_SL
と２相パルスP_aL,P_bLとを回路上で同期をとって入力す
る。一方、周期信号S_a及びS_bはサンプルホールド回路23
にホールド信号HSによって、ラッチ回路22の保持と同一
タイミングで保持される。そして、保持されたデータは
A/D変換器24でデジタル信号D_A,D_Bに変換され、内挿演算
部25はデジタル信号D_A,D_Bから周期内の全体位置データP
_sを求める。桁合せ演算回路28では、同期のとれた周期
内の絶対位置データP_s,計数データC_SL及び２相パルスP
_aL,P_bLから計数データC_sを誤りのないものとして、周期
内の絶対位置データP_sと加算して絶対位置データP_Oを出
力する。

桁合せ演算回路28の構成例を第３図に示す。桁合せ演算
回路28は桁合せ判定部281,計数修正部282及び加算器283
を有しており、桁合せ判定部281にはラッチ回路22で保
持された２相パルスP_aL,P_bLと周期内の絶対位置データP
_sとが入力され、これをもとにして桁合せに際しての判
定を行ない、判定結果DRを計数修正部に282に送ってい
る。計数修正部282には計数データC_SLが入力され、判定
結果DRに基づいて修正された計数データC_s′が加算器28
3に入力されている。加算器283は計数データC_s′及び絶
対位置データP_sを加算し、その結果得られるデータを絶
対位置データP_Oとして出力する。

次に、第４図に示す信号例を参照して、本発明によるカ
ウントミスの判定並びに桁合せの手順を説明する。

第４図（Ｂ）は内挿演算部25から出力される周期中の絶
対位置データP_sであり、同図（Ａ）はU/Dカウンタ21よ
り出力される計数データC_sである。従来技術においても
説明したように、計数データC_sの変わり目と周期内の絶
対位置データP_sとの位相が異なっていると、同図（Ｅ）
に示すm1,m2のような計数ミスを招いてしまう。そこ
で、本発明では同図（Ｃ）及び（Ｄ）に示す２相パルス
P_a及びP_bと同図（Ｂ）に示す周期内の絶対位置データP_s
とから、桁合せ演算回路28内の桁合せ判定部281におい
て位相が異なっていないか否かを判定する。

位相の判定例を第５図に示して、判定の内容を説明す
る。

周期内の絶対位置データP_s及び２相パルスP_a,P_bをその
周期内で４等分すると、第４図に示すようにＩ〜IVに分
類される。たとえば絶対位置データP_sが分類１にあり、
２相パルスP_a,P_bの組合せが分類Ｉであれば、それぞれ
の位相が正しいと判断してそのまま計数データC_sを使用
する（“/"で示す）。しかし、絶対位置データP_sが分類
Ｉにあり、２相パルスP₂,P_bの組合せが分類IVの場合
（計数ミスm1の状態）などはそれぞれの位相が異なると
判断し、絶対位置データP_sを基準にとって計数データC_s
に「＋１」を加える。また、絶対位置データP_sが分類Ｉ
にあり、２相パルスP_a,P_bの組合せが分類IIIの場合など
は、位相が正方向に異なるのか負方向に異なるのか不明
であるので、桁合せを行なうことができない（エラー検
出“x"で示す）。桁合せ判定部28は以上のような基準で
判定を行ない、その判定結果DRを出力するものであり、
正確に桁合せを行なうには、絶対位置データP_sと２相パ
ルスP_a,P_bとの間の位相の違いが1/4周期内であることが
必要である。第４図（Ｆ）は判定結果DRによって修正さ
れた計数データC_S′を示している。

なお、計数データC_sは1/4周期毎にUP/DOWNするのではな
く、１周期毎にUP/DOWNするようになっているが、これ
により周期内の絶対位置データP_sとの組合せが簡単に実
現される。また、周期内の絶対位置データP_sはパルス計
数をせず、要求に応じて演算出力されるものであり、第
４図（Ｇ）の如く高速移動時におけるミスカウントとい
う現象は発生しない。

次に、他の実施例を第６図に示して説明する。この場
合、構成は第１図とほとんど同様であり、前記実施例と
の違いは２相パルスP_a,P_bのうちの一方のパルス（例え
ばパルスP_a）を参照して、周期内の絶対位置データP_Sと
の桁合せを行なうことであり、ラッチ回路22や桁合せ演
算回路28には一方のパルス（例えばパルスP_a）のみを入
力する。前述したように、計数データC_sの変わり目と周
期内の絶対位置データP_sとの位相が異なっていると、第
６図（Ｄ）に示すm1,m2のような計数ミスを招いてしま
う。そこで、本発明では、同図（Ｃ）に示すパルスP_a及
び同図（Ｂ）に示す周期内の絶対位置データP_sとから、
桁合せ判定部281で位相が異なっていないか否かを判定
する。位相の判定例を第７図に示す。この場合、同期内
の絶対位置データP_sはI,II,III,IVに、パルスP_aはI,II
にそれぞれ分類されている。本実施例によれば計数デー
タC_sは２分割（I,II）となっているが、絶対位置データ
P_sとパルスP_aとの間の位相の違いが1/4周期以内であれ
ば正確な判定を行なうことができる。但し、この1/4周
期以上の位相の違いが発生しても、第５図に示すｘ印の
ようなエラー検出機能はない。

さらに、本発明の他の実施例について説明する。第８図
は第３図の装置に対してEX−OR（排他的論理和）回路28
4を付加したものであり、第９図（Ａ）の信号C_Eは、同
図（Ｂ）のパルスP_aLもしくはP_bLと２相パルスP_a,P_bのE
X−OR284の出力P_Eとの２ビットより得て、カウンタの１
周期内の位相Ｉ〜IVをより得やすくしたものである。こ
の出力C_Eと絶対位置データP_sとの位相を第３図の実施例
と同様に比較することにより、桁合せ判定を行なう。
尚、このEX−OR回路284は、桁合せ演算部28の内にある
必要はない。また、この信号C_Eはそのまま計数データC_s
の下位２ビットに使用することにより、内挿演算なしで
も周期の1/4の分解能で広範囲な位置データを得ること
ができる。さらに、信号C_Eは周期内の絶対位置を示すも
のである。

（発明の効果）以上説明したように、本発明による位置検出装置によれ
ば、高速，高分解可能な位置データを広範囲にわたって
誤りなく検出することが可能である。

【図面の簡単な説明】

第１図は本発明による位置検出装置の構成例を示すブロ
ック図、第２図はUP/DOWNカウンタの動作を説明する為
のタイムチャート、第３図は桁合せ演算回路の一実施例
を示すブロック構成図、第４図は第１図，第３図を説明
するためのタイムチャート、第５図は桁合せ判定部の機
能を説明するための図、第６図は他の実施例を説明する
ためのタイムチャート、第７図は他の実施例における桁
合せ判定部の機能を説明するための図、第８図は桁合せ
演算回路の他の実施例を示す図、第９図はその動作を説
明する為のタイムチャート、第10図はインクリメンタル
形式を改良してアブソリュート機能を持たせた従来の位
置検出器のブロック構成図、第11図は従来の位置検出装
置の構成の概略を示す図、第12図はその動作を説明する
ためのタイムチャートである。 10……増減検出部、11……絶対位置計数部、12……内挿
信号発生部、13……高分解能絶対位置計数部、20……４
倍回路、21……U/Dカウンタ、22……ラッチ回路、23…
…サンプルホールド回路、24……A/D変換器、25……内
挿演算部、26……加算器、27……パルス化回路、２……
桁合せ演算回路。

Claims

【特許請求の範囲】

【請求項１】移動体の位置や角度の変化に伴なって出力
される２つの周期的な信号を基に位置データを出力する
位置検出装置において、前記２つの周期的な信号を任意
のタイミングで同時に保持するサンプルホールド手段
と、このサンプルホールド手段の出力信号をデジタル変
換するA/D変換手段と、A/D変換後の２つのデジタル値よ
り前記周期内での絶対位置を求める内挿演算手段と、前
記２つの周期的な信号をパルス化するパルス化手段と、
このパルス化手段でパルス化された２つのパルス信号を
前記周期的な信号の１周期内で所定の１ポイントにおい
てのみ計数する周期計数カウンタと、前記サンプルホー
ルド手段の保持タイミングと同一タイミングで前記２つ
のパルス信号及び前記周期計数カウンタの計数出力を保
持するラッチ手段と、前記２つのパルス信号の状態と前
記周期内での絶対位置との関係から判断して、前記周期
計数カウンタの増減の変わり目での周期計数値を±１カ
ウントの範囲で修正し、当該周期計数値及び前記周期内
での絶対位置を組合わせて前記移動体の位置データを求
める絶対位置演算手段とを具備し、高速かつ高精度に長
ストローク位置データを求めるようにしたことを特徴と
する位置検出装置。
【請求項２】前記絶対位置演算手段は、前記２つのパル
ス信号の排他的論理和を出力する論理回路を有し、前記
論理回路の出力と前記２つのパルス信号のうちいずれか
とによって、前記２つのパルス信号の状態を判断するよ
うになっている請求項１に記載の位置検出装置。
【請求項３】前記カウンタは、前記周期的な信号の１周
期内で所定の１ポイントにおいてのみ前記増減を計数す
るU/Dカウンタと、前記２つのパルス信号の排他的論理
和を出力する論理回路とを有し、前記２つのパルス信号
のうちいずれかと前記論理回路の出力とを前記U/Dカウ
ンタの下位データに使用するようになっている請求項１
に記載の位置検出装置。
【請求項４】前記カウンタは、前記周期的な信号の１周
期内で所定の１ポイントにおいてのみ前記増減を計数
し、前記ラッチ手段は前記サンプルホールド手段の保持
タイミングと同一タイミングで１つのパルス信号及び前
記カウンタの計数出力を保持し、前記絶対位置演算手段
は１つのパルス信号の状態及び前記周期内での絶対位置
を比較し、前記カウンタの増減の変わり目での計数値を
適切な値にし、当該計数値及び前記周期内での絶対位置
を組合わせて前記移動体の位置データを求めて出力する
ようになっている請求項１に記載の位置検出装置。