JPH0690048B2

JPH0690048B2 - インクリメント型測定装置の信号処理回路

Info

Publication number: JPH0690048B2
Application number: JP63036940A
Authority: JP
Inventors: 俊隆下村; 聡安達; 哲郎桐山
Original assignee: Mitutoyo Corp
Current assignee: Mitutoyo Corp
Priority date: 1988-02-19
Filing date: 1988-02-19
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPH01212314A

Description

【発明の詳細な説明】【産業上の利用分野】

本発明は、インクリメント型測定装置の信号処理回路に
係り、特に、直線変位や角度変位をインクリメント型エ
ンコーダを用いた検出器によつて電気信号に変換して相
対変位量を電気的に測定する測定装置に用いるのに好適
な、検出器から出力される位相の異なる複数の周期的な
検出信号を処理して測定値を得るためのインクリメント
型測定装置の信号処理回路の改良に関するものである。

【従来の技術】

工作機械、測定機から携帯型電子測定機等の広い分野に
おいて、例えば第５図に示す直線変位測定機の如く、イ
ンクリメント型エンコーダを用いた検出器10から相対変
位に応じて周期的に変化する２相の検出信号（１次信
号）を出力し、その信号を処理して前進後退の情報を含
む計数信号を生成してカウンタ14に入力することによ
り、相対変位量をデジタルで測定できる測定装置が普及
している。この測定装置においては、通常、１次信号の
ピツチで分解脳が粗いため、細分化されたピツチの計数
信号を得るための分割回路12が用いられる。このような分割回路12としては、例えばスイス国特許第
407569号に示されるように抵抗連鎖を用いる分割回路が
周知である。この分割回路は、原理的には、第６図に示
す如く、抵抗R1とR2とからなる抵抗連鎖16の両端の節点
に１次信号として例えばA sinθ、A cosθ（＝A sin
（θ＋90゜））で近似される信号が印加された場合、中
央の節点からはＡ′ sin（θ＋α）で近似される信号が
生成されることを利用している。ここで、合成された２
次信号の振幅Ａ′及び位相差αはそれぞれ次式で表わさ
れる。即ち、抵抗値R1とR2の選択で、位相差αを、０゜から90
゜までの任意の値に設定することができ、A sinθとA c
osθとの間の任意の位相を有する信号が得られる。従つ
て、この信号が零レベルを横切るときに計数信号を出力
することで、細分化されたピツチの計数信号が得られ、
高分解能化を図ることができる。なお、検出信号が正弦波でない場合には、抵抗値をこれ
に合わせて変化させることで、やはり任意の位相の信号
を得ることができる。第７図に、１次信号のピツチを16分割することができる
従来の抵抗分割回路の例を示す。図において、20Aは、
１次信号A sinθのバツフアアンプ、20Bは、１次信号A
cosθのバツフアアンプ、22は、バツフアアンプ20Aの出
力を反転した信号−A sinθを抵抗連鎖16の節点に印加
するための反転アンプ、24A〜24Hは、抵抗連鎖16の各節
点に対応してそれぞれ設けられた計８個のコンパレー
タ、26は、各コンパレータに比較用の参照電圧Vrを供給
するための参照電圧設定器、28A〜28Fは、前記コンパレ
ータ24A〜24Hの出力を合成するための排他的ORゲート、
30は、方向弁別回路、32は、発振器である。この分割回路12においては、抵抗R1、R2、R3、R4の値
が、それぞれ1:0.707:0.707:1の比率に設定されてお
り、180゜を８分割しているので、360゜では16分解がな
される。なお、この抵抗分割回路は、スイス国特許第407569号明
細書に詳細に開示されているので詳細な説明は省略す
る。

【発明が解決しようとする問題点】

従来の側長装置の場合、前記、抵抗分割回路は、第８図
に示す如く、分割後の（正弦波）信号をコンパレータに
よつて２相方形信号φ′Ａ、φ′Ｂ…に変換し、例えば
微分してエツジパルスを得ることによつて、計数パルス
を得て後段の計数回路に出力しているが、計数回路はシ
ステムクロツク同期されているため、システムクロツク
のみで定まる回路応答の限界を有する。一方、抵抗分割による分割数が増すと、１係数当りの重
みが小さくなり、その結果、回路が応答し得る検出器の
移動速度は、分割数に反比例して低下してしまい、側長
装置の高分解能化の大きな妨げとなつていた。このような問題点を解消するものとして、出願人は既に
特開昭62−156509、特開昭62−156520で、検出信号を処
理してコード化し、システムクロツクが出力される毎
に、１クロツク前のコードと現在のコードを比較し、両
者が一致しない場合、即ち、係数送れがある場合には、
両者が一致するまでの間、計数パルスを出力するように
して、高速移動時の計数ミスを防止するようにした、い
わゆるサーボ方式の信号処理回路を開示している。この
信号処理回路によれば、過渡的に応答遅れが生じても、
最終的には計数ミスを発生することがない。こサーボ方式によれば、従来の約２倍、即ち理論値とほ
ぼ同じ応答速度を達成することができるが、用途によつ
ては、更に応答速度を向上させたい場合があつた。又出願人は、特願昭62−165025や特願昭62−165026で、
１次信号の位相変化が高速になつたときに、クロツクパ
ルスを高速に切換えることを提案しているが、用途によ
つては、更に応答速度を向上させたい場合があるだけで
なく、クロツク数が増加してしまうという問題点を有し
ていた。

【発明の目的】

本発明は、前記従来の問題点を解消するべくなされたも
ので、抵抗分割回路を用いて高分割能化された測定装置
の応答速度を一層向上することができるインクリメント
型測定装置の信号処理回路を提供することを目的とす
る。

【問題点を解決するための手段】

本発明は、検出器10から出力される位相の異なる複数の
周期的な検出信号を処理して測定値を得るためのインク
リメント型測定装置の信号処理回路において、第１図に
その要旨を示す如く、前記検出信号から直接、上位桁用
の計数信号を生成する計数回路38と、前記検出信号を抵
抗連鎖に印加して位相のずれた２次信号を生成すると共
に、該２次信号を用いて生成した抵抗分割後の信号をコ
ード化して、下位桁用の絶対値信号を生成するための、
抵抗連鎖、該抵抗連鎖の節点をコンパレータに順次接続
するためのスイッチ素子、前記コンパレータの出力に応
じてサーボ回路用計数パルスの計数方向を示す方向信号
を生成する方向弁別回路、該方向弁別回路の出力により
サーボ回路用のクロックパルスを生成するクロックパル
ス生成回路、及び、前記方向信号に対応して、前記クロ
ックパルス生成回路から入力されるクロックパルスのタ
イミングで、前記スイッチ素子を所定の順序で選択する
サーボ回路を備えた、サーボ方式の抵抗分割回路50と、
前記計数回路38出力の計数信号を計数して測定値の上位
桁とすると共に、前記抵抗分割回路50出力の絶対値信号
を測定値の下位桁とするデータ処理回路48とを含むこと
により、前記目的を達成したものである。

【作用】

本発明においては、検出器10から出力される位相の異な
る複数の周期的な検出信号を２系統に分離して、一方の
検出信号を、抵抗分解することなく、コンパレータ等を
用いて上位桁用の計数信号を生成する計数回路38に直接
入力している。従つて、上位桁の計数信号は、抵抗分割
による影響を受けることなく、専ら計数回路38のシステ
ムクロツク周波数に応じた非常に速い応答速度で計数信
号を得ることができる。後で説明するように、信号処理
回路全体の応答速度は、この計数回路38の応答速度によ
つて決まるので、全体の応答速度が非常に速くなる。前記検出信号の他方は、抵抗連鎖、該抵抗連鎖の節点を
コンパレータに順次接続するためのスイッチ素子、前記
コンパレータの出力に応じてサーボ回路用計数パルスの
計数方向を示す方向信号を生成する方向弁別回路、該方
向弁別回路の出力によりサーボ回路用のクロツクパルス
を生成するクロツクパルス生成回路、及び、前記方向信
号に対応して、前記クロツクパルス生成回路から入力さ
れるクロツクパルスのタイミングで、前記スイッチ素子
を所定の順序で選択するサーボ回路を備えた、サーボ方
式の抵抗分割回路50に入力される。この抵抗分割回路50
は、前記検出信号を抵抗連鎖に印加して位相のずれた２
次信号を生成すると共に、該２次信号を用いて生成した
抵抗分割後の信号をコード化して、下位桁用の絶対信号
を生成する。この抵抗分割回路50はサーボ方式とされて
いるので、過渡的に応答遅れが発生することがあつて
も、最終的にこれが測定誤差につながることはなく、高
分解能の測定が可能となる。従つて、前記計数回路38出力の計数信号を計数して測定
値の上位桁とすると共に、前記抵抗分割回路50出力の絶
対値信号を測定値の下位桁とすることによつて、抵抗分
割による応答遅れを生じることなく、抵抗分解回路を用
いた場合の高分解能化を達成することが可能となる。従
つて、比較的小さな回路規模で、従来方式と比べて応答
速度が飛躍的に増大する（検出器信号（１次信号）１ピ
ツチを40分割する場合、10倍）。

【実施例】

以下図面を参照して、本発明の実施例を詳細に説明す
る。本実施例は、１次信号の位相２πを20分割した計数パル
スを生成する抵抗分割回路を含むインクリメント型測定
装置に本発明を適用したもので、第２図に示す如く、前
記従来例と同様のバツフアアンプ20A、20Bと、反転アン
プ22とを含んでいる。前記バツフアアンプ20A、20Bの出力の一部は、そのまま
計数回路38のコンパレータ40A、40Bに入力される。この
コンパレータ40A、40Bにより、参照電圧設定器42で設定
された参照電圧Vrによつて方形化された１次信号φ′
Ａ、φ′Ｂは、４分割・方向弁別回路44に入力される。この４分割・方向弁別回路44は、例えば出願人が特開昭
62−156509で開示したようなサーボ方式とされており、
前記方形式された１次信号φ′Ａ、φ′Ｂを処理して、
上位桁用の方向信号UEN₁、DEN₁、及びオーバースピード
警報OSを出力する。この４分割・方向弁別回路44の具体
的な構成は、例えば特開昭62−156509に開示されている
ので、詳細な説明は省略する。この４分割・方向弁別回路44から出力されるオーバース
ピード警報OSが、そのまま測定装置のオーバースピード
警報となる。この４分割・方向弁別回路44として、特開昭62−156509
で開示したようなサーボ方式の回路を用いた場合には、
この４分解・方向弁別回路44における応答遅れも極めて
小さいものとなる。もちろん、この４分割・方向弁別回
路44として、サーボ方式ではない従来方式のものを用い
ることも可能である。この場合には、サーボ方式のもの
に比べれば応答速度は低下するが、抵抗分割回路を含む
ものに比べれば、その応答速度は格段に速い。この４分割・方向弁別回路44出力の方向信号UEN₁、DEN₁
は、アンドゲート45A、45Bを含む計数パルス生成回路45
に入力されて、上位桁用計数パルスUUP、UDPが生成され
る。この上位桁用計数パルスUUP、UDPは、上位桁用カウ
ンタ46に入力され、計数されて測定値の上位桁データと
された後、オーバースピード警報OSと共に、データ処理
回路48に入力される。図において、CP1は、計数回路38のクロツクパルスであ
り、その周波数はアナログ部（増幅器、コンパレータ
等）の応答速度により定められている。一方、前記バァツフアアンプ20A、20Bの出力及び反転ア
ンプ22の出力は、抵抗分割回路50にも入力される。この抵抗分割回路50は、計10個の抵抗R1〜R5からなる抵
抗連鎖52と、該抵抗連鎖52の隣接する節点を２個のコン
パレータ54A、54Bに順次接続するための、２個で一対、
計10対のアナログスイツチ対56A〜56Jと、前記コンパレ
ータ54A、54Bの出力に応じてサーボ回路用計数パルスの
計数方向を示すアツプUEN₂又はダウンDEN₂の方向信号を
生成する方向弁別回路58と、該方向弁別回路58の出力に
よりサーボ回路用のクロツクパルスを生成するクロツク
パルス生成回路60と、前記方向弁別回路58出力の方向信
号UEN₂、DEN₂にに対応して、前記クロツクパルス生成回
路60から入力されるクロツクパルスのタイミングで、前
記アナログスイツチ対56A〜56Jを所定の順序で選択する
サーボ回路62と、から構成されている。図において、CP2は抵抗分割回路50のクロツクパルスで
あり、その周波数はアナログ部（増幅器、コンパレー
タ、アナログスイツチ等）の応答速度に応じて定められ
ている。このCP2の周波数は、CP1の周波数と独立に設定
できるが、第３図に示す如く、同期はとられている。前記クロツクパルス生成回路60は、クロツクパルスCP2
と前記方向弁別回路58出力の方向信号UEN₂、DEN₂との論
理積をそれぞれ出力する２個のアンドゲート60A、60B
と、該アンドゲート60A、60Bの出力の論理和の否定を出
力するオアゲート60Cとから構成されている。前記サーボ回路62は、第２図に示した如く、出力端子が
前記アナログスイツチ対56A〜56Jと接続されたデコーダ
62Aと、前記方向弁別回路58出力の方向信号UEN₂、DEN₂
を前記クロツクパルス生成回路60出力のクロツクパルス
と同期して計数して、前記デコーダ62Aにコード化され
た絶対値信号の一部Ａ、Ｂ、Ｃ、Ｄを出力する２進化10
進（BCD）カウンタ62Bと、該BCDカウンタ62Bと共同して
作用し、最上位の絶対値信号Ｅを発生する２進カウンタ
62Cから構成されている。このカウンタ62B、62Cの出力
が、１次信号φＡ、φＢの１周期内の分割データを絶対
値で示したものとなつている。なお、カウンタ62B、62C
の桁数は、分割数に応じて変更可能とされている。又、
前記デコーダ62Aの代わりにリングカウンタを用いるこ
ともできる。以下、実施例の作用を説明する。検出器から入力される検出信号（１次信号）としては、
三角波や台形波に近い信号もあり得るが、便宜状、正弦
波で近似して考え、位相差を90゜であると仮定して説明
する。従つて、検出器からはAsinθ（＝φＡ）、Asin
（θ＋90゜）＝Acosθ（＝φＢ）の１次信号が前記コン
パレータ40A、40B及び抵抗分割回路50に入力されている
こと考える。ここで、θは変位に対応した位相である。検出器から入力される１次信号φＡ、φＢは、それぞれ
バツフアアンプ20A、20Bを介して入力され、φＡから更
に反転アンプ22で位相が180゜ずれた１次信号Asin（θ
＋180゜）＝−Asinθが生成されている。前記抵抗連鎖52は、計10個の抵抗で構成されており、１
次信号はそのうち３つの接点ａ、ｆ、ｋに印加されてい
る。抵抗R1〜R5の抵抗値は、他の接点ｂ〜ｊに発生する
２次信号の位相が、接点ａから180゜/10＝18゜ずつ次第
にずれるように設定されている。１次信号が測定対象物
の変位に応じて変化すると、２次信号はそれに従つて位
相がずれた状態で変化する。この実施例では位相差180
゜を10等分しているので、360゜で20等分になり、20分
割が達成される。なお検出信号が正弦波でない場合に
は、抵抗値を調節することで対応できる。前記抵抗連鎖52の接点ａ〜ｋは、対応して設けられた10
組のアナログスイツチ対56A〜56Jを介して、隣接する接
点の組合せ毎に前記コンパレータ54A、54Bの一方の入力
端子に入力されている。このコンパレータ54A、54Bの他
方の入力端子には、前記参照電圧設定器42から参照電圧
Vrが印加されている。前記アナログスイツチ対56A〜56Jは、前記サーボ回路62
のデコーダ62Aの出力に接続されている。このデコーダ6
2Aは、パルスが入力されると、対応する出力端子に
「１」が発生する。従つて、アナログスイツチ対は常に
１組だけが選択されて導通状態にあり、他の非選択状態
のアナログスイツチ対が高入力抵抗状態、即ち結線が切
離されたと見なされる状態にある。例えば、デコーダ62
Aの端子０が「１」である場合は、アナログスイツチ対5
6Aが選択されて導通状態となり、接点ａの信号がコンパ
レータ54Aに、接点ｂの信号がコンパレータ54Bに入力さ
れ、これらの信号が共に参照レベルVrより小さいとき
に、コンパレータ54A、54B出力の比較信号J1、J2が共に
「１」となる。前記方向弁別回路58は、前記サーボ回路62の出力信号Ｅ
が「０」レベルのときは、コンパレータ54A、54Bの比較
信号J1、J2が共に「１」になつたときに、アツプ方向信
号UEN₂を「１」とするように作用する。又、信号J1、J2
が共に「０」となつたときに、ダウン方向信号DEN₂を
「１」とするように作用する。一方、前記信号Ｅが
「１」レベルのときは、方向信号UEN₂、DEN₂が入替わつ
たような信号を作る。上記以外の場合は、両方向信号UE
N₂、DEN₂共「０」レベルとする。なお、両方向信号UE
N₂、DEN₂は、クロツクパルスCP2のタイミングでラツチ
される。前記サーボ回路62のBCDカウンタ62Bは、前記方向弁別回
路58からフイードバツクされる方向信号UEN₂、DEN₂に応
じて、前記クロツクパルス生成回路60出力のクロツクパ
ルスと同期してカウントアツプ又はカウントダウンし、
計数値10になると２進カウンタ62Cにアツプパルスを送
出し、一方、BCDカウンタ62Bの計数値が零を切ると２進
カウンタ62Cから１を減ずる。BCDカウンタ62Bの計数値
は、デコーダ62Aで０〜９間の１つの値となり、対応す
るアナログスイツチ対56A〜56Jが１組だけ選択され、抵
抗連鎖52の隣り合う接点とコンパレータ54A、54Bが接続
される。このサーボ回路62のBCDカウンタ62B及び２進カウンタ62
Cの出力Ａ〜Ｅが、１次信号φＡ、φＡの１周期的の分
割データの絶対値に対応しており、下位桁の絶対値デー
タとして前記データ処理回路48に入力される。又、前記４分割方向弁別回路44出力の方向信号UEN₁、DE
N₁、及び前記抵抗分割回路50の方向弁別回路58出力の方
向信号UEN₂、DEN₂は、負論理のアンドゲード64を経てラ
ツチパルス生成回路66に入力される。このラツチパルス生成回路66は、サーボ回路62、４分割
・方向弁別回路44が床に停止して、サーボが追付いて条
件が成立した時点で、前出第３図に示す如く、条件成立
信号のエツジをとることでラツク信号LTPを発生し、前
記データ処理回路48に入力する。前記データ処理回路48は、前記上位桁用カウント46から
入力される上位桁データと、前記サーボ回路62から入力
される下位桁データの整合をより、測定値として表示器
等へ出力する。なおこのデータ処理回路48は、サーボ回
路62から入力される下位桁データが絶対信号であるの
で、任意の点を零点に設定できるよう、電気的にオフセ
ツトを取る機能を有している。本実施例の各部信号波形の例を第４図に示す。第４図か
らも明らかなように、上位桁用カウンタ46で計数される
上位桁の信号φ′Ａ、φ′Ｂは、検出信号（２相正弦
波）を抵抗分割することなく、直接コンパレータにより
方形化した信号を用いているので、抵抗分割による応答
速度の低下を生じことがなく、高速度の応答が可能であ
る。一方、前記サーボ回路62から入力される下位桁信号に関
しては、絶対信号であり、且つ、サーボ方式であるた
め、過渡的に表示が遅れる場合があつても、オーバース
ピードによる後測定を生じることはない。これに対して、従来の出力は、第４図最下段に示す如く
であり、２相正弦波を抵抗分割回路で分割した後、方形
化し、この方形化信号φ″Ａ、φ″Ｂによる計数を行つ
ていたため、抵抗分割回路の遅れによる応答速度の遅れ
が問題となつていたものである。なお、サーボが追付くために必要な時間は、カウンタ桁
数（分割数）とクロツク周期の積であり、例えばカウン
タ桁数が10でクロツク周期が１μ秒の場合には、10μ秒
程度となるので、実用上は無視できる。即ち、実際には
動かしながら調整するので、この程度の遅れは問題とな
らず、抵抗分割方式のオーバースピードのエラー表示が
出るよりもよい。今、２相正弦波の１周期が４μｍ、抵抗分割数が10、最
小分割能が４μm/（10×４）＝0.1μｍ（４は、抵抗分
割後、成形波のエツジをとることによる４分割に対
応）、計数回路のシステムクロツク周波数が1MHzである
とすると、抵抗分割を用いないで、４分割方向弁別のみ
の場合の応答速度は、最小分解能×計数パルス周波数
（＝システムクロツク周波数）であり、（１×10^-6）ｍ
×（１×10⁶）/sec＝1m/sとなるが、最小分解能は４μm
/4＝１μｍである。一方、従来の抵抗分割回路では、最
小分解能を、0.1μｍとできるが、応答速度は、最小分
割能×計数パルス周波数＝（0.1×10^-6）ｍ×（１×1
0⁶）/sec＝0.1m/sとなつてしまう。これらに対して、本
発明の応答速度は、４分割方向弁別部で決まるので、1m
/sと早く、最小分割能も0.1μｍにできる。本実施例においては、抵抗分割回路50だけでなく、４分
割・方向弁別回路44もサーボ方式としているので、検出
器移動速度が、1m/s以内であれば、１次信号が理想信号
（φＡ、φＢ位相差90゜）から、多少ずれても、誤計数
を生じない。これに対して、従来の４分割・方向弁別回
路は、実際の検出器の１次信号が理想的な信号でないた
め、理論値より応答速度が低くなり、大体500m/s以内な
ら誤計数を生じないが、1m/sでは誤計数を生じる。なお、４分割・方向弁別回路44への入力信号φ′Ａ、
φ′Ｂは、抵抗分割が行われていないので、この４分割
・方向弁別回路44を、実施例のようなサーボ方式でない
従来例方式としても、応答速度は十分に向上される。又、前記実施例においては、本発明が、出願人が特願昭
61−259518で提案したような、抵抗連鎖と隣り合う接点
をサーボ回路により２個のコンパレータに順次接続する
ようにした抵抗分割回路50に適用されていたが、本発明
の適用範囲はこれに限定されず、出願人が特願昭61−25
7546で提案したような、抵抗連鎖の各接点をサーボ回路
により、それぞれ単独に１個又は２個のコンパレータに
接続するようにした抵抗分割回路にも同様に適用できる
ことは明らかである。更に、前記実施例においては、上位桁用カウンタ46がデ
ータ処理回路48と別体とされていたが、上位桁用カウン
タをデータ処理回路48と一体化することも可能である。
又、４分割・方向弁別回路は、絶対値出力との整合をと
ることにより８分割、２分割等都合により変更もでき
る。

【発明の効果】

以上説明した通り、本発明によれば、従来は抵抗分割の
分割数に応じて低下していた回路応答を、分割前と同じ
レベルに維持することができる。従つて、従来方式と比
べて応答速度が飛躍的に増大し、10分割の場合は10倍と
なる。又、クロツクパルスの種類も少なく、クロツク数
が減らせるので、回路規模も比較的小さくてよい。更
に、従来のサーボ方式のみの場合に比べて、一層の高速
化を図ることができる等の優れた効果を有する。

【図面の簡単な説明】

第１図は、本発明にかかるインクリメント型測定装置の
信号処理回路の要旨構成を示すブロツク線図、第２図
は、本発明の実施例の構成を示す回路図、第３図は、前
記実施例の作用を説明するための、各出力信号とラツチ
信号の関係の例を示す線図、第４図は、同じく各部信号
波形の例を従来と比較して示す線図、第５図は、本発明
が適用されるインクリメント型測定装置の全体構成の例
を示すブロツク線図、第６図は、抵抗連鎖を用いた抵抗
分割回路の原理を示す回路図、第７図は、従来の抵抗分
割回路の例を示す回路図、第８図は、その作用を説明す
るための線図である。 10……検出器、 φＡ、φＢ……検出（１次）信号、 12……分割回路、 40A、40B……コンパレータ、 44……４分割・方向弁別回路、 45……計数パルス生成回路、 UUP、UDP……上位桁用計数パルス、 46……上位桁用カウンタ、 48……データ処理回路、 50……抵抗分割回路、 52……抵抗連鎖、 54A、54B……コンパレータ、 56A〜56J……アナログスイツチ対、 58……方向弁別回路、 60……クロツクパルス生成回路、 62……サーボ回路、 62B……BCDカウンタ、 62C……２進カウンタ、Ａ、Ｂ、Ｃ、Ｄ、Ｅ……絶対値信号。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭61−23914（ＪＰ，Ａ) 特開昭63−111417（ＪＰ，Ａ) 特公昭62−33527（ＪＰ，Ｂ２)

Claims

【特許請求の範囲】

【請求項１】検出器から出力される位相の異なる複数の
周期的な検出信号を処理して測定値を得るためのインク
リメント型測定装置の信号処理回路において、前記検出信号から直接、上位桁用の計数信号を生成する
計数回路と、前記検出信号を抵抗連鎖に印加して位相のずれた２次信
号を生成すると共に、該２次信号を用いて生成した抵抗
分割後の信号をコード化して、下位桁用の絶対値信号を
生成するための、抵抗連鎖、該抵抗連鎖の節点をコンパ
レータに順次接続するためのスイツチ素子、前記コンパ
レータの出力に応じてサーボ回路用計数パルスの計数方
向を示す方向信号を生成する方向弁別回路、該方向弁別
回路の出力によりサーボ回路用のクロツクパルスを生成
するクロツクパルス生成回路、及び、前記方向信号に対
応して、前記クロツクパルス生成回路から入力されるク
ロツクパルスのタイミングで、前記スイツチ素子を所定
の順序で選択するサーボ回路を備えた、サーボ方式の抵
抗分割回路と、前記計数回路出力の計数信号を計数して測定値の上位桁
とすると共に、前記抵抗分割回路出力の絶対値信号を測
定値の下位桁とするデータ処理回路と、を含むことを特徴とするインクリメント型測定装置の信
号処理回路。