JP3049922B2 - デュアルポートｒａｍのアクセス制御方法 - Google Patents
デュアルポートｒａｍのアクセス制御方法Info
- Publication number
- JP3049922B2 JP3049922B2 JP4046797A JP4679792A JP3049922B2 JP 3049922 B2 JP3049922 B2 JP 3049922B2 JP 4046797 A JP4046797 A JP 4046797A JP 4679792 A JP4679792 A JP 4679792A JP 3049922 B2 JP3049922 B2 JP 3049922B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- port ram
- request
- cpu
- dual port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Static Random-Access Memory (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、二つのマイクロコンピ
ュータが１個のデュアルポートＲＡＭをアクセスするコ
ンピュータシステムにおけるデュアルポートＲＡＭのア
クセス制御方法に関する。
ュータが１個のデュアルポートＲＡＭをアクセスするコ
ンピュータシステムにおけるデュアルポートＲＡＭのア
クセス制御方法に関する。
【０００２】
【従来の技術】従来より、マイクロコンピュータシステ
ムにおけるメモリデバイスとして、デュアルポートＲＡ
Ｍがある。デュアルポートＲＡＭは、アドレス用入力ポ
ートとデータ用入出力ポートとをそれぞれ二組有するこ
とにより、二つのＣＰＵ（マイクロコンピュータ）から
アクセスが可能であるため、一方のＣＰＵから他方のＣ
ＰＵへデータを転送する等の目的で使用される。
ムにおけるメモリデバイスとして、デュアルポートＲＡ
Ｍがある。デュアルポートＲＡＭは、アドレス用入力ポ
ートとデータ用入出力ポートとをそれぞれ二組有するこ
とにより、二つのＣＰＵ（マイクロコンピュータ）から
アクセスが可能であるため、一方のＣＰＵから他方のＣ
ＰＵへデータを転送する等の目的で使用される。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
に、二つのＣＰＵで１個のデュアルポートＲＡＭをアク
セスする場合、一方のＣＰＵのデータ書き込み動作と他
方のＣＰＵのデータ書き込み動作または読み出し動作と
が同時に行われると、データの書き込みまたは読み出し
が正しく行われないという問題が発生する。
に、二つのＣＰＵで１個のデュアルポートＲＡＭをアク
セスする場合、一方のＣＰＵのデータ書き込み動作と他
方のＣＰＵのデータ書き込み動作または読み出し動作と
が同時に行われると、データの書き込みまたは読み出し
が正しく行われないという問題が発生する。
【０００４】この問題を解決するためには、ハードウエ
アにより専用インターロックを構成してアクセスが重複
して同時に起きることがないように制御することが考え
られる。しかしながら、このようにハードウエアにより
専用インターロックを構成するのでは、回路が複雑とな
るため工数が増加して生産効率が低下し、コストの上昇
を招くという問題がある。また、デュアルポートＲＡＭ
を新たに設計する度に専用インターロックも設計し直さ
ねばならないため、手数がかかって設計効率が低下する
という問題もある。
アにより専用インターロックを構成してアクセスが重複
して同時に起きることがないように制御することが考え
られる。しかしながら、このようにハードウエアにより
専用インターロックを構成するのでは、回路が複雑とな
るため工数が増加して生産効率が低下し、コストの上昇
を招くという問題がある。また、デュアルポートＲＡＭ
を新たに設計する度に専用インターロックも設計し直さ
ねばならないため、手数がかかって設計効率が低下する
という問題もある。
【０００５】本発明の目的は、ソフトウエアによる汎用
性のあるデュアルポートＲＡＭのアクセス制御方法を実
現すること、特にどのような場合でも一方のアクセス処
理のみが継続して行われるようなことなく、アクセス異
常を引き起こすことなしに必ず２つのＣＰＵがアクセス
処理を行うように制御できるデュアルポートＲＡＭのア
クセス制御方法を実現することである。
性のあるデュアルポートＲＡＭのアクセス制御方法を実
現すること、特にどのような場合でも一方のアクセス処
理のみが継続して行われるようなことなく、アクセス異
常を引き起こすことなしに必ず２つのＣＰＵがアクセス
処理を行うように制御できるデュアルポートＲＡＭのア
クセス制御方法を実現することである。
【０００６】
【課題を解決するための手段および作用】本発明の手段
作用は次の通りである。本発明は、二つのマイクロコン
ピュータにより１個のデュアルポートＲＡＭをアクセス
するマイクロコンピュータシステムにおけるデュアルポ
ートＲＡＭのアクセス制御方法において、上記デュアル
ポートＲＡＭをアクセスする第１のアクセス手段(1)
と、上記デュアルポートＲＡＭをアクセスする第２のア
クセス手段(2) と、上記第１のアクセス手段(1) による
上記デュアルポートＲＡＭに対するアクセス権を要求す
る第１の要求手段(3) と、上記第２のアクセス手段(2)
による上記デュアルポートＲＡＭに対するアクセス権を
要求する第２の要求手段(4)とを有するデュアルポート
ＲＡＭのアクセス制御方法に適用される。
作用は次の通りである。本発明は、二つのマイクロコン
ピュータにより１個のデュアルポートＲＡＭをアクセス
するマイクロコンピュータシステムにおけるデュアルポ
ートＲＡＭのアクセス制御方法において、上記デュアル
ポートＲＡＭをアクセスする第１のアクセス手段(1)
と、上記デュアルポートＲＡＭをアクセスする第２のア
クセス手段(2) と、上記第１のアクセス手段(1) による
上記デュアルポートＲＡＭに対するアクセス権を要求す
る第１の要求手段(3) と、上記第２のアクセス手段(2)
による上記デュアルポートＲＡＭに対するアクセス権を
要求する第２の要求手段(4)とを有するデュアルポート
ＲＡＭのアクセス制御方法に適用される。
【０００７】本発明のデュアルポートＲＡＭのアクセス
制御方法は、上記第１のアクセス手段(1) は、一定周期
Ｔ毎に上記第２の要求手段(4) がアクセス権を要求して
いるか否かを判別し、上記第２の要求手段(4) がアクセ
ス権を要求しているときは上記デュアルポートＲＡＭを
アクセスせず、上記第２の要求手段(4) がアクセス権を
要求していないときは上記第１の要求手段(3) によるア
クセス権の要求を行った後上記デュアルポートＲＡＭを
アクセスする。
制御方法は、上記第１のアクセス手段(1) は、一定周期
Ｔ毎に上記第２の要求手段(4) がアクセス権を要求して
いるか否かを判別し、上記第２の要求手段(4) がアクセ
ス権を要求しているときは上記デュアルポートＲＡＭを
アクセスせず、上記第２の要求手段(4) がアクセス権を
要求していないときは上記第１の要求手段(3) によるア
クセス権の要求を行った後上記デュアルポートＲＡＭを
アクセスする。
【０００８】そして、上記第２のアクセス手段(2) は、
計数手段(5) を有し、上記一定周期Ｔより小さい周期で
上記計数手段(5) の計数値を参照し、該参照した値が所
定値以上の時は上記計数手段(5) の計数値を「０」にす
ると共に上記第２の要求手段(4) によるアクセス権の要
求を行わずかつ上記デュアルポートＲＡＭをアクセスせ
ず、一方、上記計数手段(5) の計数値が上記所定値より
小さい時は、さらに上記第１の要求手段(3) によるアク
セス権の要求がなされているか否かを判別する。
計数手段(5) を有し、上記一定周期Ｔより小さい周期で
上記計数手段(5) の計数値を参照し、該参照した値が所
定値以上の時は上記計数手段(5) の計数値を「０」にす
ると共に上記第２の要求手段(4) によるアクセス権の要
求を行わずかつ上記デュアルポートＲＡＭをアクセスせ
ず、一方、上記計数手段(5) の計数値が上記所定値より
小さい時は、さらに上記第１の要求手段(3) によるアク
セス権の要求がなされているか否かを判別する。
【０００９】そして、この判別時点において上記第１の
要求手段(3) によるアクセス権の要求がなされていると
きは、上記計数手段(5) の計数値を「０」にして上記デ
ュアルポートＲＡＭをアクセスせず、上記判別時点にお
いて上記第１の要求手段(3)によるアクセス権の要求が
なされていないときは上記第２の要求手段(4) によるア
クセス権の要求を行った後再び上記第１の要求手段(3)
によるアクセス権の要求がなされているか否か判別し、
この判別で上記第１の要求手段(3) によるアクセス権の
要求がなされている場合は上記計数手段(5) の計数値を
「０」にすると共に上記第２の要求手段(4) によるアク
セス権の要求を解除して上記デュアルポートＲＡＭをア
クセスせず、上記判別で上記第１の要求手段(3) による
アクセス権の要求がなされていない場合は上記計数手段
(5) の計数値を「１」加算してデュアルポートＲＡＭを
アクセスする。
要求手段(3) によるアクセス権の要求がなされていると
きは、上記計数手段(5) の計数値を「０」にして上記デ
ュアルポートＲＡＭをアクセスせず、上記判別時点にお
いて上記第１の要求手段(3)によるアクセス権の要求が
なされていないときは上記第２の要求手段(4) によるア
クセス権の要求を行った後再び上記第１の要求手段(3)
によるアクセス権の要求がなされているか否か判別し、
この判別で上記第１の要求手段(3) によるアクセス権の
要求がなされている場合は上記計数手段(5) の計数値を
「０」にすると共に上記第２の要求手段(4) によるアク
セス権の要求を解除して上記デュアルポートＲＡＭをア
クセスせず、上記判別で上記第１の要求手段(3) による
アクセス権の要求がなされていない場合は上記計数手段
(5) の計数値を「１」加算してデュアルポートＲＡＭを
アクセスする。
【００１０】これにより、どのような場合でも一方のア
クセス処理のみが継続して行われるようなことなく、ア
クセス異常を引き起こすことなしに必ず２つのＣＰＵが
アクセス処理を行うように制御できる、ソフトウエアに
よる汎用性のあるデュアルポートＲＡＭのアクセス制御
方法を実現することができる。
クセス処理のみが継続して行われるようなことなく、ア
クセス異常を引き起こすことなしに必ず２つのＣＰＵが
アクセス処理を行うように制御できる、ソフトウエアに
よる汎用性のあるデュアルポートＲＡＭのアクセス制御
方法を実現することができる。
【００１１】
【実施例】以下、図面を参照しながら本発明の一実施例
について説明する。図２は、本発明の実施例に係わるマ
イクロコンピュータシステムの構成を示すブロック図で
ある。
について説明する。図２は、本発明の実施例に係わるマ
イクロコンピュータシステムの構成を示すブロック図で
ある。
【００１２】同図において、アドレス入力ポート及びデ
ータ入出力ポートをそれぞれ２つ有するデュアルポート
ＲＡＭ２３は、一方ではアドレス線２１−１およびデー
タ線２１−２によりＣＰＵ（マイクロコンピュータ）−
Ａ２１に接続され、他方ではアドレス線２２−１および
データ線２２−２によりＣＰＵ−Ｂ２２に接続されてい
る。また、ＣＰＵ−Ａ２１とＣＰＵ−Ｂ２２は、ＣＰＵ
−Ａ２１からＣＰＵ−Ｂ２２にフラグＡを通信する信号
線２１−３、及びＣＰＵ−Ｂ２２からＣＰＵ−Ａ２１に
フラグＢを通信するの信号線２２−３により接続されて
いる。そして、ＣＰＵ−Ｂ２２はカウンタ２２−４を内
蔵している。このカウンタ２２−４は外部に設けてもよ
い。
ータ入出力ポートをそれぞれ２つ有するデュアルポート
ＲＡＭ２３は、一方ではアドレス線２１−１およびデー
タ線２１−２によりＣＰＵ（マイクロコンピュータ）−
Ａ２１に接続され、他方ではアドレス線２２−１および
データ線２２−２によりＣＰＵ−Ｂ２２に接続されてい
る。また、ＣＰＵ−Ａ２１とＣＰＵ−Ｂ２２は、ＣＰＵ
−Ａ２１からＣＰＵ−Ｂ２２にフラグＡを通信する信号
線２１−３、及びＣＰＵ−Ｂ２２からＣＰＵ−Ａ２１に
フラグＢを通信するの信号線２２−３により接続されて
いる。そして、ＣＰＵ−Ｂ２２はカウンタ２２−４を内
蔵している。このカウンタ２２−４は外部に設けてもよ
い。
【００１３】次に上記構成のマイクロコンピュータシス
テムにおけるデュアルポートＲＡＭ２３に対するアクセ
ス処理の動作について、図３及び図４のフローチャート
を用いて説明する。
テムにおけるデュアルポートＲＡＭ２３に対するアクセ
ス処理の動作について、図３及び図４のフローチャート
を用いて説明する。
【００１４】図３は、ＣＰＵ−Ａ２１がデュアルポート
ＲＡＭ２３をアクセスする場合の処理を示すフローチャ
ートである。同図において、ＣＰＵ−Ａ２１は、まず、
フラグＢを参照し、ＣＰＵ−Ｂ２２によるデュアルポー
トＲＡＭ２３に対するアクセス要求がなされているか否
かを判別する（Ｓ３１）。
ＲＡＭ２３をアクセスする場合の処理を示すフローチャ
ートである。同図において、ＣＰＵ−Ａ２１は、まず、
フラグＢを参照し、ＣＰＵ−Ｂ２２によるデュアルポー
トＲＡＭ２３に対するアクセス要求がなされているか否
かを判別する（Ｓ３１）。
【００１５】そして、フラグＢが“１”でない、すなわ
ち“０”であれば、ＣＰＵ−Ｂ２２によるデュアルポー
トＲＡＭ２３に対するアクセスの要求がなされていない
と判別し、この場合は、フラグＡを“１”にセットする
ことにより、いまからＣＰＵ−Ａ２１側でデュアルポー
トＲＡＭ２３のアクセスを開始することをＣＰＵ−Ｂ２
２に通知した後（Ｓ３２）、デュアルポートＲＡＭ２３
に対して、アドレス線２１−１を介してアドレスを送信
し、データ線２１−２を介してそのアドレスへのデータ
書き込み、またはそのアドレスからのデータ読み出しを
行う（Ｓ３３）。続いて、フラグＡを“０”にリセット
してＣＰＵ−Ｂ２２に対する上記アクセス要求の通知を
解除して（Ｓ３４）、処理を終了する。
ち“０”であれば、ＣＰＵ−Ｂ２２によるデュアルポー
トＲＡＭ２３に対するアクセスの要求がなされていない
と判別し、この場合は、フラグＡを“１”にセットする
ことにより、いまからＣＰＵ−Ａ２１側でデュアルポー
トＲＡＭ２３のアクセスを開始することをＣＰＵ−Ｂ２
２に通知した後（Ｓ３２）、デュアルポートＲＡＭ２３
に対して、アドレス線２１−１を介してアドレスを送信
し、データ線２１−２を介してそのアドレスへのデータ
書き込み、またはそのアドレスからのデータ読み出しを
行う（Ｓ３３）。続いて、フラグＡを“０”にリセット
してＣＰＵ−Ｂ２２に対する上記アクセス要求の通知を
解除して（Ｓ３４）、処理を終了する。
【００１６】このように、ＣＰＵ−Ｂ２２によるデュア
ルポートＲＡＭ２３に対するアクセスの要求がなされて
いない場合は、ＣＰＵ−Ａ２１によるアクセスが開始さ
れることがＣＰＵ−Ｂ２２に通知されて、そのアクセス
がただちに実行される。
ルポートＲＡＭ２３に対するアクセスの要求がなされて
いない場合は、ＣＰＵ−Ａ２１によるアクセスが開始さ
れることがＣＰＵ−Ｂ２２に通知されて、そのアクセス
がただちに実行される。
【００１７】上記Ｓ３１で、フラグＢが“１”であれ
ば、ＣＰＵ−Ｂ２２によるデュアルポートＲＡＭ２３に
対するアクセスの要求がなされていると判別し、ただち
に処理を終了する。
ば、ＣＰＵ−Ｂ２２によるデュアルポートＲＡＭ２３に
対するアクセスの要求がなされていると判別し、ただち
に処理を終了する。
【００１８】これにより、ＣＰＵ−Ｂ２２がデュアルポ
ートＲＡＭ２３に対するアクセスの要求をＣＰＵ−Ａ２
１より先に行ったときは、ＣＰＵ−Ａ２１からアクセス
が行われることはない。
ートＲＡＭ２３に対するアクセスの要求をＣＰＵ−Ａ２
１より先に行ったときは、ＣＰＵ−Ａ２１からアクセス
が行われることはない。
【００１９】図４は、ＣＰＵ−Ｂ２２がデュアルポート
ＲＡＭ２３をアクセスする場合の処理を示すフローチャ
ートである。同図において、ＣＰＵ−Ｂ２２は、まず、
カウンタ２２−４を参照し、カウント値が「２」以上で
あるか否か判別し（Ｓ４１）、カウント値が「２」より
小さければ、今の処理タイミングはデュアルポートＲＡ
Ｍへのアクセス処理タイミング内であると判別し、この
場合は、次に、フラグＡを参照し、ＣＰＵ−Ａ２１よる
デュアルポートＲＡＭ２３に対するアクセスの要求がな
されているか否かを判別する（Ｓ４２）。
ＲＡＭ２３をアクセスする場合の処理を示すフローチャ
ートである。同図において、ＣＰＵ−Ｂ２２は、まず、
カウンタ２２−４を参照し、カウント値が「２」以上で
あるか否か判別し（Ｓ４１）、カウント値が「２」より
小さければ、今の処理タイミングはデュアルポートＲＡ
Ｍへのアクセス処理タイミング内であると判別し、この
場合は、次に、フラグＡを参照し、ＣＰＵ−Ａ２１よる
デュアルポートＲＡＭ２３に対するアクセスの要求がな
されているか否かを判別する（Ｓ４２）。
【００２０】そして、フラグＡが“１”でない、すなわ
ちフラグＡが“０”の時は、少なくとも現時点ではＣＰ
Ｕ−Ａ２１によるアクセスの要求がなされていないと判
別し、次にフラグＢを“１”にセットして、いまからＣ
ＰＵ−Ｂ２２側でデュアルポートＲＡＭ２３のアクセス
を開始することを一旦ＣＰＵ−Ａ２１に通知した後（Ｓ
４３）、再びフラグＡを参照して、ＣＰＵ−Ａ２１側に
おいてもフラグ判別時点においてフラグＢが“０”であ
ったことを判別してアクセス要求を行っているか否かを
判別する（Ｓ４４）。
ちフラグＡが“０”の時は、少なくとも現時点ではＣＰ
Ｕ−Ａ２１によるアクセスの要求がなされていないと判
別し、次にフラグＢを“１”にセットして、いまからＣ
ＰＵ−Ｂ２２側でデュアルポートＲＡＭ２３のアクセス
を開始することを一旦ＣＰＵ−Ａ２１に通知した後（Ｓ
４３）、再びフラグＡを参照して、ＣＰＵ−Ａ２１側に
おいてもフラグ判別時点においてフラグＢが“０”であ
ったことを判別してアクセス要求を行っているか否かを
判別する（Ｓ４４）。
【００２１】この判別で、フラグＡが“１”でない、す
なわち“０”ならば、ＣＰＵ−Ａ２１によるアクセスの
要求がなされていないと判別し、カウンタ２２−４を
「１」インクリメントして、ＣＰＵ−Ｂ２２側における
アクセス処理タイミング内の処理回数を計数し（Ｓ４
５）、続いて、デュアルポートＲＡＭ２３に対して、ア
ドレス線２２−１を介してアドレスを送信し、データ線
２２−２を介してそのアドレスへのデータ書き込み、ま
たはそのアドレスからのデータ読み出しを行って（Ｓ４
６）、処理を終了する。
なわち“０”ならば、ＣＰＵ−Ａ２１によるアクセスの
要求がなされていないと判別し、カウンタ２２−４を
「１」インクリメントして、ＣＰＵ−Ｂ２２側における
アクセス処理タイミング内の処理回数を計数し（Ｓ４
５）、続いて、デュアルポートＲＡＭ２３に対して、ア
ドレス線２２−１を介してアドレスを送信し、データ線
２２−２を介してそのアドレスへのデータ書き込み、ま
たはそのアドレスからのデータ読み出しを行って（Ｓ４
６）、処理を終了する。
【００２２】このように、ＣＰＵ−Ｂ２２によるアクセ
ス要求フラグＢがセットされるまでの間に、ＣＰＵ−Ａ
２１によるアクセス要求フラグＡがセットされないとき
は、上記セットされたフラグＢによるアクセス要求通知
が確定され、ＣＰＵ−Ｂ２２によるデュアルポートＲＡ
Ｍに対するアクセスが開始される。
ス要求フラグＢがセットされるまでの間に、ＣＰＵ−Ａ
２１によるアクセス要求フラグＡがセットされないとき
は、上記セットされたフラグＢによるアクセス要求通知
が確定され、ＣＰＵ−Ｂ２２によるデュアルポートＲＡ
Ｍに対するアクセスが開始される。
【００２３】上記Ｓ４４で、フラグＡが“１”であると
きは、カウンタ２２−４を「０」にリセットし（Ｓ４
８）、さらにフラグＢも“０”にリセットして（Ｓ４
９）、自己のアクセス要求を解消して処理を終了する。
きは、カウンタ２２−４を「０」にリセットし（Ｓ４
８）、さらにフラグＢも“０”にリセットして（Ｓ４
９）、自己のアクセス要求を解消して処理を終了する。
【００２４】これにより、Ｓ４２におけるフラグ判別時
点において、ＣＰＵ−Ａ２１側においてもＣＰＵ−Ｂ２
２のアクセス要求がない（フラグＢが“０”である）こ
とを判別してアクセス要求を行った場合、すなわちＣＰ
Ｕ−Ａ２１とＣＰＵ−Ｂ２２が同時にアクセス要求を行
った場合には、ＣＰＵ−Ａ２１のアクセスが優先され
て、ＣＰＵ−Ｂ２２のアクセス要求は解消される。
点において、ＣＰＵ−Ａ２１側においてもＣＰＵ−Ｂ２
２のアクセス要求がない（フラグＢが“０”である）こ
とを判別してアクセス要求を行った場合、すなわちＣＰ
Ｕ−Ａ２１とＣＰＵ−Ｂ２２が同時にアクセス要求を行
った場合には、ＣＰＵ−Ａ２１のアクセスが優先され
て、ＣＰＵ−Ｂ２２のアクセス要求は解消される。
【００２５】また、上記Ｓ４２において、フラグＡが
“１”ならば、カウンタ２２−４を「０」にリセットし
て（Ｓ４７）、処理を終了する。これにより、ＣＰＵ−
Ａ２１がデュアルポートＲＡＭ２３に対するアクセスの
要求をＣＰＵ−Ｂ２２より先に行ったときは、ＣＰＵ−
Ｂ２２からアクセスが行われることはない。
“１”ならば、カウンタ２２−４を「０」にリセットし
て（Ｓ４７）、処理を終了する。これにより、ＣＰＵ−
Ａ２１がデュアルポートＲＡＭ２３に対するアクセスの
要求をＣＰＵ−Ｂ２２より先に行ったときは、ＣＰＵ−
Ｂ２２からアクセスが行われることはない。
【００２６】上記Ｓ４１で、カウンタ２２−４が「２」
以上のときは、ＣＰＵ−Ｂ２２側における所定のアクセ
ス処理回数が終了していると判別し、この場合も上述し
たＳ４８及びＳ４９の処理を行って処理を終了する。
以上のときは、ＣＰＵ−Ｂ２２側における所定のアクセ
ス処理回数が終了していると判別し、この場合も上述し
たＳ４８及びＳ４９の処理を行って処理を終了する。
【００２７】これにより、所定回数、すなわち本実施例
では２回のアクセス処理が行われた次のアクセス処理の
タイミングでは、ＣＰＵ−Ｂ２２によるアクセスの要求
は行われず、これによってＣＰＵ−Ａ２１によるアクセ
スが可能となる。
では２回のアクセス処理が行われた次のアクセス処理の
タイミングでは、ＣＰＵ−Ｂ２２によるアクセスの要求
は行われず、これによってＣＰＵ−Ａ２１によるアクセ
スが可能となる。
【００２８】次に、上述したＣＰＵ−Ａ２１またはＣＰ
Ｕ−Ｂ２２によるアクセス処理について、図５及び図６
のタイミングチャートを用いて、さらに説明する。この
タイミングチャートでは、アクセスが行われる処理を斜
線で示し、アクセスが行われない処理を白無地で示して
いる。
Ｕ−Ｂ２２によるアクセス処理について、図５及び図６
のタイミングチャートを用いて、さらに説明する。この
タイミングチャートでは、アクセスが行われる処理を斜
線で示し、アクセスが行われない処理を白無地で示して
いる。
【００２９】図５は、ＣＰＵ−Ａ２１によるフラグＡの
セットが、ＣＰＵ−Ｂ２２によるフラグＢのセットより
先、またはフラグＢのセットと同時であった場合の処理
である。同図の上が、周期Ｔ毎に行われるＣＰＵ−Ａ２
１のアクセス処理、下が周期Ｔ／２毎に行われＣＰＵ−
Ｂ２２のアクセス処理である。
セットが、ＣＰＵ−Ｂ２２によるフラグＢのセットより
先、またはフラグＢのセットと同時であった場合の処理
である。同図の上が、周期Ｔ毎に行われるＣＰＵ−Ａ２
１のアクセス処理、下が周期Ｔ／２毎に行われＣＰＵ−
Ｂ２２のアクセス処理である。
【００３０】同図の、時刻ｔ１のアクセス処理におい
て、ＣＰＵ−Ａ２１によるフラグＡのセットが、ＣＰＵ
−Ｂ２２によるフラグＢのセットより先、もしくはフラ
グＢのセットと同時の場合は、いずれもフラグ判別時点
では、フラグＢが“０”であるので、ＣＰＵ−Ａ２１
は、自己のアクセス処理を行う（図５のアクセス処理５
１−１）（図３のフローチャート参照）。
て、ＣＰＵ−Ａ２１によるフラグＡのセットが、ＣＰＵ
−Ｂ２２によるフラグＢのセットより先、もしくはフラ
グＢのセットと同時の場合は、いずれもフラグ判別時点
では、フラグＢが“０”であるので、ＣＰＵ−Ａ２１
は、自己のアクセス処理を行う（図５のアクセス処理５
１−１）（図３のフローチャート参照）。
【００３１】また、ＣＰＵ−Ｂ２２は、上記フラグＡの
セットがフラグＢのセットより先（図４の、Ｓ４２でフ
ラグＡが“１”の場合）、またはフラグＢのセットと同
時（図４の、Ｓ４４でフラグＡが“１”の場合）のとき
は、アクセス処理を行わない（図５のアクセス処理５２
−１）。そして、次の時刻ｔ２におけるアクセス処理タ
イミングでは、ＣＰＵ−Ａ２１によるアクセス処理が終
了してフラグＡが“０”となっているので、ＣＰＵ−Ｂ
２２によるアクセス処理が実行される（図５のアクセス
処理５２−２）（図４のフローチャート参照）。
セットがフラグＢのセットより先（図４の、Ｓ４２でフ
ラグＡが“１”の場合）、またはフラグＢのセットと同
時（図４の、Ｓ４４でフラグＡが“１”の場合）のとき
は、アクセス処理を行わない（図５のアクセス処理５２
−１）。そして、次の時刻ｔ２におけるアクセス処理タ
イミングでは、ＣＰＵ−Ａ２１によるアクセス処理が終
了してフラグＡが“０”となっているので、ＣＰＵ−Ｂ
２２によるアクセス処理が実行される（図５のアクセス
処理５２−２）（図４のフローチャート参照）。
【００３２】そして、以後、時刻ｔ３からふたたび、時
刻ｔ１、ｔ２と同様に処理た行われる。このように、Ｃ
ＰＵ−Ａ２１とＣＰＵ−Ａ２１によるアクセス処理が全
く同期した場合でもアクセスが重複して同時に実行され
ることはなく、図５に示すように、それぞれ時間Ｔ／２
のずれをもって期間Ｔ毎にアクセスが実行される。
刻ｔ１、ｔ２と同様に処理た行われる。このように、Ｃ
ＰＵ−Ａ２１とＣＰＵ−Ａ２１によるアクセス処理が全
く同期した場合でもアクセスが重複して同時に実行され
ることはなく、図５に示すように、それぞれ時間Ｔ／２
のずれをもって期間Ｔ毎にアクセスが実行される。
【００３３】次に、図６は、ＣＰＵ−Ｂ２２によるフラ
グＢのセットが、ＣＰＵ−Ａ２１のフラグＡのセットよ
り先に行われた場合の処理である。この場合も図の上
が、周期Ｔ毎に行われるＣＰＵ−Ａ２１のアクセス処
理、下が周期Ｔ／２毎に行われＣＰＵ−Ｂ２２のアクセ
ス処理である。
グＢのセットが、ＣＰＵ−Ａ２１のフラグＡのセットよ
り先に行われた場合の処理である。この場合も図の上
が、周期Ｔ毎に行われるＣＰＵ−Ａ２１のアクセス処
理、下が周期Ｔ／２毎に行われＣＰＵ−Ｂ２２のアクセ
ス処理である。
【００３４】同図においては、時刻ｔ１のアクセス処理
で、ＣＰＵ−Ｂ２２によるフラグＢのセットが、ＣＰＵ
−Ａ２１のフラグＡのセットより先に行われると、ＣＰ
Ｕ−Ａ２１は、フラグＢが“１”となっていることによ
り、アクセス処理を行わない（図６のアクセス処理６１
−１）（図３のフローチャート参照）。
で、ＣＰＵ−Ｂ２２によるフラグＢのセットが、ＣＰＵ
−Ａ２１のフラグＡのセットより先に行われると、ＣＰ
Ｕ−Ａ２１は、フラグＢが“１”となっていることによ
り、アクセス処理を行わない（図６のアクセス処理６１
−１）（図３のフローチャート参照）。
【００３５】また、ＣＰＵ−Ｂ２２は、上記ＣＰＵ−Ａ
２１がアクセス処理を行わないことによりフラグＡが
“０”（図４のＳ４２、Ｓ４４参照）となっているの
で、自己のアクセス処理を実行する（図６のアクセス処
理６２−１）。そして、次の時刻ｔ２においても、ＣＰ
Ｕ−Ａ２１のアクセス処理タイミングでないためフラグ
Ａは“０”のままであるので、自己のアクセス処理を実
行する（図６のアクセス処理６２−２）（図４のフロー
チャート参照）。続いて次の時刻ｔ３においては、カウ
ンタ２２−４のカウント値が「２」となっていることに
より、フラグＢを“０”とし、カウンタ２２−４を
「０」として、アクセス処理は行わない（図６のアクセ
ス処理６１−３）（図４のフローチャート参照）。
２１がアクセス処理を行わないことによりフラグＡが
“０”（図４のＳ４２、Ｓ４４参照）となっているの
で、自己のアクセス処理を実行する（図６のアクセス処
理６２−１）。そして、次の時刻ｔ２においても、ＣＰ
Ｕ−Ａ２１のアクセス処理タイミングでないためフラグ
Ａは“０”のままであるので、自己のアクセス処理を実
行する（図６のアクセス処理６２−２）（図４のフロー
チャート参照）。続いて次の時刻ｔ３においては、カウ
ンタ２２−４のカウント値が「２」となっていることに
より、フラグＢを“０”とし、カウンタ２２−４を
「０」として、アクセス処理は行わない（図６のアクセ
ス処理６１−３）（図４のフローチャート参照）。
【００３６】そして、このフラグＢが“０”であること
により、時刻ｔ３において、ＣＰＵ−Ａ２１によるアク
セス処理が開始される（図６のアクセス処理６１−２）
（図３のフローチャート参照）。
により、時刻ｔ３において、ＣＰＵ−Ａ２１によるアク
セス処理が開始される（図６のアクセス処理６１−２）
（図３のフローチャート参照）。
【００３７】これにより、ＣＰＵ−Ｂ２２によるアクセ
ス処理が先行した場合でも、カウンタ２２−４を用いて
ＣＰＵ−Ｂ２２のアクセス処理回数を計数することによ
り、ＣＰＵ−Ａ２１のいずれかの時刻のアクセス処理タ
イミングにおいてフラグＢのセットが解消され、ＣＰＵ
−Ａ２１によるアクセス処理が開始される。
ス処理が先行した場合でも、カウンタ２２−４を用いて
ＣＰＵ−Ｂ２２のアクセス処理回数を計数することによ
り、ＣＰＵ−Ａ２１のいずれかの時刻のアクセス処理タ
イミングにおいてフラグＢのセットが解消され、ＣＰＵ
−Ａ２１によるアクセス処理が開始される。
【００３８】このように、どのような場合でも、一方の
アクセス処理のみが継続して行われるようなことなく、
またアクセス異常を引き起こすこともなく、必ず２つの
ＣＰＵがアクセス処理を行うように制御される。
アクセス処理のみが継続して行われるようなことなく、
またアクセス異常を引き起こすこともなく、必ず２つの
ＣＰＵがアクセス処理を行うように制御される。
【００３９】なお、本実施例では、一方のＣＰＵ−Ａ２
１のアクセス処理周期Ｔに対して、他方のＣＰＵ−Ｂ２
２のアクセス周期をＴ／２、カウンタ２２−４のカウン
ト値の上限を「２」としているが、これに限ることな
く、アクセス周期をＴ／３以下としてもよい。例えば、
アクセス周期Ｔ／３であれば、カウンタ２２−４のカウ
ント値の上限を「１」とすれば同様にアクセス制御がで
きる。
１のアクセス処理周期Ｔに対して、他方のＣＰＵ−Ｂ２
２のアクセス周期をＴ／２、カウンタ２２−４のカウン
ト値の上限を「２」としているが、これに限ることな
く、アクセス周期をＴ／３以下としてもよい。例えば、
アクセス周期Ｔ／３であれば、カウンタ２２−４のカウ
ント値の上限を「１」とすれば同様にアクセス制御がで
きる。
【００４０】
【発明の効果】本発明によれば、１個のデュアルポート
ＲＡＭを二つのＣＰＵにてソフトウエアによりアクセス
制御する場合に、アクセスの優先する側にカウンタを設
けて優先する時間を一定時間以内に設定するので、アク
セスが同時に行われたときデータの書き込み又は読み出
しが正しく行われないという問題を解消できると共に、
どのような場合でも一方のアクセス処理のみが継続して
行われるようなことなく、また、アクセス異常を引き起
こすこともなく、必ず２つのＣＰＵがアクセス処理を行
うように制御することができるようになり、これによ
り、ハードウエアによる専用インターロックを構成する
ことなく、ソフトウエアで平均して且つ確実に１個のデ
ュアルポートＲＡＭを二つのＣＰＵでアクセスすること
が可能となる。また、専用インターロックを設ける必要
がないのでその分回路が簡単となるため生産効率が向上
しコストを低減させることができ、また、デュアルポー
トＲＡＭを新たに設計する際専用インターロックの設計
を必要としないので手数がかからず設計効率が向上す
る。
ＲＡＭを二つのＣＰＵにてソフトウエアによりアクセス
制御する場合に、アクセスの優先する側にカウンタを設
けて優先する時間を一定時間以内に設定するので、アク
セスが同時に行われたときデータの書き込み又は読み出
しが正しく行われないという問題を解消できると共に、
どのような場合でも一方のアクセス処理のみが継続して
行われるようなことなく、また、アクセス異常を引き起
こすこともなく、必ず２つのＣＰＵがアクセス処理を行
うように制御することができるようになり、これによ
り、ハードウエアによる専用インターロックを構成する
ことなく、ソフトウエアで平均して且つ確実に１個のデ
ュアルポートＲＡＭを二つのＣＰＵでアクセスすること
が可能となる。また、専用インターロックを設ける必要
がないのでその分回路が簡単となるため生産効率が向上
しコストを低減させることができ、また、デュアルポー
トＲＡＭを新たに設計する際専用インターロックの設計
を必要としないので手数がかからず設計効率が向上す
る。
【図１】本発明の原理ブロック図である。
【図２】実施例に係わるマイクロコンピュータシステム
の構成ブロック図である。
の構成ブロック図である。
【図３】ＣＰＵ−Ａによるアクセス手順を説明するフロ
ーチャートである。
ーチャートである。
【図４】ＣＰＵ−Ｂによるアクセス手順を説明するフロ
ーチャートである。
ーチャートである。
【図５】フラグＡがフラグＢより先に、あるいはフラグ
Ｂと同時にセットされた場合の処理タイミングを説明す
る図である。
Ｂと同時にセットされた場合の処理タイミングを説明す
る図である。
【図６】フラグＢがフラグＡより先にセットされた場合
の処理タイミングを説明する図である。
の処理タイミングを説明する図である。
１ 第１のアクセス手段 ２ 第２のアクセス手段 ３ 第１の要求手段 ４ 第２の要求手段 ５ 計数手段
フロントページの続き (56)参考文献 特開 平２−100165（ＪＰ，Ａ) 特開 平１−310466（ＪＰ，Ａ) 特開 平４−54544（ＪＰ，Ａ) 特開 昭64−57352（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/00 - 12/06 G06F 13/16 - 13/18 G06F 15/16 - 15/177
Claims (1)
- 【請求項１】 二つのマイクロコンピュータにより１個
のデュアルポートＲＡＭをアクセスするマイクロコンピ
ュータシステムにおけるデュアルポートＲＡＭのアクセ
ス制御方法において、 前記デュアルポートＲＡＭをアクセスする第１のアクセ
ス手段(1) と、 前記デュアルポートＲＡＭをアクセスする第２のアクセ
ス手段(2) と、 前記第１のアクセス手段(1) による前記デュアルポート
ＲＡＭに対するアクセス権を要求する第１の要求手段
(3) と、 前記第２のアクセス手段(2) による前記デュアルポート
ＲＡＭに対するアクセス権を要求する第２の要求手段
(4) とを有するデュアルポートＲＡＭのアクセス制御方
法であって、 前記第１のアクセス手段(1) は、一定周期Ｔ毎に前記第
２の要求手段(4) がアクセス権を要求しているか否かを
判別し、前記第２の要求手段(4) がアクセス権を要求し
ているときは前記デュアルポートＲＡＭをアクセスせ
ず、前記第２の要求手段(4) がアクセス権を要求してい
ないときは前記第１の要求手段(3) によるアクセス権の
要求を行った後前記デュアルポートＲＡＭをアクセス
し、 前記第２のアクセス手段(2) は、計数手段(5) を有し、 上記一定周期Ｔより小さい周期で前記計数手段(5) の計
数値を参照し、該参照した値が所定値以上の時は前記計
数手段(5) の計数値を「０」にすると共に前記第２の要
求手段(4) によるアクセス権の要求を行わずかつ前記デ
ュアルポートＲＡＭをアクセスせず、 一方、前記計数手段(5) の計数値が上記所定値より小さ
い時は、さらに前記第１の要求手段(3) によるアクセス
権の要求がなされているか否かを判別し、この判別時点
において前記第１の要求手段(3) によるアクセス権の要
求がなされているときは、前記計数手段(5) の計数値を
「０」にして前記デュアルポートＲＡＭをアクセスせ
ず、 上記判別時点において前記第１の要求手段(3) によるア
クセス権の要求がなされていないときは前記第２の要求
手段(4) によるアクセス権の要求を行った後再び前記第
１の要求手段(3) によるアクセス権の要求がなされてい
るか否か判別し 、この判別で前記第１の要求手段(3) に
よるアクセス権の要求がなされている場合は前記計数手
段(5) の計数値を「０」にすると共に前記第２の要求手
段(4) によるアクセス権の要求を解除して前記デュアル
ポートＲＡＭをアクセスせず、 上記判別で前記第１の要求手段(3) によるアクセス権の
要求がなされていない場合は前記計数手段(5) の計数値
を「１」加算してデュアルポートＲＡＭをアクセスする
ことを特徴とするデュアルポートＲＡＭのアクセス制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046797A JP3049922B2 (ja) | 1992-03-04 | 1992-03-04 | デュアルポートｒａｍのアクセス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046797A JP3049922B2 (ja) | 1992-03-04 | 1992-03-04 | デュアルポートｒａｍのアクセス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05250250A JPH05250250A (ja) | 1993-09-28 |
| JP3049922B2 true JP3049922B2 (ja) | 2000-06-05 |
Family
ID=12757328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046797A Expired - Fee Related JP3049922B2 (ja) | 1992-03-04 | 1992-03-04 | デュアルポートｒａｍのアクセス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049922B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006040403A (ja) * | 2004-07-27 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 多ポートメモリ |
| JP5086577B2 (ja) * | 2006-07-28 | 2012-11-28 | 株式会社日立超エル・エス・アイ・システムズ | 半導体装置 |
| JP2010262431A (ja) * | 2009-05-01 | 2010-11-18 | Fuji Electric Fa Components & Systems Co Ltd | デュアルポートメモリのアクセス方法及びアクセス制御装置 |
| JP7079144B2 (ja) * | 2018-05-16 | 2022-06-01 | コイト電工株式会社 | 情報処理装置及び交通信号制御装置 |
-
1992
- 1992-03-04 JP JP4046797A patent/JP3049922B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05250250A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1133733B1 (en) | Host controller interface descriptor fetching unit | |
| US4665484A (en) | Shared memory multiprocessing system & method | |
| KR100354934B1 (ko) | 데이터처리시스템및버스프로토콜구현방법 | |
| JP3049922B2 (ja) | デュアルポートｒａｍのアクセス制御方法 | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| CA1120123A (en) | Automatic data steering and data formatting mechanism | |
| JP2936036B2 (ja) | メモリアクセス装置 | |
| JPS6155708B2 (ja) | ||
| JPS61165170A (ja) | バス制御方式 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JPH0562384B2 (ja) | ||
| JP3072168B2 (ja) | メモリ動作調停回路 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JP2943926B2 (ja) | エラー回復制御装置 | |
| JP2860733B2 (ja) | バス接続装置 | |
| JPH0234062B2 (ja) | Maruchipurosetsusashisutemuniokerumemoriakusesuseigyohoshiki | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPH06110848A (ja) | 共有メモリのアクセス方法 | |
| JPH05324533A (ja) | デュアルポートメモリ装置 | |
| JPH0836554A (ja) | マルチプロセッサシステム | |
| JP2003085040A (ja) | メモリアクセラレータ、アクセラレーション方法、および、これに関連したインターフェースカードおよびマザーボード | |
| JPH031267A (ja) | マルチｃｐｕシステムの共通メモリアクセス方法 | |
| JPH0470655B2 (ja) | ||
| JPH0822443A (ja) | プロセッサ間のデータ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |