JP3048782B2 - 二重化ａｔｍセル分解装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は二重化ＡＴＭセル分解装
置に関し、特に複数の送信元において任意の長さの原メ
ッセージを固定長セルにそれぞれ分解し、セルの送信元
を示すアドレス情報および制御情報を付加してこれらの
全セルを時分割多重して送信し、この送信セルを受信し
てセルを分解することにより各送信元にそれぞれ対応し
た原メッセージを再生するようにしたＡＴＭ通信方式に
おける二重化ＡＴＭセル分解装置に関する。

【０００２】

【従来の技術】このようなＡＴＭ通信方式において、通
信装置側で任意の長さの原メッセージを固定長セルにそ
れぞれ分解して送信する場合に、図２に示すように各セ
ルが形成される。

【０００３】図２（Ａ）および（Ｂ）はＣＣＩＴＴ勧告
に規定されている厳密に誤り検出／誤り制御を行うこと
が可能なセルフォーマットを示す図およびＣＣＩＴＴ勧
告に示される処理を簡略化したセルフォーマットを示す
図、図３（Ａ），（Ｂ），（Ｃ）および（Ｄ）は原メッ
セージのＡＴＭセル化の例を説明する図である。

【０００４】図２（Ａ）に示すフォーマットについて説
明する。このフォーマットは、５バイトのヘッダ部（Ｈ
ｅａｄｅｒ）と４８バイトのペイロード部（Ｐａｙｌｏ
ａｄ）とから構成される。

【０００５】ヘッダ部は送信元を示すアドレス情報（Ａ
ＤＲ）と、ペイロードの属性情報（ＰＴ）と、優先制御
用のビット（ＣＬＰ）およびエラー検出情報（ＨＥＣ）
を含んでいる。

【０００６】ペイロード部はセグメンテーション情報
（ＳＴ）と、シーケンス番号情報（ＳＮ）とを含み、Ｓ
Ｔは後述する位置情報ＢＯＭ，ＣＯＭ，ＳＳＭであり、
ＳＮはセルの順番を示す。

【０００７】図３（Ａ）を参照すると、フレームが４５
バイト以上の長さを有する原メッセージａ１は４４バイ
ト単位の固定長セルの原メッセージａ２にそれぞれ分解
される。

【０００８】このとき、最終セルに余りの部分（斜線で
示す）が生じれば、その部分にはオール“０”の余白情
報が挿入され、ペイロード部の有意データのバイト長
（ＬＩ）には有効なバイト数が設定され、先頭セルおよ
び中間セルのＬＩには有効なバイト数が設定される。

【０００９】そして、各固定長セルの原メッセージａ２
には各セルの原メッセージａ１内における位置情報が制
御情報として付加される。この位置情報には、セルのフ
ォーマットによって異なる２種類の場合がある。

【００１０】１つは、セルに含まれる部分が原メッセー
ジａ１の先頭部分（すなわち開始位置（ＢＯＭ：Ｂｅｇ
ｉｎｎｉｎｇ Ｏｆ Ｍｅｓｓａｇｅ））か、中間部分
（すなわち途中位置（ＣＯＭ：Ｃｏｎｔｉｎｕａｔｉｏ
ｎ Ｏｆ Ｍｅｓｓａｇｅ））か、最後部分（すなわち
最終位置（ＥＯＭ：Ｅｎｄ Ｏｆ Ｍｅｓｓａｇｅ））
かを付加する方式である。この方式では、さらに制御デ
ータとしてシリアル番号情報（ＳＮ），有効な長さの表
示（ＬＩ），誤り制御情報（Ｐ−ＣＲＣ）が付加される
（第１の方式）。

【００１１】もう一つは、最終部分であることのみを付
加する方式で、ヘッダ情報（ＨＤ）に最終データ表示の
識別子が含まれる（第２の方式）。

【００１２】上記第１の方式により組み立てられたＡＴ
Ｍセルａ３は、図３（Ａ）に示すようにヘッダ情報（Ｈ
Ｄ）が付加されている。このＨＤは、ＡＴＭセルａ３の
送信元を示すアドレスである。さらに管理データ（Ｍ
１）と管理データ（Ｍ２）とが付加されて一定の長さの
送信セルとなる。なお、Ｍ１は上記ＳＴ（２ビット），
各セルのＳＮ（４ビット）および後述するＭＩＤ／Ｒｅ
ｓｅｒｖｅｄ（１０ビットから構成され、Ｍ２は上記Ｌ
Ｉ（６ビット）とエラー検出情報（Ｐ−ＣＲＣ：１０ビ
ット）から構成される。また、ペイロード部分には４４
バイトに分解した原メッセージａ２が乗る。

【００１３】図３（Ａ）は原メッセージａ１が４５バイ
トよりも長い場合であるが、４４バイト以下の短い場合
がある。この場合は、図３（Ｂ）に示すように、４４バ
イト以下の長さを有するフレームの原メッセージｂ１は
１つの４４バイト固定長セルの原メッセージｂ２とさ
れ、余白（斜線で示す）はオール“０”となる。そし
て、このセルの位置情報はＳＳＭ（Ｓｉｎｇｌｅ Ｓｅ
ｇｍｅｎｔ Ｍｅｓｓａｇｅ）となる。組み立てられた
ＡＴＭセルｂ３は前述したＡＴＭセルａ３と同じ構成を
有する。

【００１４】図２（Ａ）に戻って、ＭＩＤ／Ｒｅｓｅｒ
ｖｅｄ（１０ビット）は予備用であり、次のＰＬＤにメ
ッセージが含まれて４４バイトの長さを持つ。ＬＩは前
述したようにペイロード部の有意データのバイト長を示
しており、Ｐ−ＣＲＣはヘッダ部以外のエラー検出用情
報である。

【００１５】次に、図２（Ｂ）に示すフォーマットにつ
いて説明する。このフォーマットは、図２（Ａ）と同様
に５バイトのヘッダ部（Ｈｅａｄｅｒ）と４８バイトの
ペイロード部（Ｐａｙｌｏａｄ）とから構成される。

【００１６】ヘッダ部は送信元を示すアドレス情報（Ａ
ＤＲ）と、ペイロードの属性情報（ＰＴ）と、優先制御
用のビット（ＣＬＰ）およびエラー検出情報（ＨＥＣ）
を含んでいる。

【００１７】このフォーマットでは、ＰＴには図３
（Ｃ）に示すように原メッセージの最終データを含むセ
ルであるかどうかを示す識別子が含まれ、ヘッダ情報
（ＨＤ）に最終データの表示があれば、これのみによっ
てセルを原メッセージに再生して、ＡＴＭセルｃ３に組
み立てる。

【００１８】上記第２の方式により組み立てられたＡＴ
Ｍセルｃ３は、図３（Ｃ）に示すようにヘッダ情報（Ｈ
Ｄ）が付加されている。これは、ＡＴＭセルｃ３の送信
元を示すアドレスである。ＡＴＭセルｃ３には図３
（Ａ），（Ｂ）に示された管理データ（Ｍ１，Ｍ２）は
ない。

【００１９】ペイロード部は４８バイトあり、原メッセ
ージｃ１をそれぞれ４８バイトに分解した原メッセージ
ｃ２のデータが乗る。

【００２０】図３（Ｄ）は４８バイトの長さを有するフ
レームの原メッセージｄ１のみからなり、組み立てられ
たＡＴＭセルｄ２のヘッダ情報（ＨＤ）には最終データ
表示の識別子がある。

【００２１】上述したようなセルが複数の送信元からラ
ンダムに時分割多重化されて送信されてくる。そこで、
受信側では、物理的あるいは論理的に送信元に対応した
複数のバッファメモリを用意して複数のメッセージを同
時に再生するが、このため、使用している作業用メモリ
量とバッファメモリ量が共に多くならざるを得ない。

【００２２】従来の技術では、図６に示すように２つの
系で作業用メモリとバッファメモリのコピーによる情報
の引継ぎを行うことによってＡＴＭセル分解装置の二重
化を実現していた。

【００２３】図６は従来のＡＴＭセル分解装置の一例を
示すシステムブロック図、図７は従来の一例における系
切替え制御の状態遷移を説明する図である。

【００２４】図６および図７を参照すると、このシステ
ムは０系のセル分解回路２０ａと、１系のセル分解回路
２０ｂとから構成され、各セル分解回路２０ａ，２０ｂ
は系切替え制御部２１，セル分解制御部２２，作業用メ
モリ２３およびバッファメモリ２４を備えている。

【００２５】系切替え指示信号が系切替え制御部２１に
入力されると、現在のアクト系の作業用メモリ２３とバ
ッファメモリ２４の内容のスタンバイ系の作業用メモリ
２３とバッファメモリ２４へのコピーが開始され、系切
替え中状態となる。

【００２６】同時に、セル分解制御部２２の動作を停止
させ、受信セルにより作業用メモリ２３とバッファメモ
リ２４の内容を更新しないようにする。これは、既にコ
ピーし終えたメモリの内容が不一致にならないようにす
るためである。

【００２７】作業用メモリ２３とバッファメモリ２４の
すべての内容のメモリコピーが終了すると、系切替え制
御部２１は系切替え終了信号を出力し、アクト系のセル
分解回路は新スタンバイに、旧スタンバイ系のセル分解
回路は新アクト系への切替えが完了して、新アクト系の
セル分解回路がセルの分解動作を開始する。

【００２８】なお、スタンバイ状態からアクト状態への
切替え動作も同様に系切替え指示を入力して行なわれ
る。

【００２９】

【発明が解決しようとする課題】この従来の二重化ＡＴ
Ｍセル分解装置における系切替え方式では、系切替え時
にセルの受信を停止して系を切り替えるので、セルの欠
落とそれに伴うフレームの廃棄が発生する。

【００３０】また、複数のフレームの廃棄により、上位
レイヤでの再送による急激なトラヒックの増加と、見掛
け上の伝送品質の低下とが発生する。さらに、多重度を
上げたときにメモリ量が多くならざるを得ないので、系
切替え時間が長くなるという問題点があった。

【００３１】本発明の目的は、系切替え時にセルの受信
を停止することなく系を切り替えるようにすることによ
り、セルの欠落とそれに伴うフレームの廃棄が発生せ
ず、また、同期モード時には瞬時に系を切り替えること
が可能であり、非同期モード時にも同期モードに遷移す
る時間があればよいようにすることにより、メモリコピ
ーに要するほどの時間を必要としない二重化ＡＴＭセル
分解装置を提供することにある。

【００３２】

【課題を解決するための手段】本発明によれば、既存の
任意の長さを有する原メッセージを固定長のセルに分解
し、前記各セルに対してセルの送信元を示すアドレス情
報と前記セルの前記原メッセージを再生するための位置
情報を含む制御情報とを付加し、前記すべてのセルを多
重化して送信し、この送信セルを分解しつつ前記各送信
元に対応した原メッセージを再生するＡＴＭセル分解装
置において、二重化のための系切替え制御手段と、フレ
ーム出力制御手段と、出力フレーム監視手段とを備え、
スタンバイ系では再生したフレームとアクト系から出力
されるフレームとを比較して前記アクト系からフレーム
が出力されるのに合わせて前記再生したフレームを廃棄
していくことを特徴とする二重化ＡＴＭセル分解装置が
得られる。

【００３３】また、前記送信元対応に記憶領域が定めら
れた対応記憶領域に対応メッセージを格納する共有バッ
ファメモリと、前記送信元対応に記憶領域が定められ対
応記憶領域に対応セル内の各メッセージバイト数を格納
する作業メモリと、送信されてきたセルの前記アドレス
情報にしたがって対応セルの前記メッセージバイト数を
前記作業メモリの対応領域に順次格納する第１の格納手
段と、前記送信されてきたセルの前記アドレス情報にし
たがって対応セルのメッセージを抽出して前記共有バッ
ファメモリの対応記憶領域に順次格納する第２の格納手
段と、前記送信されてきたセルの前記位置情報が最終位
置を示しているとき前記作業メモリの対応記憶領域のメ
ッセージバイト数にしたがって前記共有バッファメモリ
の対応記憶領域のメッセージを順次読み出して出力する
出力手段と、前記メッセージを順次読み出して出力する
際に反対系に前記作業メモリの対応記憶領域の内容を通
知する第１の通知手段と、前記反対系から出力されるメ
ッセージの内容を監視して前記通知された作業用メモリ
の内容および出力されたメッセージの内容をそれぞれ自
系の内部の作業用メモリの内容およびメッセージの内容
と比較する比較手段と、この比較した結果を通知する第
２の通知手段とを備えることを特徴とし、前記作業メモ
リは前記送信元対応に記憶領域が定められ対応記憶領域
に対応セル内の各メッセージバイト数およびそのシリア
ル番号情報を格納し、前記第１の格納手段は前記送信さ
れてきたセルの前記アドレス情報にしたがって対応セル
の前記メッセージバイト数および前記シリアル番号情報
を前記作業メモリの対応領域に順次格納することを特徴
とする請求項２記載の二重化ＡＴＭセル分解装置が得ら
れる。

【００３４】

【実施例】次に、本発明について図面を参照して説明す
る。

【００３５】図１は本発明の二重化ＡＴＭセル分解装置
の一実施例を示すシステムブロック図、図４は本実施例
による非同期状態から同期状態に遷移する動作を説明す
るためのフローチャート、図５は本発明の一実施例にお
ける系切替え制御の状態遷移を説明する図である。

【００３６】図１を参照すると、このシステムは０系の
セル分解回路１０ａと、１系のセル分解回路１０ｂとか
ら構成され、各セル分解回路１０ａ，１０ｂは系切替え
制御部６と、セル分解部１と、送信元対応に記憶領域が
定められた対応記憶領域に対応メッセージを格納する共
有バッファメモリ２と、送信元対応に記憶領域が定めら
れ対応記憶領域に対応セル内の各メッセージバイト数お
よび必要に応じてそのシリアル番号情報を格納する作業
用メモリ４と、送信されてきたセルのアドレス情報にし
たがって対応セルのメッセージバイト数および必要に応
じてシリアル番号情報を作業用メモリ４の対応領域に順
次格納し、送信されてきたセルのアドレス情報にしたが
って対応セルのメッセージを抽出して共有バッファメモ
リ２の対応記憶領域に順次格納するセル分解制御部３
と、送信されてきたセルの位置情報が最終位置を示して
いるとき作業用メモリ４の対応記憶領域のメッセージバ
イト数にしたがって共通バッファメモリ２の対応記憶領
域のメッセージを順次読み出して出力するフレーム出力
制御部５と、メッセージを順次読み出して出力する際に
反対系に作業用メモリ４の対応記憶領域の内容を通知
し、反対系から出力されるメッセージの内容を監視して
通知された作業用メモリ４の内容および出力されたメッ
セージの内容をそれぞれ自系の内部の作業用メモリ４の
内容およびメッセージの内容と比較し、この比較した結
果を通知するフレーム監視部７とを備えている。

【００３７】続いて、本発明の動作について図１，図
２，図４および図５を参照して説明する。

【００３８】例えば０系のセル分解回路１０ａが図示し
ない上位装置からセルを入力されると、セル分解部１は
受信セルからヘッダ情報（ＨＤ）および前述した制御情
報を抽出してセル分解制御部３へ供給し、セル分解制御
部３は受信セルのペイロード部の有意データのバイト長
（ＬＩ）を共有バッファメモリ２へ送出する。

【００３９】共有バッファメモリ２は複数の領域に記憶
領域が分割され、必要になると送信装置に対応づけてそ
の領域に対応メッセージを格納し、この対応メッセージ
を出力して不要になったときに対応づけが解除される。

【００４０】作業用メモリ４は送信装置対応に記憶領域
が定められ、対応領域からフレームの再生のための制御
データの読出しを行うとともに、この制御データを対応
領域に蓄積する（ステップＳ４１）。また、作業用メモ
リ４の内容は各セル受信の度にセル分解制御部３によっ
て更新制御される。

【００４１】フレーム出力制御部５はセル分解制御部３
からのフレーム再生完了指示に基づいて作業用メモリ４
内の情報を読み出し、再生フレームの有無をチェックす
る（Ｓ４２）。再生が完了すると（Ｓ４２で有り）、図
５に示すように、共有バッファメモリ２内に蓄積されて
いるフレームを、再生が完了した順に読み出して出力す
る。

【００４２】なお、フレーム出力制御部３はフレーム監
視部７からの指示により蓄積されているフレームの出力
を行う。

【００４３】系切替え制御部６はフレーム監視部７に指
示して同期／非同期状態を外部に通知して表示させると
ともに、外部からの指示にしたがって図５に示すよう
に、同期モード／非同期モードの内部状態に応じた系切
替え制御を行い、内部状態を無視した強制系切替え制御
をも行う。

【００４４】フレーム監視部７は自系（０系）のフレー
ム出力制御部５により読み出される作業用メモリ４内の
メッセージバイト数および共有バッファメモリ２から読
み出されるフレームを他系（１系）の作業用メモリ４お
よび共有バッファメモリ２から通知される（Ｓ４３）そ
れぞれのフレームと比較し（Ｓ４４）、すべてが一致し
たときに非同期状態から同期状態に遷移する。

【００４５】０系がスタンバイ系で同期状態に入ると、
図５に示すように１系からのメッセージバイト数および
フレームに合わせて０系の内部で再生した同じフレーム
を廃棄していき、両系から出力されるフレームが常に等
しくなるように２つの系の状態を合わせる。

【００４６】０系が非同期状態で出力しようとしたフレ
ーム，メッセージバイト数が１系からのフレーム，メッ
セージバイト数と異なると（Ｓ４４で不一致）、上記比
較動作を中止して次のフレームがアクト系である１系か
ら出力開始されるのを待ち合わせ、次のフレームの送信
が開始されると、再度同じフレームを先頭から比較する
動作を繰り返す。

【００４７】１つのフレームの比較動作を、共有バッフ
ァメモリ２上に分割されて構成される複数のバッファの
数と等しい回数だけ繰り返した場合（Ｓ４５）には、ア
クト系から既に出力されてしまったフレームを比較して
いることになるため、共有バッファメモリ２に蓄積され
ている再生が完了しているフレームをすべて廃棄し（Ｓ
４６）、新たにフレームの再生，比較動作をやり直して
同期状態を確立する。

【００４８】なお、図４において、Ｓ４２で無しのとき
およびＳ４６でフレームの全廃棄を行って比較回数が０
になったとき（Ｓ４７）には、Ｓ４１に戻る。また、Ｓ
４３で１系からフレームを受信しないとき、およびＳ４
５の比較回数がバッファ数と等しくないときには比較回
数を更新して（Ｓ４８）、Ｓ４３に戻る。

【００４９】

【発明の効果】以上説明したように本発明は、多数の送
信装置からの多くのＡＴＭセルを再生するＡＴＭセル分
解装置において、二重化構成をとったときの系切替え時
に、両系から出力されるフレームが常に等しくなるよう
に２つの系の状態を合わせるので、フレームの欠落なし
に系を切り替えることが可能になり、上位レイヤでの再
送による急激なトラヒックの増加や見掛け上の伝送品質
の低下を防ぐことが可能になるという効果を有する。

【００５０】また、単純なメモリコピー方式と比較し
て、極めて短時間に系切替えを完了することができると
いう効果を有する。

【図面の簡単な説明】

【図１】本発明の二重化ＡＴＭセル分解装置の一実施例
を示すシステムブロック図である。

【図２】（Ａ）および（Ｂ）はＣＣＩＴＴ勧告に規定さ
れている厳密に誤り検出／誤り制御を行うことが可能な
セルフォーマットを示す図およびＣＣＩＴＴ勧告に示さ
れる処理を簡略化したセルフォーマットを示す図であ
る。

【図３】（Ａ），（Ｂ），（Ｃ）および（Ｄ）は原メッ
セージのＡＴＭセル化の例を説明する図である。

【図４】本実施例による非同期状態から同期状態に遷移
する動作を説明するためのフローチャートである。

【図５】本発明の一実施例における系切替え制御の状態
遷移を説明する図である。

【図６】従来のＡＴＭセル分解装置の一例を示すシステ
ムブロック図である。

【図７】従来の一例における系切替え制御の状態遷移を
説明する図である。

【符号の説明】

１ セル分解部 ２ 共有バッファメモリ ３，２２ セル分解制御部 ４，２３ 作業用メモリ ５ フレーム出力制御部 ６，２１ 系切替え制御部 ７ フレーム監視部 １０ａ，１０ｂ，２０ａ，２０ｂ セル分解回路 ２４ バッファメモリ ａ１ ４５バイト以上の長さを有するフレームの原メ
ッセージ ａ２ ４４バイト単位に分解された原メッセージＢＯ
Ｍ，ＣＯＭ，ＥＯＭ ａ３，ｂ３，ｃ３，ｄ２ 組み立てられたＡＴＭセル ｂ１ ４４バイト以下の長さを有するフレームの原メ
ッセージ ｂ２ ４４バイト単位に分解された原メッセージＳＳ
Ｍ ｃ１ ４８バイト×ｎ（ｎ≦２）の長さを有するフレ
ームの原メッセージ ｃ２ ４８バイト単位に分解された原メッセージ ｄ１ ４８バイトの長さを有するフレームの原メッセ
ージ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 既存の任意の長さを有する原メッセージ
   を固定長のセルに分解し、前記各セルに対してセルの送
   信元を示すアドレス情報と前記セルの前記原メッセージ
   を再生するための位置情報を含む制御情報とを付加し、
   前記すべてのセルを多重化して送信し、この送信セルを
   分解しつつ前記各送信元に対応した原メッセージを再生
   するＡＴＭセル分解装置において、二重化のための系切
   替え制御手段と、フレーム出力制御手段と、出力フレー
   ム監視手段とを備え、スタンバイ系では再生したフレー
   ムとアクト系から出力されるフレームとを比較して前記
   アクト系からフレームが出力されるのに合わせて前記再
   生したフレームを廃棄していくことを特徴とする二重化
   ＡＴＭセル分解装置。
2. 【請求項２】 前記送信元対応に記憶領域が定められた
   対応記憶領域に対応メッセージを格納する共有バッファ
   メモリと、前記送信元対応に記憶領域が定められ対応記
   憶領域に対応セル内の各メッセージバイト数を格納する
   作業メモリと、送信されてきたセルの前記アドレス情報
   にしたがって対応セルの前記メッセージバイト数を前記
   作業メモリの対応領域に順次格納する第１の格納手段
   と、前記送信されてきたセルの前記アドレス情報にした
   がって対応セルのメッセージを抽出して前記共有バッフ
   ァメモリの対応記憶領域に順次格納する第２の格納手段
   と、前記送信されてきたセルの前記位置情報が最終位置
   を示しているとき前記作業メモリの対応記憶領域のメッ
   セージバイト数にしたがって前記共有バッファメモリの
   対応記憶領域のメッセージを順次読み出して出力する出
   力手段と、前記メッセージを順次読み出して出力する際
   に反対系に前記作業メモリの対応記憶領域の内容を通知
   する第１の通知手段と、前記反対系から出力されるメッ
   セージの内容を監視して前記通知された作業用メモリの
   内容および出力されたメッセージの内容をそれぞれ自系
   の内部の作業用メモリの内容およびメッセージの内容と
   比較する比較手段と、この比較した結果を通知する第２
   の通知手段とを備えることを特徴とする請求項１記載の
   二重化ＡＴＭセル分解装置。
3. 【請求項３】 前記作業メモリは前記送信元対応に記憶
   領域が定められ対応記憶領域に対応セル内の各メッセー
   ジバイト数およびそのシリアル番号情報を格納し、前記
   第１の格納手段は前記送信されてきたセルの前記アドレ
   ス情報にしたがって対応セルの前記メッセージバイト数
   および前記シリアル番号情報を前記作業メモリの対応領
   域に順次格納することを特徴とする請求項２記載の二重
   化ＡＴＭセル分解装置。