JP3043083B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3043083B2 JP3043083B2 JP3048167A JP4816791A JP3043083B2 JP 3043083 B2 JP3043083 B2 JP 3043083B2 JP 3048167 A JP3048167 A JP 3048167A JP 4816791 A JP4816791 A JP 4816791A JP 3043083 B2 JP3043083 B2 JP 3043083B2
- Authority
- JP
- Japan
- Prior art keywords
- stress
- film
- sin
- change
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子における
最終保護膜Ｐ−ＳｉＮの形成方法に関するものである。
最終保護膜Ｐ−ＳｉＮの形成方法に関するものである。
【０００２】
【従来の技術】従来の技術の説明に当たって、先ず参考
文献をあげておく。
文献をあげておく。
【０００３】１）１９９０ＩＥＥＥ／ＩＲＰＳ（１９９
０）（米）ｐ．２２１−２２９ ２）沖電気研究開発、５５（１）［１３７］（昭和６３
−１）ｐ．６９−７４ ３）Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４９（４）（１９７８−
４）ｐ．２４７３−２４７７ ４）昭和５８年秋季応用物理学会予稿集（昭５８−９）
２７ａ−Ｏ−８、ｐ．４５０ 以下、上記文献を引用しながら従来の技術を説明する。
０）（米）ｐ．２２１−２２９ ２）沖電気研究開発、５５（１）［１３７］（昭和６３
−１）ｐ．６９−７４ ３）Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４９（４）（１９７８−
４）ｐ．２４７３−２４７７ ４）昭和５８年秋季応用物理学会予稿集（昭５８−９）
２７ａ−Ｏ−８、ｐ．４５０ 以下、上記文献を引用しながら従来の技術を説明する。
【０００４】従来、半導体素子の最終保護膜の形成にお
いては、ＳｉＨ4 ガス、ＮＨ3 ガス、Ｎ2 ガスを原料と
したプラズマＣＶ−Ｄシリコン窒化膜（以下Ｐ−Ｓｉ
Ｎ）が広く用いられている。
いては、ＳｉＨ4 ガス、ＮＨ3 ガス、Ｎ2 ガスを原料と
したプラズマＣＶ−Ｄシリコン窒化膜（以下Ｐ−Ｓｉ
Ｎ）が広く用いられている。
【０００５】Ｐ−ＳｉＮの最終保護膜は、半導体素子の
実装（パッケージング）を行うにあたって、材料が安価
であるモールドパッケージを使用することが多く、この
モールドパッケージが水分等の侵入に対して、非常に弱
いため必須の膜である。
実装（パッケージング）を行うにあたって、材料が安価
であるモールドパッケージを使用することが多く、この
モールドパッケージが水分等の侵入に対して、非常に弱
いため必須の膜である。
【０００６】しかしながら、前記文献1)に開示されるよ
うに、Ｐ−ＳｉＮは膜ストレスを持っているために、半
導体素子に通常用いられるＡｌ系合金配線のストレスマ
イグレーション劣化、不良を加速する。そこで、従来は
Ｐ−ＳｉＮの成膜条件設定にあたっては、前記文献1)に
開示されるように、Ｐ−ＳｉＮの成膜時の膜ストレス
（Ｉｎｔｒｉｎｓｉｃ Ｓｔｒｅｓｓ）と成膜温度から
室温までに温度が下がることによって発生する熱ストレ
ス（Ｔｈｅｒｍａｌ Ｓｔｒｅｓｓ）を制御しなければ
ならないことが明らかにされており、最終保護膜成膜条
件設定は上記Ｉｎｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈ
ｅｒｍａｌ Ｓｔｒｅｓｓを留意して行うことになる。
うに、Ｐ−ＳｉＮは膜ストレスを持っているために、半
導体素子に通常用いられるＡｌ系合金配線のストレスマ
イグレーション劣化、不良を加速する。そこで、従来は
Ｐ−ＳｉＮの成膜条件設定にあたっては、前記文献1)に
開示されるように、Ｐ−ＳｉＮの成膜時の膜ストレス
（Ｉｎｔｒｉｎｓｉｃ Ｓｔｒｅｓｓ）と成膜温度から
室温までに温度が下がることによって発生する熱ストレ
ス（Ｔｈｅｒｍａｌ Ｓｔｒｅｓｓ）を制御しなければ
ならないことが明らかにされており、最終保護膜成膜条
件設定は上記Ｉｎｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈ
ｅｒｍａｌ Ｓｔｒｅｓｓを留意して行うことになる。
【０００７】
【発明が解決しようとする課題】しかしながら、最終保
護膜Ｐ−ＳｉＮは、図５に示すように最終保護膜形成
後、熱処理を加えると、大きな非弾性挙動を示すことが
ある。
護膜Ｐ−ＳｉＮは、図５に示すように最終保護膜形成
後、熱処理を加えると、大きな非弾性挙動を示すことが
ある。
【０００８】図５において、Ａ膜は、温度上昇時と温度
下降時において、各温度における膜ストレスは、あまり
変化しておらず、ほぼ弾性体としての挙動を示してい
る。
下降時において、各温度における膜ストレスは、あまり
変化しておらず、ほぼ弾性体としての挙動を示してい
る。
【０００９】しかしＢ、Ｃは温度上昇時３００℃以上に
おいて、温度一定の状態でも膜ストレスはテンサイルス
トレス側（引っ張り応力側）に変化しており（特に、図
５のＣの膜でのｄの部分など顕著である）、その結果温
度を上昇させた後再び室温にもどした状態では、熱処理
前のストレスより１×１０9 ｄｙｎｅ／ｃｍ2 以上テン
サイルストレス側に膜ストレスが変化する。即ち同図に
おいて、矢印の右方向（温度上昇）の線と左方向（温度
下降）の線との幅が広いほど前記膜ストレス変化が大き
いことを表している。このテンサイルストレス側への膜
ストレス変化という非弾性挙動は前記文献2)に示される
△ａ−△ｂの値を大きくさせるものであり、文献2)が示
すように最終保護膜形成後の熱処理によってＡｌ欠損い
わゆるＡｌ Ｖｏｉｄが非常に発生しやすくなる。また
Ａｌ Ｖｏｉｄが発生しなくても上述の非弾性挙動分の
Ｐ−ＳｉＮ膜ストレス変化は△ａ−△ｂとなってＡｌ配
線内に応力緩和されずに残ることになり、Ａｌ配線スト
レスマイグレーション劣化を加速する一要因となるので
ある。
おいて、温度一定の状態でも膜ストレスはテンサイルス
トレス側（引っ張り応力側）に変化しており（特に、図
５のＣの膜でのｄの部分など顕著である）、その結果温
度を上昇させた後再び室温にもどした状態では、熱処理
前のストレスより１×１０9 ｄｙｎｅ／ｃｍ2 以上テン
サイルストレス側に膜ストレスが変化する。即ち同図に
おいて、矢印の右方向（温度上昇）の線と左方向（温度
下降）の線との幅が広いほど前記膜ストレス変化が大き
いことを表している。このテンサイルストレス側への膜
ストレス変化という非弾性挙動は前記文献2)に示される
△ａ−△ｂの値を大きくさせるものであり、文献2)が示
すように最終保護膜形成後の熱処理によってＡｌ欠損い
わゆるＡｌ Ｖｏｉｄが非常に発生しやすくなる。また
Ａｌ Ｖｏｉｄが発生しなくても上述の非弾性挙動分の
Ｐ−ＳｉＮ膜ストレス変化は△ａ−△ｂとなってＡｌ配
線内に応力緩和されずに残ることになり、Ａｌ配線スト
レスマイグレーション劣化を加速する一要因となるので
ある。
【００１０】以上述べたように前記文献1)が示すＩｎｔ
ｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔｒ
ｅｓｓの２点だけに着目したＰ−ＳｉＮ成膜条件設定を
行うと、その後の熱処理によって非弾性挙動を示しテン
サイルストレス側に膜ストレス変化を起こし、Ａｌ系合
金配線のストレスマイグレーション劣化を加速する。こ
の発明は、以上述べたＰ−ＳｉＮの熱処理による非弾性
挙動を押さえ、Ａｌ合金系配線のストレスマイグレーシ
ョン劣化を加速しないようにすることによって、より高
い配線信頼性を有する半導体素子提供することを目的と
する。
ｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔｒ
ｅｓｓの２点だけに着目したＰ−ＳｉＮ成膜条件設定を
行うと、その後の熱処理によって非弾性挙動を示しテン
サイルストレス側に膜ストレス変化を起こし、Ａｌ系合
金配線のストレスマイグレーション劣化を加速する。こ
の発明は、以上述べたＰ−ＳｉＮの熱処理による非弾性
挙動を押さえ、Ａｌ合金系配線のストレスマイグレーシ
ョン劣化を加速しないようにすることによって、より高
い配線信頼性を有する半導体素子提供することを目的と
する。
【００１１】
【課題を解決するための手段】この発明は前述の課題の
解決のために、半導体素子の製造、特に最終保護膜形成
おいて、そのＩｎｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈ
ｅｒｍａｌ Ｓｔｒｅｓｓだけではなくその後の熱処理
において非弾性挙動を起こさないように形成条件を設定
するものである。
解決のために、半導体素子の製造、特に最終保護膜形成
おいて、そのＩｎｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈ
ｅｒｍａｌ Ｓｔｒｅｓｓだけではなくその後の熱処理
において非弾性挙動を起こさないように形成条件を設定
するものである。
【００１２】非弾性挙動を押さえるには、最終保護膜Ｐ
−ＳｉＮの赤外吸収測定によるＳｉＨの濃度低波数端波
数を高くするようにして膜質を制御するものである。
−ＳｉＮの赤外吸収測定によるＳｉＨの濃度低波数端波
数を高くするようにして膜質を制御するものである。
【００１３】
【作用】本発明は前述のように、最終保護膜形成時の条
件を後述するようにＳｉ−Ｈ3 の存在とＳｉ−Ｈ濃度を
低くし、かつ赤外吸収ピークの低波数端波数を高くする
条件で行うようにしたので、Ｐ−ＳｉＮの非弾性挙動に
よるテンサイルストレス側への膜ストレス変化の抑制が
でき、Ａｌ合金配線のストレスマイグレーション劣化を
起こさない。
件を後述するようにＳｉ−Ｈ3 の存在とＳｉ−Ｈ濃度を
低くし、かつ赤外吸収ピークの低波数端波数を高くする
条件で行うようにしたので、Ｐ−ＳｉＮの非弾性挙動に
よるテンサイルストレス側への膜ストレス変化の抑制が
でき、Ａｌ合金配線のストレスマイグレーション劣化を
起こさない。
【００１４】
【実施例】図１は本発明の実施例による最終保護膜Ｐ−
ＳｉＮのストレス変化説明図であり、従来例の図５に対
応したものである。
ＳｉＮのストレス変化説明図であり、従来例の図５に対
応したものである。
【００１５】同図から解るように、以下に述べる条件に
よりＰ−ＳｉＮ膜を形成すれば、明らかに膜ストレスの
変化が抑制されている。従って広い範囲でＩｎｔｒｉｎ
ｓｉｃ ＳｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔｒｅｓｓ
を制御できる。
よりＰ−ＳｉＮ膜を形成すれば、明らかに膜ストレスの
変化が抑制されている。従って広い範囲でＩｎｔｒｉｎ
ｓｉｃ ＳｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔｒｅｓｓ
を制御できる。
【００１６】図２〜図４は前記図１の本実施例の裏付け
をするための図であり、以下順に説明する。
をするための図であり、以下順に説明する。
【００１７】図２は、各種成膜条件によって成膜したＰ
−ＳｉＮのＳｉ−Ｈ濃度と非弾性挙動による膜ストレス
変化を示したものである。縦軸は膜ストレス変化であ
り、数字の負の符号はテンサイルストレス側での変化を
示している。横軸はＳｉ−Ｈ濃度であり、前記文献3)の
方法によって測定したものであり、赤外吸収測定により
得た。
−ＳｉＮのＳｉ−Ｈ濃度と非弾性挙動による膜ストレス
変化を示したものである。縦軸は膜ストレス変化であ
り、数字の負の符号はテンサイルストレス側での変化を
示している。横軸はＳｉ−Ｈ濃度であり、前記文献3)の
方法によって測定したものであり、赤外吸収測定により
得た。
【００１８】この図からわかるように、Ｓｉ−Ｈ濃度が
１０×１０21ｃｍ-3以上のＰ−ＳｉＮにおいて非弾性挙
動による膜ストレス変化が急激に大きくなっている。
１０×１０21ｃｍ-3以上のＰ−ＳｉＮにおいて非弾性挙
動による膜ストレス変化が急激に大きくなっている。
【００１９】図３は、熱処理前後のＰ−ＳｉＮの赤外吸
収スペクトルの差スペクトルを示したものである。熱処
理後のスペクトルから熱処理前のスペクトルを引いてお
り、正側のスペクトルピークはその吸収が示す結合が熱
処理により増加していることを示しており、負側のスペ
クトルピークは、減少していることを示す。実線が非弾
性挙動を起こす膜であり、破線が非弾性挙動を起こさな
い膜である。この図から分かるように２１１０ｃｍ-1付
近のピークが示す結合の減少が非弾性挙動を起こすこと
と密接に関係している。この２１１０ｃｍ-1付近のピー
クが示す結合は前記文献3)によれば、Ｓｉ−Ｈ3 結合で
ある。
収スペクトルの差スペクトルを示したものである。熱処
理後のスペクトルから熱処理前のスペクトルを引いてお
り、正側のスペクトルピークはその吸収が示す結合が熱
処理により増加していることを示しており、負側のスペ
クトルピークは、減少していることを示す。実線が非弾
性挙動を起こす膜であり、破線が非弾性挙動を起こさな
い膜である。この図から分かるように２１１０ｃｍ-1付
近のピークが示す結合の減少が非弾性挙動を起こすこと
と密接に関係している。この２１１０ｃｍ-1付近のピー
クが示す結合は前記文献3)によれば、Ｓｉ−Ｈ3 結合で
ある。
【００２０】このＳｉ−Ｈ3 結合の量を見るには、Ｐ−
ＳｉＮの赤外吸収スペクトルによって得られる２２５０
ｃｍ-1付近の吸収ピークの低波数端を見れば良い。この
２２５０ｃｍ-1付近のピークは文献3)が示すようにＳｉ
−Ｈ3 結合、Ｓｉ−Ｈ2 結合、Ｓｉ−Ｈ結合の３つの結
合の吸収ピークが重なったものであり、Ｓｉ−Ｈ3 結合
は低波数側に位置するのでＳｉ−Ｈ3 の大小は、低波数
端の波数に反映される。
ＳｉＮの赤外吸収スペクトルによって得られる２２５０
ｃｍ-1付近の吸収ピークの低波数端を見れば良い。この
２２５０ｃｍ-1付近のピークは文献3)が示すようにＳｉ
−Ｈ3 結合、Ｓｉ−Ｈ2 結合、Ｓｉ−Ｈ結合の３つの結
合の吸収ピークが重なったものであり、Ｓｉ−Ｈ3 結合
は低波数側に位置するのでＳｉ−Ｈ3 の大小は、低波数
端の波数に反映される。
【００２１】図４は、上述のＳｉ−Ｈｎピークの低波数
端波数と非弾性挙動によるテンサイルストレス変化の関
係を示す。この図からわかるように、低波数端波数１９
６０ｃｍ-1以下で非弾性挙動のテンサイルストレス変化
が大きくなっている。
端波数と非弾性挙動によるテンサイルストレス変化の関
係を示す。この図からわかるように、低波数端波数１９
６０ｃｍ-1以下で非弾性挙動のテンサイルストレス変化
が大きくなっている。
【００２２】以上述べたように、Ｐ−ＳｉＮの非弾性挙
動によるテンサイルストレス側の変化は、Ｓｉ−Ｈ濃度
とＳｉ−Ｈピーク低波数端波数を制御することにより無
くすことができる。Ｓｉ−Ｈ濃度では１０×１０21ｃｍ
-1以下に、低波数端波数は１９６０ｃｍ-1以上になるよ
うにＰ−ＳｉＮを形成すれば良い。
動によるテンサイルストレス側の変化は、Ｓｉ−Ｈ濃度
とＳｉ−Ｈピーク低波数端波数を制御することにより無
くすことができる。Ｓｉ−Ｈ濃度では１０×１０21ｃｍ
-1以下に、低波数端波数は１９６０ｃｍ-1以上になるよ
うにＰ−ＳｉＮを形成すれば良い。
【００２３】例えば、電源周波数１３．５６ＭＨｚの高
周波放電によるプラズマＣＶＤ装置において、ＲＦ Ｐ
ｏｗｅｒ＝４００Ｗ、電極間距離＝１２．７ｍｍ、Ｓｉ
Ｈ4 流量＝１４０ｓｃｃｍ、Ｎ2 流量＝１５００ｓｃｃ
ｍ、ＮＨ3 流量＝５０ｓｃｃｍ、圧力＝５Ｔｏｒｒ、成
膜温度＝４００℃とすれば、室温の膜ストレス＝１．７
×１０9 ｄｙｎｅ／ｃｍ2 の圧縮応力でかつ非弾性挙動
の膜ストレス変化は０．３×１０9 ｄｙｎｅ／ｃｍ2 以
下のＰ−ＳｉＮが得られる。
周波放電によるプラズマＣＶＤ装置において、ＲＦ Ｐ
ｏｗｅｒ＝４００Ｗ、電極間距離＝１２．７ｍｍ、Ｓｉ
Ｈ4 流量＝１４０ｓｃｃｍ、Ｎ2 流量＝１５００ｓｃｃ
ｍ、ＮＨ3 流量＝５０ｓｃｃｍ、圧力＝５Ｔｏｒｒ、成
膜温度＝４００℃とすれば、室温の膜ストレス＝１．７
×１０9 ｄｙｎｅ／ｃｍ2 の圧縮応力でかつ非弾性挙動
の膜ストレス変化は０．３×１０9 ｄｙｎｅ／ｃｍ2 以
下のＰ−ＳｉＮが得られる。
【００２４】また本実施例は、Ｉｎｔｒｉｎｓｉｃ Ｓ
ｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔｒｅｓｓの制御に、
必要以上に制限を加えるものではない。
ｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔｒｅｓｓの制御に、
必要以上に制限を加えるものではない。
【００２５】本実施例で示した、Ｓｉ−Ｈ濃度１０×１
０21ｃｍ-3以下、低波数端波数１９６０ｃｍ-1以上と膜
質に制限を加えても図１に示し冒頭に述べたように、広
い範囲でＩｎｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈｅｒ
ｍａｌ Ｓｔｒｅｓｓを制御できる。
０21ｃｍ-3以下、低波数端波数１９６０ｃｍ-1以上と膜
質に制限を加えても図１に示し冒頭に述べたように、広
い範囲でＩｎｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈｅｒ
ｍａｌ Ｓｔｒｅｓｓを制御できる。
【００２６】Ｓｉ−Ｈ量を低減し、Ｓｉ−Ｈピーク低波
数端波数を高くするには、Ｐ−ＳｉＮ成膜条件を変えれ
ば良い。例えば電源周波数１３．５６ＭＨｚである高周
波電源のプラズマＣＶＤ装置において成膜時圧力を高
くする、ＳｉＨ4 ／（ＮＨ3 ＋Ｎ2 ）生成ガス流量比
を低くする電極間距離を広くする。のいずれでも達成
できる。なおかつ前記の条件の組合わせで、Ｉｎ
ｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔ
ｒｅｓｓの制御も達成できる。
数端波数を高くするには、Ｐ−ＳｉＮ成膜条件を変えれ
ば良い。例えば電源周波数１３．５６ＭＨｚである高周
波電源のプラズマＣＶＤ装置において成膜時圧力を高
くする、ＳｉＨ4 ／（ＮＨ3 ＋Ｎ2 ）生成ガス流量比
を低くする電極間距離を広くする。のいずれでも達成
できる。なおかつ前記の条件の組合わせで、Ｉｎ
ｔｒｉｎｓｉｃ ＳｔｒｅｓｓとＴｈｅｒｍａｌ Ｓｔ
ｒｅｓｓの制御も達成できる。
【００２７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、Ｐ−ＳｉＮの非弾性挙動を誘起するＳｉ−Ｈ3 の
存在と、Ｓｉ−Ｈ濃度を低くすることと、赤外吸収ピー
クの低波数端波数を高くすることによって、膜を得るこ
とで、Ｓｉ−Ｈ3 がない膜が得られるため、Ｐ−ＳｉＮ
の非弾性挙動によるテンサイルストレス側への膜ストレ
ス変化を抑制でき、高い信頼性をもつＡｌ合金系配線の
保護膜を有する半導体素子を提供できる。
れば、Ｐ−ＳｉＮの非弾性挙動を誘起するＳｉ−Ｈ3 の
存在と、Ｓｉ−Ｈ濃度を低くすることと、赤外吸収ピー
クの低波数端波数を高くすることによって、膜を得るこ
とで、Ｓｉ−Ｈ3 がない膜が得られるため、Ｐ−ＳｉＮ
の非弾性挙動によるテンサイルストレス側への膜ストレ
ス変化を抑制でき、高い信頼性をもつＡｌ合金系配線の
保護膜を有する半導体素子を提供できる。
【図１】本発明の実施例によるＰ−ＳｉＮ膜のストレス
変化図
変化図
【図２】Ｐ−ＳｉＮのＳｉ−Ｈ濃度と膜ストレス変化関
係図
係図
【図３】Ｐ−ＳｉＮの熱処理前後の赤外吸収差スペクト
ル説明図
ル説明図
【図４】Ｓｉ−Ｈピークの低波数端波数と膜ストレス変
化関係図
化関係図
【図５】従来法によるＰ−ＳｉＮ膜のストレス変化図
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/318
Claims (1)
- 【請求項１】 半導体素子の製造における最終保護膜Ｐ
−ＳｉＮ（プラズマＣＶＤシリコン窒化膜）の形成に当
たって、（ａ）該Ｐ−ＳｉＮの赤外吸収スペクトルの２
２５０ｃｍ-1付近に出るＳｉ−Ｈピークによって得られ
るＳｉ−Ｈ濃度が、１０×１０21ｃｍ-3以下であるよう
にすることおよび、（ｂ）前記Ｐ−ＳｉＮの前記Ｓｉ−
Ｈピークの低波数端波数が、１９６０ｃｍ-1以上である
ようにすること、以上の条件で成膜することを特徴とす
る半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048167A JP3043083B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048167A JP3043083B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04283928A JPH04283928A (ja) | 1992-10-08 |
| JP3043083B2 true JP3043083B2 (ja) | 2000-05-22 |
Family
ID=12795837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048167A Expired - Fee Related JP3043083B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043083B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5796227B2 (ja) | 2010-03-18 | 2015-10-21 | パナソニックＩｐマネジメント株式会社 | 燃料電池発電システム及び燃料電池発電システムの運転停止方法 |
-
1991
- 1991-03-13 JP JP3048167A patent/JP3043083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04283928A (ja) | 1992-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129284A (ja) | プラズマＳｉＮ成膜条件の設定方法及び半導体装置の製造方法 | |
| JPS54149469A (en) | Semiconductor device | |
| JP3406250B2 (ja) | 窒化珪素系膜の成膜方法 | |
| JP3043083B2 (ja) | 半導体素子の製造方法 | |
| US7659131B2 (en) | Process for producing a flat panel radiation detector and a flat panel radiation detector | |
| TW419801B (en) | High frequency semiconductor device and manufacturing method thereof | |
| JP2778414B2 (ja) | 装置保護膜の製造方法 | |
| JP3371504B2 (ja) | 合金電極にワイヤボンディングされた半導体装置及び合金電極の製造方法 | |
| JPH04184932A (ja) | パッシベーション膜の形成方法 | |
| JP3510039B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JP3219760B2 (ja) | 絶縁膜の形成方法 | |
| JPH02218131A (ja) | 半導体装置およびその製造方法 | |
| TW200400278A (en) | Method of forming a fluorocarbon polymer film on a substrate using a passivation layer | |
| JP3493289B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH06181294A (ja) | 半導体装置の製造方法 | |
| JPH09199582A (ja) | 半導体装置の製造方法 | |
| JPH02234430A (ja) | 半導体装置 | |
| JPS5911631A (ja) | 半導体装置の製造方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH097907A (ja) | 裏面ポリシリコン付きウエーハ及びその製造方法 | |
| JPH0547754A (ja) | パツシベ−シヨン膜の形成方法 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JP3257558B2 (ja) | 水素プラズマ処理方法 | |
| JPH03195023A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000222 |
|
| LAPS | Cancellation because of no payment of annual fees |