JP3510039B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3510039B2
JP3510039B2 JP05878396A JP5878396A JP3510039B2 JP 3510039 B2 JP3510039 B2 JP 3510039B2 JP 05878396 A JP05878396 A JP 05878396A JP 5878396 A JP5878396 A JP 5878396A JP 3510039 B2 JP3510039 B2 JP 3510039B2
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
electrode
bonding
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05878396A
Other languages
English (en)
Other versions
JPH09252019A (ja
Inventor
康生 石原
晴夫 川北
直人 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP05878396A priority Critical patent/JP3510039B2/ja
Priority to DE19709764A priority patent/DE19709764B4/de
Priority to US08/818,729 priority patent/US5801445A/en
Publication of JPH09252019A publication Critical patent/JPH09252019A/ja
Application granted granted Critical
Publication of JP3510039B2 publication Critical patent/JP3510039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に形
成された層間絶縁膜上にシリコン微粒子（以下Ｓｉ微粒
子と称す）を含む金属材料よりなる電極を有する半導体
装置およびその製造方法に関するものである。
【０００２】
【従来の技術】従来、集積回路（ＩＣ）装置（以下、Ｉ
Ｃチップという）は、半導体基板１に抵抗・トランジス
タ・コンデンサ等の素子が形成され、それら素子上に
は、これら素子を保護するとともに、素子間の絶縁性を
保持するために、層間絶縁膜３が形成されている。さら
に、この層間絶縁膜３上には、上記ＩＣチップと外部回
路とを電気的に接続するための金属材料としてアルミニ
ウム（以下Ａｌと称す）等の薄膜から成る電極５が形成
されている。しかし、この電極に不純物を含まないＡｌ
（以下純Ａｌという）を用いた場合には、図４に示した
ように、Ｓｉ半導体基板を構成するＳｉ基板１と電極５
中に含有されるＡｌが直接接触するコンタクト部７にＳ
ｉがＡｌ中に溶解することで生じたアロイスパイク９と
よばれるＡｌの突き抜けが発生する。このアロイスパイ
ク９がＳｉ基板１に発生するとＰＮ接合を破壊し素子の
特性に大きな影響を与える。
【０００３】そのため、従来では、電極５のＡｌ中にあ
らかじめＳｉを１〜２ｗｔ％程度含ませた合金（以下Ａ
ｌ- Ｓｉ合金という）を使用することで、この現象を防
いでいた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
電極５には過剰のＳｉが含有されているため、図５に示
すようにＡｌ結晶粒界などにＳｉ微粒子１０が必ず析出
して問題が生じる。この問題を図６を用いて説明する。
即ち、半導体基板にＡｌワイヤ１２を超音波接合させよ
うとする場合において、この電極５上にワイヤボンディ
ングを施すこととなる。
【０００５】しかしながら、ワイヤボンディングの箇所
がトランジスタセル１４上で行われた場合には、層間絶
縁膜３上に析出したＳｉ微粒子１０が、ボンディングの
際の振動のエネルギーＡを受け、層間絶縁膜３にクラッ
ク１６を生じさせる。そして、このクラック１６がトラ
ンジスタセル１４を破壊し、その結果リークを生じ、Ｉ
Ｃチップを不良とさせてしまうという問題が生じるので
ある。
【０００６】本発明は、上記の課題を解決するために成
されたものであり、その目的とするところは、アロイス
パイクの発生を抑制すると同時に層間絶縁膜上に析出し
たＳｉ微粒子によるボンディング時の不良をなくした半
導体装置を提供することである。
【０００７】
【課題を解決するための手段】我々は、はじめにこれら
の原因に対して鋭意研究した結果、以下のような新規な
知見を見いだした。即ち、従来においては、Ｓｉ微粒子
１０が析出した層間絶縁膜３上にワイヤボンディングな
どを行っても必ずしもＩＣチップ不良とはならない。
【０００８】このような品質上の不安定要因を解明した
ところ、我々発明者らはボンディング用電極における層
間絶縁膜のクラック発生メカニズムが以下のようなもの
であることを見いだしたのである。この研究成果とし
て、図７に示すようにＳｉ微粒子１０の析出位置が層間
絶縁膜３上にあり、そのＳｉ微粒子１０と層間絶縁膜３
との接触界面に反応接合層１８を生じている場合におい
てワイヤボンディング時に不良となることを見出し、以
下のように新規なボンディング電極を提供するに至った
のである。
【０００９】即ち、発明の構成としては、層間絶縁膜と
ワイヤとによって挟まれた部分の電極の成分として、主
成分がアルミニウムであって、さらにシリコン微粒子が
０．１〜０．６ｗｔ％含有されている電極とすることに
よって、ワイヤ接合時において、ボンディング用電極に
大きな超音波パワーや大きな荷重等を作用させたとき、
下地の層間絶縁膜に直接パワーを伝えることがなく、ク
ラックなどのダメージが生じ難くすることができる。即
ち、本発明のボンディング用電極が形成されたＩＣチッ
プなどのデバイスにおいては、ボンディング不良が低減
され、かつアロイスパイクの発生を抑えた信頼性の高い
ものとすることができる。
【００１０】さらに、本発明においては、シリコン微粒
子が０．１〜０．６ｗｔ％よりなるターゲットを用い
て、前記層間絶縁膜上に電極を形成することにより、ボ
ンディング不良が低減され、かつアロイスパイクの発生
を抑えた信頼性の高い半導体装置を得ることができる。
【００１１】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。図１は本発明に係る半導体装置を構
成するボンディング用電極におけるＳｉ微粒子の発生状
態を示した断面模式図である。図１において、半導体基
板であるＳｉ基板１には、その内部或いは上部に公知の
パワーＭＯＳやＩＧＢＴ等によって形成された、図に示
されないトランジスタ・抵抗・コンデンサなどの素子が
形成されている。また、上記Ｓｉ基板１上には、ＣＶＤ
法などにより層間絶縁膜３が形成されている。この層間
絶縁膜３は、例えば、ＢＰＳＧ（Boron-Phosphorus Ｓ
ｉlicate Glass）膜やＰＳＧ（Phosphorus Ｓｉlicate
Glass）膜などから成る。そして、この上にスパッタリ
ング法によりボンディング用電極となるＡｌ−Ｓｉ合金
材料から成るＡｌ−Ｓｉ膜である電極５を堆積する。
【００１２】尚、上記スパッタリング条件としては、パ
ワー７．２ｋｗ、ガス圧６ｍＴｏｒｒ、基板加熱温度１
５０℃にて、０．５ｗｔ％のＳｉを含有するＡｌ−Ｓｉ
合金から成るターゲットを用いた。又、基板加熱は半導
体基板をチャックするステージのヒーターにより加熱さ
れたＡｒガスを基板裏面に吹き付けることにより行い、
温度はヒーターに通電する電流量により制御した。
【００１３】次に、上記電極５をフォトエッチングによ
り所定のパターンにパターニングする。この後、４５０
℃で３０分のシンタリングを施す。このシンタリングに
より、コンタクト７ではＳｉ基板１と電極５とが電気的
に良好に接続されるのである。得られた半導体装置は、
アルミニウムを主成分とし、平均粒径１μｍのＳｉ微粒
子が０．５ｗｔ％含有された電極を有している。本実施
例においては、電極として、Ｓｉ微粒子の低い含有量と
することによって、不良がなく良好なボンディング構造
を有した半導体素子とすることができた。
【００１４】本発明においては、電極に含有させるＳｉ
微粒子量としては、０．１〜０．６ｗｔ％が良い。その
理由を以下詳述する。ここで、図２において、ボンディ
ング用電極における層間絶縁膜上のＳｉ微粒子と層間絶
縁膜との間に形成された反応接合層の数とＡｌ−Ｓｉ合
金ターゲット中のＳｉ含有量の関係を示す。
【００１５】ここで、層間絶縁膜上のＳｉ微粒子と層間
絶縁膜の間に形成された反応接合層の数は、ボンディン
グ用電極を塩酸等によりウェットエッチングし、更に、
超音波洗浄によってＳｉ微粒子を完全除去した後、ＳＥ
Ｍ等によりその表面を観察し、Ｓｉ微粒子により生じた
くぼみの数（個／２０００μｍ2 ）によって確認した。
これは、ボンディングにより不良を生じたサンプルの
Ｓｉ微粒子と層間絶縁膜の界面を実験分析により詳細に
観察したところ、図７に示す反応接合層１８ができてい
ることが観察さるので、層間絶縁膜上のＳｉ微粒子と層
間絶縁膜の間に反応接合層が生じていれば超音波洗浄に
よるＳｉ微粒子の除去がされたとき、反応接合層ととも
に除去されるために層間絶縁膜上にくぼみが生じること
となり、結合の数を数えることが可能となることを利用
したものである。
【００１６】図２から、Ａｌ−Ｓｉ合金ターゲット中の
Ｓｉ含有量を０．６ｗｔ％以下とすることによって、層
間絶縁膜上のＳｉ微粒子と層間絶縁膜の間に形成された
反応接合層の数が低減することがわかる。図３はボンデ
ィング用電極に対してＡｌワイヤ径４００μm ×６本、
荷重５００〜６００gf、超音波パワー９０〜１１０でワ
イヤボンディングを実施した場合の不良率とＡｌ−Ｓｉ
合金ターゲット中のＳｉ含有量の関係を示した特性図で
ある。
【００１７】図３から、Ａｌ−Ｓｉ合金ターゲット中の
Ｓｉ含有量を０．６ｗｔ％以下とすることによって、不
良率を大幅に低減させることができることがわかる。即
ち、図２と図３を照らし合わせると、層間絶縁膜上のＳ
ｉ微粒子と層間絶縁膜の結合界面の反応接合層を低減す
れば、不良率が低減することは明白であり、反応接合層
の低減も、Ａｌ−Ｓｉ合金ターゲット中のＳｉ含有量を
０．６ｗｔ％以下とすることによって、達成することが
できることがわかる。
【００１８】また、Ｓｉ含有量０．５ｗｔ％のＡｌ−Ｓ
ｉ合金を電極に用いた時の、アロイスパイクの深さを測
定したところその深さは０．２〜０．５μｍであり、パ
ワー素子などのデバイスで用いる場合、特に問題の生じ
ない深さであることが確認された。ここで、Ａｌ−Ｓｉ
合金ターゲット中のＳｉ含有量とこのターゲットから得
られる電極の成分とはほぼ相関関係があり、例えば、Ｓ
ｉが０．５ｗｔ％含有されたＡｌ−Ｓｉ合金ターゲット
を用いた場合には、それから得られた電極もＳｉがほぼ
０．５ｗｔ％含有された電極とすることができることが
確認されている。
【００１９】尚、本発明のボンディング用電極において
は、Ａｌ−Ｓｉ合金中のＳｉ含有量を０．１〜０．６ｗ
ｔ％の間の極微量で正確に調整されたターゲットを用い
ることにより成膜される。そのため、成膜時に発生する
Ｓｉ微粒子は非常に小さく、膜中に均一に分散されてい
る。 さらに、その後の熱処理においてＳｉ微粒子は、
固溶限界まで膜中に溶解する。そして冷却過程で再析出
する際、Ｓｉ含有量を０．１〜０．６ｗｔ％と極微量に
抑えてあるため、層間絶縁膜上の成長核は非常に少なく
なっており、層間絶縁膜上でのＳｉ微粒子の成長は抑制
される。そして、Ｓｉ微粒子の成長が抑制されているこ
とにより、Ｓｉ微粒子と層間絶縁膜の間に発生する応力
が小さいため接触界面の反応接合層は形成されないこと
となる。
【００２０】このため、Ａｌ−Ｓｉ膜中にＳｉ微粒子が
発生しても、Ｓｉ微粒子と層間絶縁膜の接合界面に反応
接合層が形成されないため、ワイヤボンディングなどに
おいて層間絶縁膜のクラック発生を極めて少なくでき
る。また、電極中にＳｉが最低でも０．１ｗｔ％含まれ
ているため、Ｓｉ基板から溶出するＳｉを抑えることが
可能となり、アロイスパイクの発生も抑制できる。
【００２１】即ち、本発明によるボンディング用電極を
用いることにより、ボンディングにおける品質を極めて
安定したものとすることができると同時にデバイスの信
頼性も安定したものとすることができる。尚、上述の実
施例においては、Ａｌ−Ｓｉ膜上にワイヤボンディング
する際について述べたが、この他、バンプ等にＡｌ−Ｓ
ｉ膜上から超音波・荷重が作用し、下地にクラックなど
のダメージが生じる場合にも本発明を適用してダメージ
を緩和することができる。
【００２２】また、上記実施例においては、Ｓｉ微粒子
として平均粒径１μｍのものを採用したが、Ｓｉ微粒子
が０．１〜３．５μｍであっても、本願発明の作用・効
果を有することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子の一部を示す模式断面図
【図２】Ｓｉ含有量に対する反応接合層の数の関係を示
す関係図。
【図３】Ｓｉ含有量に対する不良率の関係を示す関係
図。
【図４】従来の不良発生を説明する説明図。
【図５】従来の構造を説明する説明図。
【図６】従来の問題発生過程を説明する説明図。
【図７】従来の問題発生原因を説明する説明図。
【符号の説明】
１ 半導体基板 ３ 層間絶縁膜 ５ 電極 １２ ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡部 直人 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平７−240432（ＪＰ，Ａ) 特開 平４−367224（ＪＰ，Ａ) 特開 平６−132508（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 パワー素子デバイスが形成されたシリコ
    ン基板と、該シリコン基板上に設けられた層間絶縁膜
    と、該層間絶縁膜上に形成され、前記シリコン基板とコ
    ンタクト部にて電気的に接続する電極と、該電極上に接
    合されたワイヤとからなる半導体装置であって、 前記電極の成分は、主成分がアルミニウムでシリコンが
    含有されたものであって、前記層間絶縁膜上のシリコン
    微粒子と層間絶縁膜との間の反応接合層を低減させるべ
    くシリコンの含有量が０．１〜０．６ｗｔ％とされてお
    り、 前記パワー素子デバイスは、０．２〜０．５μｍの深さ
    のアロイスパイクで前記コンタクト部のＰＮ接合が破壊
    されないことを特徴とする半導体装置。
  2. 【請求項２】 シリコン基板に０．２〜０．５μｍの深
    さのアロイスパイクでコンタクト部のＰＮ接合が破壊さ
    れないパワー素子デバイスを形成し、 該シリコン基板上に層間絶縁膜を形成し、 シリコン含有量が０．１〜０．６ｗｔ％の間で調整され
    たアルミニウム−シリコン合金ターゲットを用いて、前
    記コンタクト部にて前記シリコン基板に電気的に接続す
    る電極を前記層間絶縁膜上に形成し、 前記層間絶縁膜上に、前記電極を介してワイヤを超音波
    振動によって接合することを特徴とする半導体装置の製
    造方法。
JP05878396A 1996-03-15 1996-03-15 半導体装置およびその製造方法 Expired - Fee Related JP3510039B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP05878396A JP3510039B2 (ja) 1996-03-15 1996-03-15 半導体装置およびその製造方法
DE19709764A DE19709764B4 (de) 1996-03-15 1997-03-10 Halbleitervorrichtung mit Elektrode aus Aluminium und feinkörnigem Silizium und ihr Herstellungsverfahren
US08/818,729 US5801445A (en) 1996-03-15 1997-03-14 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05878396A JP3510039B2 (ja) 1996-03-15 1996-03-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09252019A JPH09252019A (ja) 1997-09-22
JP3510039B2 true JP3510039B2 (ja) 2004-03-22

Family

ID=13094178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05878396A Expired - Fee Related JP3510039B2 (ja) 1996-03-15 1996-03-15 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5801445A (ja)
JP (1) JP3510039B2 (ja)
DE (1) DE19709764B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106401A (ja) * 1998-09-29 2000-04-11 Sony Corp メモリ素子およびその製造方法ならびに集積回路
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
US4558345A (en) * 1983-10-27 1985-12-10 Rca Corporation Multiple connection bond pad for an integrated circuit device and method of making same
JPS6095947A (ja) * 1983-10-31 1985-05-29 Tanaka Denshi Kogyo Kk 半導体素子のボンデイング用Ａｌ線
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
US5260604A (en) * 1988-09-27 1993-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved immunity to contact and conductor defects
US5229646A (en) * 1989-01-13 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a copper wires ball bonded to aluminum electrodes
JPH06132508A (ja) * 1992-10-20 1994-05-13 Sony Corp 固体撮像素子とその製造方法
JP3371504B2 (ja) * 1993-01-25 2003-01-27 株式会社デンソー 合金電極にワイヤボンディングされた半導体装置及び合金電極の製造方法
JPH0845874A (ja) * 1994-07-30 1996-02-16 Mitsumi Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH09252019A (ja) 1997-09-22
DE19709764B4 (de) 2007-08-30
US5801445A (en) 1998-09-01
DE19709764A1 (de) 1997-11-06

Similar Documents

Publication Publication Date Title
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
JP3787366B2 (ja) 背面を金属化した半導体及びその製造方法
JP3510039B2 (ja) 半導体装置およびその製造方法
EP0526889A2 (en) Method of depositing a metal or passivation fabric with high adhesion on an insulated semiconductor substrate
JP2976931B2 (ja) 半導体装置の製造方法
JPH03127843A (ja) 半導体集積回路装置
JPH05218021A (ja) 半導体装置
JP3371504B2 (ja) 合金電極にワイヤボンディングされた半導体装置及び合金電極の製造方法
JP2000100816A (ja) 半導体装置
JP4231580B2 (ja) 半導体装置
JPH07135234A (ja) パワー半導体モジュール
RU2033659C1 (ru) Способ присоединения кристаллов кремниевых дискретных полупроводниковых приборов и интегральных схем к корпусу
JPS62130248A (ja) ボンデイング用銅細線
CN1185033A (zh) 导电插塞的制造方法
JPH0682704B2 (ja) 半導体装置
JPH06196526A (ja) 半導体装置の製造方法
JP3394155B2 (ja) 金属薄膜形成方法
JPH0648880Y2 (ja) 半導体装置
JP3373701B2 (ja) 半導体素子、半導体装置およびその製造方法
JPH04731A (ja) 半導体装置及びその製造方法
JPH06333977A (ja) 半導体装置及びその製造方法
JP2723023B2 (ja) 半導体装置およびその製造方法
JP3879658B2 (ja) 電子部品製造方法
JP2000100815A (ja) アルミニウム配線を有する半導体装置及びその製造方法
JPH0964033A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees