JP3035965B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3035965B2 JP3035965B2 JP2079240A JP7924090A JP3035965B2 JP 3035965 B2 JP3035965 B2 JP 3035965B2 JP 2079240 A JP2079240 A JP 2079240A JP 7924090 A JP7924090 A JP 7924090A JP 3035965 B2 JP3035965 B2 JP 3035965B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor device
- back surface
- concave portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子構造に関し、特に半導体基板を貫
通して作成された表面金属と裏面金属を接続するビア・
ホール構造に関する。
通して作成された表面金属と裏面金属を接続するビア・
ホール構造に関する。
従来、この種のビア・ホール構造を有する半導体装置
は、第３図に示すように、半導体素子１の表面上の金属
層２を形成後、ビア・ホール５を形成すべき箇所に裏面
側から、表面金属層２に到達するまで半導体基板３をエ
ッチングして、凹部を形成し、裏面金属層４を施すこと
により、表裏金属層２との電気的接触を実現する構造を
有していた。
は、第３図に示すように、半導体素子１の表面上の金属
層２を形成後、ビア・ホール５を形成すべき箇所に裏面
側から、表面金属層２に到達するまで半導体基板３をエ
ッチングして、凹部を形成し、裏面金属層４を施すこと
により、表裏金属層２との電気的接触を実現する構造を
有していた。
上述した従来の半導体装置は第３図のように半導体基
板３の裏面に段差の大きい凹部が存在する為、例えば、
容器金属板上にAuSn等のハード・ソルダー剤を用いて取
り付ける際、この凹部に気体が密封されてしまいボイド
（気泡）が発生することがしばしばある。このようなマ
ウント時のボイドの発生は下記に示す２つの不具合をも
たらす。
板３の裏面に段差の大きい凹部が存在する為、例えば、
容器金属板上にAuSn等のハード・ソルダー剤を用いて取
り付ける際、この凹部に気体が密封されてしまいボイド
（気泡）が発生することがしばしばある。このようなマ
ウント時のボイドの発生は下記に示す２つの不具合をも
たらす。
第１に、半導体素子１の放熱が悪くなる為、熱抵抗が
高くなる。
高くなる。
第２に、素子実装時の熱履歴によりボイドが体積膨張
する為、半導体装置表面金属層２の変形や表面パッジベ
イション膜のクラック，そして半導体基板のマイクロ・
クラックを誘発させる点があげられる。
する為、半導体装置表面金属層２の変形や表面パッジベ
イション膜のクラック，そして半導体基板のマイクロ・
クラックを誘発させる点があげられる。
このように、半導体装置の熱抵抗が高くなると、半導
体装置が通常使用される実働状態において、予想してい
た以上に温度が上昇し、半導体装置に熱加速が加わり、
寿命を短かくしたり、また半導体装置表面金属層の変
形，表面パッシベイション膜のクラック，半導体基板の
マイクロ・クラックは半導体装置の長期実働状態におい
て十分な信頼度が得られないという欠点がある。
体装置が通常使用される実働状態において、予想してい
た以上に温度が上昇し、半導体装置に熱加速が加わり、
寿命を短かくしたり、また半導体装置表面金属層の変
形，表面パッシベイション膜のクラック，半導体基板の
マイクロ・クラックは半導体装置の長期実働状態におい
て十分な信頼度が得られないという欠点がある。
本発明の半導体装置は、半導体基板表面金属層と裏面
金属層とを半導体基板を貫通する孔を介して、電気的接
触をとる構造を持ち、前記裏面金属層をソルダー剤によ
って他の基板上に取り付ける半導体装置において、前記
半導体基板の半導体素子部に対向する裏面に大面積の凹
部が設けられ、前記大面積の凹部の中の前記表面金属層
と前記裏面金属層との電気的接触をとりたい箇所に前記
半導体基板を貫通する小面積の凹部が設けられ、更に裏
面全体を被覆する前記裏面金属層が、前記大面積の凹部
及び前記小面積の凹部を埋めるように形成されている構
造を特徴とする。
金属層とを半導体基板を貫通する孔を介して、電気的接
触をとる構造を持ち、前記裏面金属層をソルダー剤によ
って他の基板上に取り付ける半導体装置において、前記
半導体基板の半導体素子部に対向する裏面に大面積の凹
部が設けられ、前記大面積の凹部の中の前記表面金属層
と前記裏面金属層との電気的接触をとりたい箇所に前記
半導体基板を貫通する小面積の凹部が設けられ、更に裏
面全体を被覆する前記裏面金属層が、前記大面積の凹部
及び前記小面積の凹部を埋めるように形成されている構
造を特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の一実施例の斜視図と
縦断面図である。この実施例では、MESFET等である半導
体素子１のソース電極等の表面金属層２をビア・ホール
６を介して、裏面金属層４と接続する構造について説明
する。
縦断面図である。この実施例では、MESFET等である半導
体素子１のソース電極等の表面金属層２をビア・ホール
６を介して、裏面金属層４と接続する構造について説明
する。
この半導体装置の作製は、まず表面パターンが形成さ
れた後、基本素子１の裏面に大面積の凹部７をエッチン
グで形成する。そして、裏面金属層４と電気的接触をと
りたい表面金属層２の裏面にだけ、小面積の貫通する凹
部（ビア・ホール６）をドライ・エッチングで形成し、
柱状の凹部にする。次に、裏面上にTi−Au層をスパッタ
し、さらにAuを厚くメッキすることによって、裏面上の
凹部段差を小さくし、裏面全体を滑らかにする。
れた後、基本素子１の裏面に大面積の凹部７をエッチン
グで形成する。そして、裏面金属層４と電気的接触をと
りたい表面金属層２の裏面にだけ、小面積の貫通する凹
部（ビア・ホール６）をドライ・エッチングで形成し、
柱状の凹部にする。次に、裏面上にTi−Au層をスパッタ
し、さらにAuを厚くメッキすることによって、裏面上の
凹部段差を小さくし、裏面全体を滑らかにする。
第２図（ａ），（ｂ）は本発明の他の実施例の斜視図
及び断面図である。この半導体装置の作製は、まず表面
パターンが形成された後、基本素子１の裏面に大面積の
凹部７をエッチングで形成する。そして、裏面金属層４
と電気的接触をとりたい表面金属層２の裏面にだけ、小
面積の貫通する凹部６′をウェット・エッチングで形成
し、滑らかな凹部にする。次に、裏面上にTi−Au層をス
パッタし、さらにAuを厚くメッキすることによって、裏
面上の凹部段差を小さくし、裏面全体を滑らかにする。
及び断面図である。この半導体装置の作製は、まず表面
パターンが形成された後、基本素子１の裏面に大面積の
凹部７をエッチングで形成する。そして、裏面金属層４
と電気的接触をとりたい表面金属層２の裏面にだけ、小
面積の貫通する凹部６′をウェット・エッチングで形成
し、滑らかな凹部にする。次に、裏面上にTi−Au層をス
パッタし、さらにAuを厚くメッキすることによって、裏
面上の凹部段差を小さくし、裏面全体を滑らかにする。
以上説明したように、本発明は、凹部形成を２回に分
けて行うことによって、半導体装置裏面の凹部段差が小
さくなり、裏面全体が滑らかになるので、従来の半導体
装置を容器金属板上にAuSn等のハード・ソルダー剤を用
いて、取り付ける際に発生していたボイドを無くすこと
ができる。これによって、ボイドの発生により生じてい
た前記２つの不具合を無くすことができ、半導体装置の
信頼度をあげることができる。
けて行うことによって、半導体装置裏面の凹部段差が小
さくなり、裏面全体が滑らかになるので、従来の半導体
装置を容器金属板上にAuSn等のハード・ソルダー剤を用
いて、取り付ける際に発生していたボイドを無くすこと
ができる。これによって、ボイドの発生により生じてい
た前記２つの不具合を無くすことができ、半導体装置の
信頼度をあげることができる。
さらに、半導体素子裏面に大面積の凹部が形成されて
おり、かつそこに熱伝導率の良いAuを被着しているの
で、半導体装置の放熱が良くなり、熱抵抗を小さくする
ことができる。
おり、かつそこに熱伝導率の良いAuを被着しているの
で、半導体装置の放熱が良くなり、熱抵抗を小さくする
ことができる。
第１図（ａ），（ｂ）は本発明の一実施例による半導体
装置の斜視図及びそのＡ−Ａ′部での断面図、第２図
（ａ），（ｂ）は本発明の他の実施例による半導体装置
の斜視図及びそのＡ−Ａ′部での断面図、第３図
（ａ），（ｂ）は従来の半導体装置の斜視図及びそのＡ
−Ａ′部での断面図である。 １……基本素子（MESFET）、２……表面金属層、３……
半導体基板、４……裏面金属層、5,6,6′……ビア・ホ
ール、７……大面積の凹部。
装置の斜視図及びそのＡ−Ａ′部での断面図、第２図
（ａ），（ｂ）は本発明の他の実施例による半導体装置
の斜視図及びそのＡ−Ａ′部での断面図、第３図
（ａ），（ｂ）は従来の半導体装置の斜視図及びそのＡ
−Ａ′部での断面図である。 １……基本素子（MESFET）、２……表面金属層、３……
半導体基板、４……裏面金属層、5,6,6′……ビア・ホ
ール、７……大面積の凹部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/3205 H01L 27/04
Claims (1)
- 【請求項１】半導体基板表面金属層と裏面金属層とを半
導体基板を貫通する孔を介して、電気的接触をとる構造
を持ち、前記裏面金属層をソルダー剤によって他の基板
上に取り付ける半導体装置において、前記半導体基板の
半導体素子部に対向する裏面に大面積の凹部が設けら
れ、前記大面積の凹部の中の前記表面金属層と前記裏面
金属層との電気的接触をとりたい箇所に前記半導体基板
を貫通する小面積の凹部が設けられ、更に裏面全体を被
覆する前記裏面金属層が、前記大面積の凹部及び前記小
面積の凹部を埋めるように形成されている構造を特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079240A JP3035965B2 (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079240A JP3035965B2 (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278539A JPH03278539A (ja) | 1991-12-10 |
| JP3035965B2 true JP3035965B2 (ja) | 2000-04-24 |
Family
ID=13684337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079240A Expired - Fee Related JP3035965B2 (ja) | 1990-03-28 | 1990-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3035965B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007057952A1 (ja) * | 2005-11-16 | 2007-05-24 | Fujitsu Limited | 電子素子、それを有するパッケージ及び電子装置 |
| JP2007157844A (ja) * | 2005-12-01 | 2007-06-21 | Sharp Corp | 半導体装置、および半導体装置の製造方法 |
| JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
| JP5604855B2 (ja) * | 2009-11-17 | 2014-10-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP5760394B2 (ja) * | 2010-11-05 | 2015-08-12 | 三菱電機株式会社 | ビアホールの製造方法およびビアホールを有する半導体素子の製造方法 |
-
1990
- 1990-03-28 JP JP2079240A patent/JP3035965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03278539A (ja) | 1991-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175673B2 (ja) | 半導体素子を実装したフレキシブル回路基板ユニットの製造方法 | |
| JP4823676B2 (ja) | 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造 | |
| JP3391462B2 (ja) | パワーハイブリッド集積回路 | |
| JP2005019609A (ja) | 発光ダイオード用パッケージおよびそれを用いた発光装置 | |
| JP3035965B2 (ja) | 半導体装置 | |
| US6339875B1 (en) | Method for removing heat from an integrated circuit | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JP3650596B2 (ja) | 半導体装置の製造方法 | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| JP3377553B2 (ja) | 半導体レーザ装置 | |
| JP5092274B2 (ja) | 半導体装置 | |
| JPH07105460B2 (ja) | 半導体装置 | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JPH07321258A (ja) | 半導体装置 | |
| JPS6159660B2 (ja) | ||
| JP3879319B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02240953A (ja) | 半導体装置 | |
| JP2976989B2 (ja) | 半導体装置 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JPS62222656A (ja) | 半導体装置 | |
| JP3284853B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01123418A (ja) | 半導体装置の製造方法 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JP3448369B2 (ja) | 混成集積回路装置 | |
| JPH06232289A (ja) | チップキャリア及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |