JP3028245B2 - 光ファイバジャイロ - Google Patents
光ファイバジャイロInfo
- Publication number
- JP3028245B2 JP3028245B2 JP3077923A JP7792391A JP3028245B2 JP 3028245 B2 JP3028245 B2 JP 3028245B2 JP 3077923 A JP3077923 A JP 3077923A JP 7792391 A JP7792391 A JP 7792391A JP 3028245 B2 JP3028245 B2 JP 3028245B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- serrodyne
- light
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Gyroscopes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は運動体、例えば航空機、
船舶、自動車等の回転角速度及びそれ等の回転角度を測
定する光ファイバジャイロに関する。
船舶、自動車等の回転角速度及びそれ等の回転角度を測
定する光ファイバジャイロに関する。
【０００２】
【従来の技術】回転角速度等の検出等において小型化、
高信頼性化を達成するものとして、近年光のサグナック
効果を利用した光ファイバジャイロが開発され、実用化
が進んでいる。この光ファイバジャイロの中で長尺の光
ファイバループ内を伝播する右回りと左回りの伝播光の
位相差から回転角速度を求めるものを干渉型光ファイバ
ジャイロと言い、その中でも特に位相変調方式と、セロ
ダイン方式の開発が進められている。位相変調方式は、
図１５に示すように半導体レーザ、発光ダイオード等の
光源１から出力されるレーザなどの光がカプラ５で分岐
し、その一方が偏光子４に入射し、この偏光子４よりの
光がカプラ６で右回りと左回り光とに分割し、これらの
光が１本の光ファイバを複数回巻回して形成した光ファ
イバループ３の両端からそれぞれ入射し、それぞれ光フ
ァイバループ３を通った後、他方の端より出射光として
出射し再びカプラ６で合成され偏光子４及びカプラ５を
経て光−電流変換する受光器２に入り、電流−電圧変換
器７でその出力が電圧として出力される。
高信頼性化を達成するものとして、近年光のサグナック
効果を利用した光ファイバジャイロが開発され、実用化
が進んでいる。この光ファイバジャイロの中で長尺の光
ファイバループ内を伝播する右回りと左回りの伝播光の
位相差から回転角速度を求めるものを干渉型光ファイバ
ジャイロと言い、その中でも特に位相変調方式と、セロ
ダイン方式の開発が進められている。位相変調方式は、
図１５に示すように半導体レーザ、発光ダイオード等の
光源１から出力されるレーザなどの光がカプラ５で分岐
し、その一方が偏光子４に入射し、この偏光子４よりの
光がカプラ６で右回りと左回り光とに分割し、これらの
光が１本の光ファイバを複数回巻回して形成した光ファ
イバループ３の両端からそれぞれ入射し、それぞれ光フ
ァイバループ３を通った後、他方の端より出射光として
出射し再びカプラ６で合成され偏光子４及びカプラ５を
経て光−電流変換する受光器２に入り、電流−電圧変換
器７でその出力が電圧として出力される。
【０００３】この構成に於て、光ファイバループ３に回
転角速度Ωが印加されると、光ファイバループ３を互に
逆方向に進む光にサグナック効果が生じ、出射光間に回
転角速度Ωに比例した位相差が生じる。この位相差Δθ
は、
転角速度Ωが印加されると、光ファイバループ３を互に
逆方向に進む光にサグナック効果が生じ、出射光間に回
転角速度Ωに比例した位相差が生じる。この位相差Δθ
は、
【０００４】
【数１】
【０００５】で表される。ここで、Ｒは光ファイバルー
プ３の半径、Ｌは光ファイバループ３の長さ、λは光源
１から出る光の波長、Ｃは光速を示す。さらに、この位
相変調方式では、光ファイバループの一端に位相変調器
８が設けられており、信号発生器９からの信号でこの位
相変調器８が駆動され互いに逆方向に進む光に位相変調
が加えられる。この位相変調器８に印加する信号、つま
り、信号発生器９からの信号の角周波数をωP とする
と、電流−電圧変換器７の出力Ｉは、
プ３の半径、Ｌは光ファイバループ３の長さ、λは光源
１から出る光の波長、Ｃは光速を示す。さらに、この位
相変調方式では、光ファイバループの一端に位相変調器
８が設けられており、信号発生器９からの信号でこの位
相変調器８が駆動され互いに逆方向に進む光に位相変調
が加えられる。この位相変調器８に印加する信号、つま
り、信号発生器９からの信号の角周波数をωP とする
と、電流−電圧変換器７の出力Ｉは、
【０００６】
【数２】
【０００７】となる。ここで、ｘは位相変調度、Ｊ0 ，
Ｊ1 ，Ｊ2 ，‥‥はベッセル関数、Ｋは比例定数、ｔは
時間である。出力Ｉの角周波数成分の内、角周波数ωP
の成分を、同期検波器１０で、信号発生器９よりの角周
波数ωP の信号を基準として同期検波することより、ｓ
ｉｎΔθに比例する出力（２ＫＪ1 （ｘ）ｓｉｎΔθ）
を得ることが出来る。このような位相変調方式に比べて
さらに広いダイナミックレンジの達成を目的としてセロ
ダイン方式が開発されている。このセロダイン方式の具
体的構成を図１６に示す。前述の位相変調方式に加えて
互いに逆方向に進む光に鋸歯状波（セロダイン波）を重
量させるセロダイン変調器１６を光ファイバループ３の
一端に設けるとともに、受光器２、電流−電圧変換器
７、同期検波器１０により右回り光と左回り光との位相
差を検出し、それを積分する積分器１１、さらに積分器
１１の出力を積分する積分器１２と、２π基準信号を発
生する２π基準器１５と、この基準信号と積分器１２の
出力を比較し、リセット信号を発生することにより積分
器１２の出力を鋸歯状波とするリセット回路１４及びこ
のセロダイン波をカウントするカウンタ１３を備えてい
る。
Ｊ1 ，Ｊ2 ，‥‥はベッセル関数、Ｋは比例定数、ｔは
時間である。出力Ｉの角周波数成分の内、角周波数ωP
の成分を、同期検波器１０で、信号発生器９よりの角周
波数ωP の信号を基準として同期検波することより、ｓ
ｉｎΔθに比例する出力（２ＫＪ1 （ｘ）ｓｉｎΔθ）
を得ることが出来る。このような位相変調方式に比べて
さらに広いダイナミックレンジの達成を目的としてセロ
ダイン方式が開発されている。このセロダイン方式の具
体的構成を図１６に示す。前述の位相変調方式に加えて
互いに逆方向に進む光に鋸歯状波（セロダイン波）を重
量させるセロダイン変調器１６を光ファイバループ３の
一端に設けるとともに、受光器２、電流−電圧変換器
７、同期検波器１０により右回り光と左回り光との位相
差を検出し、それを積分する積分器１１、さらに積分器
１１の出力を積分する積分器１２と、２π基準信号を発
生する２π基準器１５と、この基準信号と積分器１２の
出力を比較し、リセット信号を発生することにより積分
器１２の出力を鋸歯状波とするリセット回路１４及びこ
のセロダイン波をカウントするカウンタ１３を備えてい
る。
【０００８】このセロダイン方式の動作を説明する。セ
ロダイン変調器１６は、光ファイバループ３の一端に設
けられているので、図１８Ａに示すように左及び右回り
の光は異なるタイミングで位相が変化する。この結果、
受光器上での位相差は図１８Ｂのようになる。ここで、
θS は左右両光間の位相差、ＴS はセロダイン波の同期
である。θS はτをファイバ長で決まる時間差とすれば
ロダイン変調器１６は、光ファイバループ３の一端に設
けられているので、図１８Ａに示すように左及び右回り
の光は異なるタイミングで位相が変化する。この結果、
受光器上での位相差は図１８Ｂのようになる。ここで、
θS は左右両光間の位相差、ＴS はセロダイン波の同期
である。θS はτをファイバ長で決まる時間差とすれば
【０００９】
【数３】
【００１０】である。この時、電流−電圧変換器７の出
力Ｉは数２のΔθが（Δθ＋θS ）に置き換ったものと
なり同期検波器１０の干渉出力は２ＫＪ1 （ｘ）ｓｉｎ
（Δθ＋θS ）となる。これを積分器１１，１２で積分
し、セロダイン変調器１６にフィードバックすることに
より出射光間の位相が一致するように、即ちｓｉｎ（Δ
θ＋θS ）＝０（Δθ＝−θS ）になるようにセロダイ
ン波の周期を変化させる。θS はセロダイン周期に比例
するため、Δθもセロダイン周期に比例することになり
カウンタ１３でこのセロダイン波の周波数を数えること
により回転角速度Ωを検出することができる。つまり、
セロダイン波の周波数をｆS ＝１／ＴS とすると
力Ｉは数２のΔθが（Δθ＋θS ）に置き換ったものと
なり同期検波器１０の干渉出力は２ＫＪ1 （ｘ）ｓｉｎ
（Δθ＋θS ）となる。これを積分器１１，１２で積分
し、セロダイン変調器１６にフィードバックすることに
より出射光間の位相が一致するように、即ちｓｉｎ（Δ
θ＋θS ）＝０（Δθ＝−θS ）になるようにセロダイ
ン波の周期を変化させる。θS はセロダイン周期に比例
するため、Δθもセロダイン周期に比例することになり
カウンタ１３でこのセロダイン波の周波数を数えること
により回転角速度Ωを検出することができる。つまり、
セロダイン波の周波数をｆS ＝１／ＴS とすると
【００１１】
【数４】
【００１２】となる。
【００１３】
【発明が解決しようとする課題】しかしながらこのよう
な従来の光ファイバジャイロにおいて、セロダイン波の
振幅や、２πからのリセット時間（フライバック時間と
いう）などが光ファイバジャイロの性能を制限し、ジャ
イロのスケールファクタエラーを増大させるという問題
がある。即ち、セロダイン波の振幅が２πでなかったり
（これを２π誤差という）、フライバック時間が存在す
る場合にはΔθ＋θS ＝０が成立しないため、同期検波
器１０からの出力が０にならず誤差を生じるという問題
がある。かかる問題を防止するためにセロダイン波の振
幅を制御しフライバック時間を０に近づけることは困難
を極め限界がある。一方、その誤差を補正するには２π
誤差やフライバック時間の値を知らなければならず、こ
れも困難を伴うことになる。本発明は上記問題点に鑑
み、２π誤差やフライバック時間の影響を受けず正しい
回転角速度出力を得ることができる光ファイバジャイロ
を提供することを目的とする。
な従来の光ファイバジャイロにおいて、セロダイン波の
振幅や、２πからのリセット時間（フライバック時間と
いう）などが光ファイバジャイロの性能を制限し、ジャ
イロのスケールファクタエラーを増大させるという問題
がある。即ち、セロダイン波の振幅が２πでなかったり
（これを２π誤差という）、フライバック時間が存在す
る場合にはΔθ＋θS ＝０が成立しないため、同期検波
器１０からの出力が０にならず誤差を生じるという問題
がある。かかる問題を防止するためにセロダイン波の振
幅を制御しフライバック時間を０に近づけることは困難
を極め限界がある。一方、その誤差を補正するには２π
誤差やフライバック時間の値を知らなければならず、こ
れも困難を伴うことになる。本発明は上記問題点に鑑
み、２π誤差やフライバック時間の影響を受けず正しい
回転角速度出力を得ることができる光ファイバジャイロ
を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明による光ファイバ
ジャイロは、例えば図１に示す如く光源１と光ファイバ
ループ３と、この光源１からの光を第１の伝播光と第２
の伝播光とに分配し両者をこの光ファイバループ３にそ
れぞれ互いに逆方向に伝播させる光分配器６と、この光
ファイバループ３を伝播した第１の伝播光と第２の伝播
光とを同一の導波路に導いた後これを検出する光検出器
２，７，１０と、この第１の伝播光と第２の伝播光に位
相偏移を生じさせるセロダイン変調器１６とを有し、こ
の光検出器２，７，１０からの出力からこの第１の伝播
光と第２の伝播光との位相の差を検出して、その時の位
相偏移量から回転角速度を求める光ファイバジャイロに
おいて、光検出器２，７，１０からの出力をセロダイン
変調器１６の周期によって同期検波する同期検波器１７
とその出力を積分する積分器１８を設けてその積分器１
８からの出力に応じてセロダイン変調器１６の周波数を
変化させる。
ジャイロは、例えば図１に示す如く光源１と光ファイバ
ループ３と、この光源１からの光を第１の伝播光と第２
の伝播光とに分配し両者をこの光ファイバループ３にそ
れぞれ互いに逆方向に伝播させる光分配器６と、この光
ファイバループ３を伝播した第１の伝播光と第２の伝播
光とを同一の導波路に導いた後これを検出する光検出器
２，７，１０と、この第１の伝播光と第２の伝播光に位
相偏移を生じさせるセロダイン変調器１６とを有し、こ
の光検出器２，７，１０からの出力からこの第１の伝播
光と第２の伝播光との位相の差を検出して、その時の位
相偏移量から回転角速度を求める光ファイバジャイロに
おいて、光検出器２，７，１０からの出力をセロダイン
変調器１６の周期によって同期検波する同期検波器１７
とその出力を積分する積分器１８を設けてその積分器１
８からの出力に応じてセロダイン変調器１６の周波数を
変化させる。
【００１５】
【作用】２π誤差やフライバック時間がある場合、前述
したようにΔθ＋θS ＝０にならず同期検波器１０から
出力される第１の伝播光と第２の伝播光との位相差を反
映した波形は０にならない。本発明では、この波形をセ
ロダイン変調器１６の周期によって同期検波してその出
力を積分器１８で積分し、この積分器１８の出力に応じ
てセロダイン変調器１６の振幅及び周波数を変化させ
る。そして常にその周期検波器１０から出力される第１
の伝播光と第２の伝播光との位相差を反映した波形が０
になるように制御することにより、２π誤差やフライバ
ック時間の影響をなくすことができる。
したようにΔθ＋θS ＝０にならず同期検波器１０から
出力される第１の伝播光と第２の伝播光との位相差を反
映した波形は０にならない。本発明では、この波形をセ
ロダイン変調器１６の周期によって同期検波してその出
力を積分器１８で積分し、この積分器１８の出力に応じ
てセロダイン変調器１６の振幅及び周波数を変化させ
る。そして常にその周期検波器１０から出力される第１
の伝播光と第２の伝播光との位相差を反映した波形が０
になるように制御することにより、２π誤差やフライバ
ック時間の影響をなくすことができる。
【００１６】
【実施例】図１は本発明に係る光ファイバジャイロの実
施例を示すブロック図である。図１において図１５，図
１６に対応する部分には同一符号を付し詳細説明を省略
する。本実施例では従来例に加えて新たにセロダイン周
期を作り出すセロダイン周期発生回路２０と、そのセロ
ダイン周期で同期検波器１０からの出力を同期検波する
同期検波器１７と、その同期検波器１７からの出力を積
分する積分器１８と、２π基準器１５の出力と積分器１
８の出力との減算を行いリセット回路１４にその結果を
出力する減算器１９とを有している。セロダイン周期発
生回路２０はリセット回路１４の出力によりセロダイン
周期の矩形波を発生する。セロダイン周期発生回路２０
の回路構成例を図２に示す。
施例を示すブロック図である。図１において図１５，図
１６に対応する部分には同一符号を付し詳細説明を省略
する。本実施例では従来例に加えて新たにセロダイン周
期を作り出すセロダイン周期発生回路２０と、そのセロ
ダイン周期で同期検波器１０からの出力を同期検波する
同期検波器１７と、その同期検波器１７からの出力を積
分する積分器１８と、２π基準器１５の出力と積分器１
８の出力との減算を行いリセット回路１４にその結果を
出力する減算器１９とを有している。セロダイン周期発
生回路２０はリセット回路１４の出力によりセロダイン
周期の矩形波を発生する。セロダイン周期発生回路２０
の回路構成例を図２に示す。
【００１７】図２において３１，３２，３３はカウン
タ、３５，３６は比較器、３４，３７はＯＲ回路、３８
はＲＳフリップフロップである。カウンタ３１はリセッ
ト回路１４からのリセット信号をスタート信号及びスト
ップ信号としてその間の基準クロックのパルス数を計数
し、その計数値を１／２にする。そしてストップ信号を
受けるとその計数値の１／２をリセット信号Ａを受ける
まで保持出力する。カウンタ３２も同様にリセット回路
１４からのリセット信号をスタート信号及びストップ信
号として動作する。但しその初期状態においてカウンタ
３１より１周期遅れて動作が開始されるため、カウンタ
３１が計数開始されたときにカウンタ３２は計数停止
し、カウンタ３１が計数停止されたときにカウンタ３２
は計数を開始する。そしてカウンタ３１と同様、スター
ト信号からストップ信号までの基準クロックのパルス数
を計数し、その計数値を１／２にする。そしてストップ
信号を受けるとその計数値の１／２をリセット信号Ｂを
受けるまで保持出力する。カウンタ３３は、リセット回
路１４からのリセット信号をスタート信号として、基準
クロックのパルスを計数するとともにその計数値を出力
し、リセット信号ＡまたはＢによりリセットされる。
タ、３５，３６は比較器、３４，３７はＯＲ回路、３８
はＲＳフリップフロップである。カウンタ３１はリセッ
ト回路１４からのリセット信号をスタート信号及びスト
ップ信号としてその間の基準クロックのパルス数を計数
し、その計数値を１／２にする。そしてストップ信号を
受けるとその計数値の１／２をリセット信号Ａを受ける
まで保持出力する。カウンタ３２も同様にリセット回路
１４からのリセット信号をスタート信号及びストップ信
号として動作する。但しその初期状態においてカウンタ
３１より１周期遅れて動作が開始されるため、カウンタ
３１が計数開始されたときにカウンタ３２は計数停止
し、カウンタ３１が計数停止されたときにカウンタ３２
は計数を開始する。そしてカウンタ３１と同様、スター
ト信号からストップ信号までの基準クロックのパルス数
を計数し、その計数値を１／２にする。そしてストップ
信号を受けるとその計数値の１／２をリセット信号Ｂを
受けるまで保持出力する。カウンタ３３は、リセット回
路１４からのリセット信号をスタート信号として、基準
クロックのパルスを計数するとともにその計数値を出力
し、リセット信号ＡまたはＢによりリセットされる。
【００１８】比較器３５は、カウンタ３１とカウンタ３
３の出力値の比較を行い、カウンタ３３の出力がカウン
タ３１の出力より高くなったときにハイレベルの信号を
出力し、その出力はリセット信号Ａとしてカウンタ３１
とカウンタ３３をリセットすると共にＯＲ回路３７へ入
力される。比較器３６は、カウンタ３２とカウンタ３３
の出力値の比較を行い、カウンタ３３の出力がカウンタ
３２の出力より高くなったときにハイレベルの信号を出
力し、その出力はリセット信号Ｂとしてカウンタ３２と
カウンタ３３をリセットすると共にＯＲ回路３７へ入力
される。ＯＲ回路３７は比較器３５または比較器３６の
いずれかがハイレベルになったときにハイレベルの信号
を出力する。ＲＳフリップフロップ回路３８は、リセッ
ト回路１４からのリセット信号をセット信号としてＱ端
子の出力をハイレベルにし、ＯＲ回路３７からの出力を
リセット信号としてＱ端子の出力をローレベルにする。
３の出力値の比較を行い、カウンタ３３の出力がカウン
タ３１の出力より高くなったときにハイレベルの信号を
出力し、その出力はリセット信号Ａとしてカウンタ３１
とカウンタ３３をリセットすると共にＯＲ回路３７へ入
力される。比較器３６は、カウンタ３２とカウンタ３３
の出力値の比較を行い、カウンタ３３の出力がカウンタ
３２の出力より高くなったときにハイレベルの信号を出
力し、その出力はリセット信号Ｂとしてカウンタ３２と
カウンタ３３をリセットすると共にＯＲ回路３７へ入力
される。ＯＲ回路３７は比較器３５または比較器３６の
いずれかがハイレベルになったときにハイレベルの信号
を出力する。ＲＳフリップフロップ回路３８は、リセッ
ト回路１４からのリセット信号をセット信号としてＱ端
子の出力をハイレベルにし、ＯＲ回路３７からの出力を
リセット信号としてＱ端子の出力をローレベルにする。
【００１９】次にこのセロダイン周期発生回路２０の作
用を図３のタイミングチャートとともに説明する。カウ
ンタ３１の出力は図３Ｃに示す如く、時刻ｔ0 でスター
ト信号を受け計数を開始するが、ｔ1 でストップ信号を
受けるまでその出力値を０に保ちｔ1 でその時点の計数
値の１／２を出力する。一方カウンタ３３の出力は図３
Ｅに示す如くｔ1 で計数を開始しその計数値を常に出力
する。このため時刻ｔ1 と時刻ｔ2 の中間時刻ｔ1 にな
るとカウンタ３１とカウンタ３３の大小関係が逆転し、
比較器３５の出力は図３Ｆに示す如くハイレベルに立ち
上がりリセット信号Ｓ1 を出力する。このリセット信号
Ｓ2 をうけカウンタ３１とカウンタ３３とはリセットさ
れ、カウンタ３１とカウンタ３３との出力値は同じ０に
なり再び比較器３５の出力はローレベルに戻る。この動
作を繰り返すことにより、時刻ｔ1 ′，ｔ3 ′，ｔ5 ′
‥‥でリセット信号Ａが発生することになる。１セロダ
イン周期遅れてカウンタ３２とカウンタ３３との間で同
様の比較が行われ図３Ｇに示す如く時刻ｔ2 ′，
ｔ4 ′，ｔ6 ′‥‥でリセット信号Ｓ2 が発生する。こ
こで図３Ａはセロダイン波、図３Ｂはリセット回路１４
のリセット信号、図３Ｄはカウンタ３２の出力信号であ
る。従ってＯＲ回路３７の出力は図３Ｈに示す如くリセ
ット回路１４のリセット信号のちょうど半周期ずれたパ
ルス信号を出すことになり、このパルス信号をＲＳフリ
ップフロップ回路３８のリセット信号とすることにより
図３Ｉに示す如くセロダイン周期の矩形波を出力するこ
とができる。
用を図３のタイミングチャートとともに説明する。カウ
ンタ３１の出力は図３Ｃに示す如く、時刻ｔ0 でスター
ト信号を受け計数を開始するが、ｔ1 でストップ信号を
受けるまでその出力値を０に保ちｔ1 でその時点の計数
値の１／２を出力する。一方カウンタ３３の出力は図３
Ｅに示す如くｔ1 で計数を開始しその計数値を常に出力
する。このため時刻ｔ1 と時刻ｔ2 の中間時刻ｔ1 にな
るとカウンタ３１とカウンタ３３の大小関係が逆転し、
比較器３５の出力は図３Ｆに示す如くハイレベルに立ち
上がりリセット信号Ｓ1 を出力する。このリセット信号
Ｓ2 をうけカウンタ３１とカウンタ３３とはリセットさ
れ、カウンタ３１とカウンタ３３との出力値は同じ０に
なり再び比較器３５の出力はローレベルに戻る。この動
作を繰り返すことにより、時刻ｔ1 ′，ｔ3 ′，ｔ5 ′
‥‥でリセット信号Ａが発生することになる。１セロダ
イン周期遅れてカウンタ３２とカウンタ３３との間で同
様の比較が行われ図３Ｇに示す如く時刻ｔ2 ′，
ｔ4 ′，ｔ6 ′‥‥でリセット信号Ｓ2 が発生する。こ
こで図３Ａはセロダイン波、図３Ｂはリセット回路１４
のリセット信号、図３Ｄはカウンタ３２の出力信号であ
る。従ってＯＲ回路３７の出力は図３Ｈに示す如くリセ
ット回路１４のリセット信号のちょうど半周期ずれたパ
ルス信号を出すことになり、このパルス信号をＲＳフリ
ップフロップ回路３８のリセット信号とすることにより
図３Ｉに示す如くセロダイン周期の矩形波を出力するこ
とができる。
【００２０】再び図１に戻り、本実施例全体の作用を説
明すると、２π誤差やフライバック誤差がある場合には
同期検波器１０の出力は０にはならない（図１７Ａ）。
前述したセロダイン周期発生回路２０からの信号に基づ
いて同期検波器１０の出力を同期検波器１７で同期検波
する（図１７Ｂ）。この出力をさらに積分器１８で積分
してこの出力と２π基準器１５の出力との減算を行う。
この減算でリセット回路１４の基準電圧を増減すること
により、結果的にセロダイン波の振幅及び周期を増減さ
せて、常に第１の伝播光と第２の伝播光の位相差が０に
なる点へ制御することができる。このときセロダイン波
は２π誤差やフライバック時間の影響が消去され正しい
回転角速度を出力する。
明すると、２π誤差やフライバック誤差がある場合には
同期検波器１０の出力は０にはならない（図１７Ａ）。
前述したセロダイン周期発生回路２０からの信号に基づ
いて同期検波器１０の出力を同期検波器１７で同期検波
する（図１７Ｂ）。この出力をさらに積分器１８で積分
してこの出力と２π基準器１５の出力との減算を行う。
この減算でリセット回路１４の基準電圧を増減すること
により、結果的にセロダイン波の振幅及び周期を増減さ
せて、常に第１の伝播光と第２の伝播光の位相差が０に
なる点へ制御することができる。このときセロダイン波
は２π誤差やフライバック時間の影響が消去され正しい
回転角速度を出力する。
【００２１】次に、図４に本発明の他の実施例を示す。
この図４の実施例と図１の実施例と異なる点は、セロダ
イン周期発生回路２１がリセット回路１４の出力及び積
分器１２からのセロダインドライブ信号によりセロダイ
ン検波信号を発生する点である。このセロダイン周期発
生回路２１の回路構成例を図５に示す。図５において、
４１はＭＡＸピークホルード回路、４２はＭＩＮピーク
ホールド回路、４３は平均値ホールド回路、４４は比較
器、４５，４７は遅延回路、４８，４９はＲＳフリップ
フロップ回路である。ＭＡＸピークホールド回路４１は
セロダインドライブ信号の最大値を検出しその値を保持
する。そしてＲＳフリップフロップ回路４８からの出力
Ｒを受けることによりその値をリセットする。ＭＩＮピ
ークホールド回路４２はセロダインドライブ信号の最小
値を検出しその値を保持する。そしてＲＳフリップフロ
ップ回路４８からの出力Ｒを受けることによりその値を
リセットする。平均値ホールド回路４３は、遅延回路４
５からの信号を受けてオンとなりそのときにＭＡＸピー
クホールド回路４１とＭＩＮピークホールド回路４２の
出力をサンプルし、その平均値を算出して次に遅延回路
４５からの信号を受けるまでその平均値を保持出力す
る。比較器４４は、平均値ホールド回路４３の出力とセ
ロダインドライブ信号を比較し、セロダインドライブ信
号が大きくなったときに出力をハイレベルとする。ＲＳ
フリップフロップ回路４９は、リセット回路１４からの
リセット信号をセット信号としてＱ端子の出力をハイレ
ベルにし、比較器４４からの出力をリセット信号として
Ｑ端子の出力をローレベルとする。また、同時に比較器
４４からの出力はＲＳフリップフロップ回路４８にセッ
ト信号として入力される信号と、遅延回路４７にて一定
時間遅延されてＲＳフリップフロップ回路４８にリセッ
ト信号として入力される信号に分けられる。これにより
ＲＳフリップフロップ回路４８からの出力Ｒは、遅延回
路４７によって決まるディレ時間の幅を持つ信号とな
り、これによってＭＡＸピークホールド回路４１とＭＩ
Ｎピークホールド回路４２をリセットする。
この図４の実施例と図１の実施例と異なる点は、セロダ
イン周期発生回路２１がリセット回路１４の出力及び積
分器１２からのセロダインドライブ信号によりセロダイ
ン検波信号を発生する点である。このセロダイン周期発
生回路２１の回路構成例を図５に示す。図５において、
４１はＭＡＸピークホルード回路、４２はＭＩＮピーク
ホールド回路、４３は平均値ホールド回路、４４は比較
器、４５，４７は遅延回路、４８，４９はＲＳフリップ
フロップ回路である。ＭＡＸピークホールド回路４１は
セロダインドライブ信号の最大値を検出しその値を保持
する。そしてＲＳフリップフロップ回路４８からの出力
Ｒを受けることによりその値をリセットする。ＭＩＮピ
ークホールド回路４２はセロダインドライブ信号の最小
値を検出しその値を保持する。そしてＲＳフリップフロ
ップ回路４８からの出力Ｒを受けることによりその値を
リセットする。平均値ホールド回路４３は、遅延回路４
５からの信号を受けてオンとなりそのときにＭＡＸピー
クホールド回路４１とＭＩＮピークホールド回路４２の
出力をサンプルし、その平均値を算出して次に遅延回路
４５からの信号を受けるまでその平均値を保持出力す
る。比較器４４は、平均値ホールド回路４３の出力とセ
ロダインドライブ信号を比較し、セロダインドライブ信
号が大きくなったときに出力をハイレベルとする。ＲＳ
フリップフロップ回路４９は、リセット回路１４からの
リセット信号をセット信号としてＱ端子の出力をハイレ
ベルにし、比較器４４からの出力をリセット信号として
Ｑ端子の出力をローレベルとする。また、同時に比較器
４４からの出力はＲＳフリップフロップ回路４８にセッ
ト信号として入力される信号と、遅延回路４７にて一定
時間遅延されてＲＳフリップフロップ回路４８にリセッ
ト信号として入力される信号に分けられる。これにより
ＲＳフリップフロップ回路４８からの出力Ｒは、遅延回
路４７によって決まるディレ時間の幅を持つ信号とな
り、これによってＭＡＸピークホールド回路４１とＭＩ
Ｎピークホールド回路４２をリセットする。
【００２２】次に、このセロダイン周期発生回路２１の
作用を図６のタイミングチャートとともに説明する。比
較器４４からの立ち上がり時刻ｔ0 ′でＭＡＸピークホ
ールド回路４１とＭＩＮピークホールド回路４２が図６
Ｂ及びＣに示す如く同時にリセットされ、遅延回路４７
のディレ時間経過後再びピークホールドを開始する。そ
して時刻ｔ1 でＭＡＸピークホールド回路４１はＶ1 に
ホールドされ、次いで時刻ｔ2 でＭＩＮピークホールド
回路４２はＶ2 にホールドされる。平均値ホールド回路
４３は、図６Ｅに示すリセット信号の発生時刻ｔ1 より
遅延回路４５で所定時間遅れて入力された図６Ｅに示す
如き信号によってＭＡＸピークホールド回路４１のＶ1
とＭＩＮピークホールド回路４２のＶ2 を取り込んで図
６Ｇに示す如くその平均値（Ｖ1 ＋Ｖ2 ）／２を出力す
る。このとき遅延回路４５のディレ時間はｔ1 〜ｔ2 間
の時間より長くなるように設定しなければならないが、
通常このｔ1〜ｔ2 間（即ちフライバック時間）は極端
に長くなることはないので適宜設定可能である。この平
均値ホールド回路４３の出力（Ｖ1 ＋Ｖ2 ）／２と図６
Ａに示す如きセロダインドライブ信号の大小を比較器４
４で比較する。この動作を繰り返して、平均値ホールド
回路４３の出力を遅延回路４５からの信号毎に新しい最
大値（Ｖ3 ，Ｖ5 ，‥‥）と 最小値（Ｖ4 ，Ｖ6 ，‥
‥）との平均値（Ｖ3 ＋Ｖ4 ）／２、（Ｖ5 ＋Ｖ6 ）／
２、‥‥に書き換えていく。平均値ホールド回路４３か
らの新たな基準とセロダインドライブ波形の大小を比較
器４４で比較することにより、リセット回路１４のリセ
ット信号のちょうど略半周期ずれた矩形波を作り出すこ
とができる。そしてリセット回路１４のリセット信号を
ＲＳフリップフロップ回路４９のセット信号、比較器４
４の立ち上がりをリセット信号とすることにより図６Ｄ
に示す如きセロダイン周期の矩形波を出力することがで
きる。
作用を図６のタイミングチャートとともに説明する。比
較器４４からの立ち上がり時刻ｔ0 ′でＭＡＸピークホ
ールド回路４１とＭＩＮピークホールド回路４２が図６
Ｂ及びＣに示す如く同時にリセットされ、遅延回路４７
のディレ時間経過後再びピークホールドを開始する。そ
して時刻ｔ1 でＭＡＸピークホールド回路４１はＶ1 に
ホールドされ、次いで時刻ｔ2 でＭＩＮピークホールド
回路４２はＶ2 にホールドされる。平均値ホールド回路
４３は、図６Ｅに示すリセット信号の発生時刻ｔ1 より
遅延回路４５で所定時間遅れて入力された図６Ｅに示す
如き信号によってＭＡＸピークホールド回路４１のＶ1
とＭＩＮピークホールド回路４２のＶ2 を取り込んで図
６Ｇに示す如くその平均値（Ｖ1 ＋Ｖ2 ）／２を出力す
る。このとき遅延回路４５のディレ時間はｔ1 〜ｔ2 間
の時間より長くなるように設定しなければならないが、
通常このｔ1〜ｔ2 間（即ちフライバック時間）は極端
に長くなることはないので適宜設定可能である。この平
均値ホールド回路４３の出力（Ｖ1 ＋Ｖ2 ）／２と図６
Ａに示す如きセロダインドライブ信号の大小を比較器４
４で比較する。この動作を繰り返して、平均値ホールド
回路４３の出力を遅延回路４５からの信号毎に新しい最
大値（Ｖ3 ，Ｖ5 ，‥‥）と 最小値（Ｖ4 ，Ｖ6 ，‥
‥）との平均値（Ｖ3 ＋Ｖ4 ）／２、（Ｖ5 ＋Ｖ6 ）／
２、‥‥に書き換えていく。平均値ホールド回路４３か
らの新たな基準とセロダインドライブ波形の大小を比較
器４４で比較することにより、リセット回路１４のリセ
ット信号のちょうど略半周期ずれた矩形波を作り出すこ
とができる。そしてリセット回路１４のリセット信号を
ＲＳフリップフロップ回路４９のセット信号、比較器４
４の立ち上がりをリセット信号とすることにより図６Ｄ
に示す如きセロダイン周期の矩形波を出力することがで
きる。
【００２３】次に本実施例のセロダイン周期発生回路２
１の変形例を図７に、そしてそのタイミングチャートを
図８に示す。図７において、図５と異なる点は、比較器
６４が図８Ｇに示す如き平均値ホールド回路６３の出力
と図８Ａに示す如きセロダインドライブ信号を比較し、
平均値ホールド回路６３の出力が大きくなったときにハ
イレベルとなり、それがそのまま図８Ｄに示す如くセロ
ダイン検波信号となる点である。また、ＭＡＸピークホ
ールド回路６１を比較器６４の立ち下がりでリセット
し、ＭＩＮピークホールド回路６２を比較器６４の立ち
上がりでリセットしている。このようにＭＡＸピークホ
ールド回路６１とＭＩＮピークホールド回路６２のリセ
ットのタイミングを変えることにより、図８Ｂ及びＣに
示す如く最大値と最小値に常に最前の値を取り込むこと
が可能となる。従ってこれに伴い平均値ホールド回路６
３をオンにするタイミングを図８Ｇに示す如くリセット
回路１４からの図８Ｅに示すリセット信号及びそのリセ
ット信号遅延回路６５にて遅延させた図８Ｆに示す信号
の入力時の両方としている。即ち、平均値ホールド回路
６３のホールド値は図８Ｇに示す如く（Ｖ1 ＋Ｖ2）／
２、（Ｖ2 ＋Ｖ3 ）／２、（Ｖ 3 ＋Ｖ4 ）／２、‥‥の
ごとく変化する。この図４に示す実施例では、上述２種
類のセロダイン周期発生回路の具体例ともセロダインド
ライブ波形の振幅からセロダイン周期の矩形波を発生さ
せており、一般に振幅の分解能は高くすることができる
ため精度の高いセロダイン検波を実現させることができ
る。
１の変形例を図７に、そしてそのタイミングチャートを
図８に示す。図７において、図５と異なる点は、比較器
６４が図８Ｇに示す如き平均値ホールド回路６３の出力
と図８Ａに示す如きセロダインドライブ信号を比較し、
平均値ホールド回路６３の出力が大きくなったときにハ
イレベルとなり、それがそのまま図８Ｄに示す如くセロ
ダイン検波信号となる点である。また、ＭＡＸピークホ
ールド回路６１を比較器６４の立ち下がりでリセット
し、ＭＩＮピークホールド回路６２を比較器６４の立ち
上がりでリセットしている。このようにＭＡＸピークホ
ールド回路６１とＭＩＮピークホールド回路６２のリセ
ットのタイミングを変えることにより、図８Ｂ及びＣに
示す如く最大値と最小値に常に最前の値を取り込むこと
が可能となる。従ってこれに伴い平均値ホールド回路６
３をオンにするタイミングを図８Ｇに示す如くリセット
回路１４からの図８Ｅに示すリセット信号及びそのリセ
ット信号遅延回路６５にて遅延させた図８Ｆに示す信号
の入力時の両方としている。即ち、平均値ホールド回路
６３のホールド値は図８Ｇに示す如く（Ｖ1 ＋Ｖ2）／
２、（Ｖ2 ＋Ｖ3 ）／２、（Ｖ 3 ＋Ｖ4 ）／２、‥‥の
ごとく変化する。この図４に示す実施例では、上述２種
類のセロダイン周期発生回路の具体例ともセロダインド
ライブ波形の振幅からセロダイン周期の矩形波を発生さ
せており、一般に振幅の分解能は高くすることができる
ため精度の高いセロダイン検波を実現させることができ
る。
【００２４】次に本発明の更に他の実施例を図９に示
す。この図９例において図１及び図４の実施例と異なる
点は、セロダイン周期発生回路２２がセロダインドライ
ブ信号及び減算器１９の出力によりセロダイン検出波を
発生する点である。このセロダイン周期発生回路２２の
回路構成例を図１０、その波形図を図１１に示す。図１
０において、８１は１／２乗算器、８２は比較器であ
る。１／２乗算器８１は、減算器１９からの２π基準信
号に１／２の乗算を行い比較器８２へ出力する。比較器
８２では、図１１Ａに示す如くこの２π基準信号の１／
２のレベル８１ａとセロダインドライブ信号Ｓｏとを比
較する。これにより、図１１Ｂに示す如きセロダイン周
期の矩形波を発生することができる。本実施例ではセロ
ダイン周期発生回路２２の回路構成を非常に簡略化でき
るという利点を有する。
す。この図９例において図１及び図４の実施例と異なる
点は、セロダイン周期発生回路２２がセロダインドライ
ブ信号及び減算器１９の出力によりセロダイン検出波を
発生する点である。このセロダイン周期発生回路２２の
回路構成例を図１０、その波形図を図１１に示す。図１
０において、８１は１／２乗算器、８２は比較器であ
る。１／２乗算器８１は、減算器１９からの２π基準信
号に１／２の乗算を行い比較器８２へ出力する。比較器
８２では、図１１Ａに示す如くこの２π基準信号の１／
２のレベル８１ａとセロダインドライブ信号Ｓｏとを比
較する。これにより、図１１Ｂに示す如きセロダイン周
期の矩形波を発生することができる。本実施例ではセロ
ダイン周期発生回路２２の回路構成を非常に簡略化でき
るという利点を有する。
【００２５】次に本発明の更に他の実施例を図１２に示
す。この図１２例において図１，図４及び図９の実施例
と異なる点は、セロダイン周期発生回路２３がセロダイ
ンドライブ信号、減算器１９からの出力、及びリセット
回路１４からの出力によりセロダイン検波信号を発生す
る点である。このセロダイン周期発生回路２３の回路構
成例を図１３、その波形図を図１４に示す。図１３にお
いて、８５は１／２乗算器、８６は比較器、８７はフリ
ップフロップ回路である。１／２乗算器８５は、減算器
１９からの２π基準信号に１／２の乗算を行い比較器８
６へ出力する。比較器８６では、図１４Ａに示す如くこ
の２π基準信号の１／２のレベル８５ａとセロダインド
ライブ信号Ｓ0 の比較を行い、図１４Ｂに示す如くセロ
ダインドライブ信号が２π基準信号の１／２のレベルよ
り高くなったときにハイレベルの信号を出力する。ＲＳ
フリップフロップ回路８７はリセット回路１４からの図
１４Ｃに示すリセット信号をセット信号とし、比較器８
６の立ち上がりをリセット信号としてＱ端子から図１４
Ｄに示す如きセロダイン周期の矩形波を発生させること
ができる。図１２の実施例も図９の実施例と同様、回路
構成を簡略化できるという利点を有する。出願人の上述
各実施例の実験によればそのスケールファクタエラーは
１０ｐｐｍ以下となり非常に良い結果が得られる。尚本
発明は上述実施例に限ることなく本発明の要旨を逸脱す
ることなくその他種々の構成が採り得ることは勿論であ
る。
す。この図１２例において図１，図４及び図９の実施例
と異なる点は、セロダイン周期発生回路２３がセロダイ
ンドライブ信号、減算器１９からの出力、及びリセット
回路１４からの出力によりセロダイン検波信号を発生す
る点である。このセロダイン周期発生回路２３の回路構
成例を図１３、その波形図を図１４に示す。図１３にお
いて、８５は１／２乗算器、８６は比較器、８７はフリ
ップフロップ回路である。１／２乗算器８５は、減算器
１９からの２π基準信号に１／２の乗算を行い比較器８
６へ出力する。比較器８６では、図１４Ａに示す如くこ
の２π基準信号の１／２のレベル８５ａとセロダインド
ライブ信号Ｓ0 の比較を行い、図１４Ｂに示す如くセロ
ダインドライブ信号が２π基準信号の１／２のレベルよ
り高くなったときにハイレベルの信号を出力する。ＲＳ
フリップフロップ回路８７はリセット回路１４からの図
１４Ｃに示すリセット信号をセット信号とし、比較器８
６の立ち上がりをリセット信号としてＱ端子から図１４
Ｄに示す如きセロダイン周期の矩形波を発生させること
ができる。図１２の実施例も図９の実施例と同様、回路
構成を簡略化できるという利点を有する。出願人の上述
各実施例の実験によればそのスケールファクタエラーは
１０ｐｐｍ以下となり非常に良い結果が得られる。尚本
発明は上述実施例に限ることなく本発明の要旨を逸脱す
ることなくその他種々の構成が採り得ることは勿論であ
る。
【００２６】
【発明の効果】本発明によれば同期検波器１０からの出
力をセロダイン変調器１６の周期によって同期検波する
同期検波器１７とその出力を積分する積分器１８とその
積分器１８からの出力に応じてセロダイン変調器の振幅
及び周波数を変化させることにしたので、第１伝播光と
第２伝播光との位相差が０になるように制御することが
でき２π誤差やフライバック時間の影響を受けることな
く、スケールファクタエラーが極めて少ない光ファイバ
ジャイロを得るとこができる利益がある。
力をセロダイン変調器１６の周期によって同期検波する
同期検波器１７とその出力を積分する積分器１８とその
積分器１８からの出力に応じてセロダイン変調器の振幅
及び周波数を変化させることにしたので、第１伝播光と
第２伝播光との位相差が０になるように制御することが
でき２π誤差やフライバック時間の影響を受けることな
く、スケールファクタエラーが極めて少ない光ファイバ
ジャイロを得るとこができる利益がある。
【図１】本発明光ファイバジャイロの一実施例を示す構
成図である。
成図である。
【図２】図１例に使用されるセロダイン周期発生回路の
例を示す構成図である。
例を示す構成図である。
【図３】図２の説明に供する線図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】図４例に使用されるセロダイン周期発生回路の
例を示す構成図である。
例を示す構成図である。
【図６】図５の説明に供する線図である。
【図７】図４例に使用されるセロダイン周期発生回路の
他の例を示す構成図である。
他の例を示す構成図である。
【図８】図７の説明に供する線図である。
【図９】本発明の更に他の実施例を示す構成図である。
【図１０】図９例に使用されるセロダイン周期発生回路
の例を示す構成図である。
の例を示す構成図である。
【図１１】図１０の説明に供する線図である。
【図１２】本発明の更に他の実施例を示す構成図であ
る。
る。
【図１３】図１２例に使用されるセロダイン周期発生回
路の例を示す構成図である。
路の例を示す構成図である。
【図１４】図１３の説明に供する線図である。
【図１５】従来の光ファイバジャイロの例を示す構成図
である。
である。
【図１６】従来の光ファイバジャイロの他の例を示す構
成図である。
成図である。
【図１７】本発明の説明に供する線図である。
【図１８】図１６の説明に供する線図である。
１ 光源 ２ 受光器 ３ ファイバループ ４ 偏光子 ５，６ カプラ ７ 電流−電圧変換器 ８ 位相変調器 ９ 信号発生器 １０，１７ 同期検波器 １１，１２，１８ 積分器 １３ カウンタ １４ リセット回路 １５ ２π基準器 １６ セロダイン変調器 １９ 減算器 ２０ セロダイン周期発生回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河田 伸一 東京都大田区南蒲田２丁目16番46号 株 式会社トキメック内 (72)発明者 高橋 富雄 東京都大田区南蒲田２丁目16番46号 株 式会社トキメック内 (56)参考文献 特開 平２−262006（ＪＰ，Ａ) 特開 平４−130212（ＪＰ，Ａ) 特開 昭61−29715（ＪＰ，Ａ) 特開 昭62−35220（ＪＰ，Ａ) 特開 昭62−226010（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01C 19/64 - 19/72
Claims (1)
- 【請求項１】 光源と光ファイバループと、上記光源か
らの光を第１の伝播光と第２の伝播光とに分配し両者を
上記光ファイバループにそれぞれ互に逆方向に伝播させ
る光分配器と、上記光ファイバループを伝播した第１の
伝播光と第２の伝播光とを同一の導波路に導いた後これ
を検出する光検出器と、上記第１の伝播光と第２の伝播
光に位相偏移を生じさせる位相変調器及びセロダイン変
調器とを有し、上記光検出器からの出力から上記第１の
伝播光と第２の伝播光との位相の差を検出して、その時
の位相偏移量から回転角速度を求めるセロダイン方式の
光ファイバジャイロにおいて、上記光検出器からの出力
を位相変調周波数で同期検波した後の出力を上記セロダ
イン変調器の周期によって同期検波する同期検波器とそ
の出力を積分する積分器とを設け、該積分器からの出力
に応じて上記セロダイン変調器の２π基準値を補正する
ことを特徴とする光ファイバジャイロ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3077923A JP3028245B2 (ja) | 1991-04-10 | 1991-04-10 | 光ファイバジャイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3077923A JP3028245B2 (ja) | 1991-04-10 | 1991-04-10 | 光ファイバジャイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369420A JPH04369420A (ja) | 1992-12-22 |
| JP3028245B2 true JP3028245B2 (ja) | 2000-04-04 |
Family
ID=13647609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3077923A Expired - Fee Related JP3028245B2 (ja) | 1991-04-10 | 1991-04-10 | 光ファイバジャイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028245B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515272B2 (en) * | 2006-03-17 | 2009-04-07 | Honeywell International Inc. | Digital feedback systems and methods for optical gyroscopes |
-
1991
- 1991-04-10 JP JP3077923A patent/JP3028245B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04369420A (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6129715A (ja) | 閉ル−プ干渉計において生じる非可逆的位相シフトを測定するための装置 | |
| US5781296A (en) | Closed loop type fiber optic gyroscope for measuring absolute rotation by delta serrodyne wave phase modulation | |
| JP3028245B2 (ja) | 光ファイバジャイロ | |
| EP0463594B1 (en) | Fiber optic gyro | |
| JP2506275B2 (ja) | 光ファイバジャイロ | |
| JP2905948B2 (ja) | 光ファイバジャイロ | |
| EP0637372B1 (en) | Overflow prevention for phase nulling fiber optic gyroscope | |
| US5309220A (en) | Closed loop fiber optic gyroscope with reduced sensitivity to electronic drift | |
| US5280339A (en) | Closed loop fiber optic gyroscope with fine angle resolution | |
| JP4109757B2 (ja) | 光ファイバジャイロ | |
| JP2964217B2 (ja) | 光ファイバジャイロ | |
| JPH04369421A (ja) | 光ファイバジャイロ | |
| JP3343767B2 (ja) | 光ファイバジャイロ | |
| JP3174889B2 (ja) | 光ファイバジャイロ | |
| JPH08327372A (ja) | 光ファイバジャイロ | |
| JP4318808B2 (ja) | クローズドループ干渉型光ファイバジャイロ | |
| JP2739193B2 (ja) | 光干渉角速度計のタイミング発生回路 | |
| JP2000146597A (ja) | 光ファイバジャイロ | |
| US6130755A (en) | Fiber-optic gyro utilizing pseudorandom-bit-sequence light modulation | |
| JPH0634378A (ja) | 光干渉角速度計 | |
| JPH0942976A (ja) | 光ファイバジャイロ | |
| JP3635404B2 (ja) | 光干渉角速度計 | |
| JPH0942975A (ja) | 光ファイバジャイロ | |
| JP2514531B2 (ja) | 光干渉角速度計 | |
| JPH06129861A (ja) | 光ファイバジャイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |