JP3023146B2 - 同調システム用デジタル制御回路 - Google Patents

同調システム用デジタル制御回路

Info

Publication number
JP3023146B2
JP3023146B2 JP2177685A JP17768590A JP3023146B2 JP 3023146 B2 JP3023146 B2 JP 3023146B2 JP 2177685 A JP2177685 A JP 2177685A JP 17768590 A JP17768590 A JP 17768590A JP 3023146 B2 JP3023146 B2 JP 3023146B2
Authority
JP
Japan
Prior art keywords
digital
data
control circuit
bit
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2177685A
Other languages
English (en)
Other versions
JPH0345008A (ja
Inventor
リュボミル・ミチック
ダニエル・ムリネク
ウルリヒ・ジーベン
クラウス・ヘベルレ
Original Assignee
ミクロナス・インターメタル・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミクロナス・インターメタル・ゲーエムベーハー filed Critical ミクロナス・インターメタル・ゲーエムベーハー
Publication of JPH0345008A publication Critical patent/JPH0345008A/ja
Application granted granted Critical
Publication of JP3023146B2 publication Critical patent/JP3023146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は同調システム用デジタル制御回路に関する。
［従来技術］ 無線周波数信号を受信するための装置には制御装置が
具備され、この制御装置によって周波数変換に必要な局
部発振器が所望の周波数に設定される。基本的には同調
ダイオードの電圧依存キャパシタンスを用いて広域内の
HF発振器の周波数を変化させている。大部分の場合には
異なる同調電圧でのトラッキングを保証するために制御
機能が対になっている２つ以上の同調ダイオードが同時
に使用される。
最近の装置では同調電圧の手動調整がしだいにデジタ
ル制御回路に代わり、それによって長期間の安定した正
確な調節と再生が行われるようになっている。このよう
な装置では電圧あるいは周波数合成法が用いられ、周波
数合成法では位相ロックループを使用して任意の局部発
振周波数を正確に設定することが可能になっている。
米国特許出願第6251−222−5E（“SAA 1290、出願
人:ITTセミコンダクタ、1986年６月公告）明細書では、
電圧合成法によって同調電圧を生成する装置を備えたテ
レビジョン受信機の同調システムのモノリシック集積デ
ジタル制御回路が記載されている。出力信号はパルス密
度変調パルス列（PDM信号）であって、外部のスイッチ
ング装置によって振幅33VのPDM信号を生成する。この信
号は多段のローパスフイルタによって平滑にされ、時間
不変同調電圧が得られる。従って同調電圧を生成するこ
の装置は、パルス密度モジュレータによって記憶された
データから所望の高分解能アナログ信号を形成するダイ
ナミックデジタル・アナログコンバータである。
前記明細書に記載されたこの制御回路は記憶データか
ら低分解能のアナログ機能制御電圧、たとえば音量や輝
度の制御のための電圧を導出する４つの付加的なダイナ
ミックデジタル・アナログコンバータをさらに具備して
いる。この回路はさらに動作の個々のシーケンスのため
にタイミング及び制御ユニットを具備している。異なる
アドレスでデジタルメモリ中に記憶されたデータはデー
タ入力装置を介して、たとえば外部のアクセス可能なデ
ータバスによって読み込まれ、引き出され、或いは変更
される。たとえばアドレスは遠隔制御回路によって付勢
される各テレビジョンチャンネル番号である。
ドイツ特許第DE−A3427852号（USSN518146及び22804
6）明細書には、周波数合成法、すなわち位相ロックル
ープを用いたテレビジョン受像機内の同調システムのデ
ジタル制御回路が記載されている。この回路ではまた、
ダイナミックデジタル・アナログコンバータによって同
調電圧が生成される。この明細書に記載されている“デ
ジタルマーク／スペース比コントローラ”と呼ばれるパ
ルス密度モジュレータは累積カウンタであり、そのカウ
ント入力には加算されるデータが与えられ、そのオーバ
ーフロー出力からはPDM信号が出力される。オーバーフ
ロー信号は、加算されるデータワードと可能なカウント
数から形成される数値比に等しい比で所定の時間内に平
均時間で起こる。
［発明の解決しようとする課題］ しかしこのような同調システム内のアナログあるいは
デジタルPLL制御ループには、発振を抑制し同調電圧を
平滑にするために、カットオフ周波数が非常に低いロー
パスフイルタ、或いはある周波数から別の周波数への変
化を緩漫にさせる積分器が必要となる欠点がある。これ
はたとえばテレビジョン受信機でのマルチピクチュア再
生、或いはラジオにおける周波数ダイバーシティ受信装
置におけるような複数の信号源間を、単一チューナが迅
速に切替える場合には不利である。切替え時間が長すぎ
ると一部の情報が失われてしまう。一方、娯楽電子機器
ではコストの面からマルチチューナが用いられるなくな
る。
本発明は上記の問題を解決し、ある任意の周波数から
別の任意の周波数へ高速に変換させることが可能な同調
システム用のデジタル制御回路を提供することを目的と
するものである。
本発明の別の目的は、時定数及び応答時間が短いロー
パスフイルタによって出力を平滑にできる同調電圧を生
成するための高分解能のダイナミックデジタル・アナロ
グコンバータを具備するデジタル制御回路を提供するこ
とにある。
さらに可能な限り多くの機能をすでに存在している素
子によって処理することができる同調システムのための
デジタル制御回路を提供することも本発明の目的であ
る。これは特にデジタル制御回路がマイクロプログラム
シーケンスを用いてこの機能を実行することができるプ
ログラム可能なマイクロプロセッサを具備している場合
は重要である。
［課題を解決するための手段］ 上記の目的は特許請求の範囲に記載されているよう
に、長い時定数を有し積分動作を実行するデジタルロー
パスフイルタを各周波数の変化ごとにメモリからの定常
状態値に予め設定することによって達成される。
本発明の基本的な利点は、定常状態最終値に可能な限
り近い値にローパスフイルタを予め設定することによっ
て、フイルタの長い応答時間がダイナミックに減少され
ることにある。さらに発振傾向を損なうことなく応答時
間を短くすることができる利点もある。反対にローパス
フイルタの応答時間を無視することができフイルタの構
成にさらに自由度を与えることもできる。上記の利点は
以下の実施例の説明及び図面の簡単な説明でさらに明確
となる。
［実施例］ 第１図には本発明の基本的な実施例のブロック図が示
されている。無線周波数同調システム、特にテレビジョ
ン受像機のデジタル制御回路１は、データ入力装置８に
よって遠隔制御受信機8bから外部的に供給される外部デ
ータバス8aに接続している。データ入力装置８によって
デジタル制御回路１には、別のチャネルに切り替わるよ
うに動作するかあるいは音量、輝度さ等の機能制御電圧
s1 s2 s3を変える各種のデータが供給される。このデー
タによって、選択された位置から実際の内部データ／命
令を読みとるデジタルメモリ装置６が制御される。この
メモリ装置６はランダムアクセスメモリ（RAM）であ
る。機能制御電圧s1 s2 s3は比較的分解能の低い第１の
デジタル・アナログコンバータ（その３個が第１図に図
示されている）3,4,5によって供給される。データはバ
ッフア18によってデジタルメモリ装置６からこのデジタ
ル・アナログコンバータに送られる。デジタル制御回路
１内の中央制御機能は、すべてのサブ回路の制御命令st
及びマスタクロックclを生成するタイミング及び制御ユ
ニット７によって実行される。デジタル制御回路１には
さらに、回路の基本的な機能部となる同調電圧vtを生成
するための装置２が備えられている。良く知られている
ように、同調電圧vtの分解能は0.5Vと33Vの間でたとえ
ば16ビットと非常に高くなければならない。これは機能
制御電圧を生成するのに必要なコンバータとは全く異な
るデジタル・アナログコンバータが必要となる。従って
このような高分解能のデジタル・アナログコンバータを
単調特性の静的コンバータとして用いることは困難であ
り、第２図に原理が示されているようなダイナミックコ
ンバータが、デジタル同調データからアナログ平滑フイ
ルタによって平滑にされるパルス密度変調信号（PDM信
号）を導出することによって用いられるのが通常であ
る。高分解能のダイナミックデジタル・アナログコンバ
ータ内のこのような平滑フイルタは、周波数が変化する
と応答時間が長くなるように、カットオフ周波数の非常
に低いローパスフイルタでなければならない。しかしな
がらこれは上記の本発明の目的とは矛盾する。
前記のように、同調電圧vtの変化が低速度となる主な
理由はローパスフイルタか、あるいは周波数合成システ
ム内の位相ロックループの積分器にある。第１図に示さ
れた周波数合成システムには、チューナ22及び同調電圧
vtを生成するための装置２を具備する位相ロックループ
13が備えられている。チューナ22は概略が第１図に示さ
れているように電圧制御発振器（VCO）14を備え、この
発振器の制御入力には同調電圧vtが供給され、出力から
は望ましい局部発振周波数の高周波数の信号f0が与えら
れる。チューナ22にはまたRFアンテナ信号ｈが供給され
る。発振器の信号f0はプログラム可能な周波数分割器15
に供給され、この分割器15の制御入力にはデジタルメモ
リ装置６から除数信号tzが供給される。プログラム可能
な周波数分割器15の出力は位相比較器16の信号入力に接
続され、この位相比較器16の基準入力には固定周波数基
準信号frが供給される。基準信号frはたとえばシステム
クロックclから引き出すことができる。除数信号tzはま
た整数でなくても良い。
位相比較器16の出力は上方あるいは下方信号を供給
し、デジタル積分器10の対応する増分／減分入力10bに
接続される。デジタル積分器10からは各々の積分値、た
とえば２進表記の16デジットデータ値が第２の高分解能
のデジタル・アナログコンバータ９に供給され、このコ
ンバータ９の出力からは同調電圧vtが出力される。位相
ロックループ13はこのようにして完結している。
デジタル積分器10は、任意の時間に任意の予め設定可
能な値に予め設定するためのプリセッテイング装置10a
を備えている点で従来のシステムとは異なっている。こ
れはデジタルメモリ装置６からデジタル積分器10にプリ
セットデータ値idが送られる第１のデータライン11によ
って実行される。プリセットデータ値idとして選択され
た値は位相ロックループ13が正しい局部周波数にロック
された時の定常状態積分値ｉに等しい値である。同調ダ
イオードの特性が非線形的であるために、この積分値ｉ
は別の計測段階で決められなければならない。これはた
とえば望ましいチャンネルの第１のプログラミングの間
に実行される。定常状態積分値ｉは第２のデータライン
12を通ってデジタルメモリ装置６に送られ、そこで関連
する除数信号tzと共にこのチャンネルのアドレスで記憶
される。このチャンネルが呼び出されると、記憶された
積分値ｉがプリセットデータ値idとして第１のデータラ
イン11を通ってデジタル積分器10のプリセッテイング装
置10aに送られる。従って位相ロックループ13は定常状
態に近く、電圧制御発振器（VCO）14の周波数はほとん
ど遅滞なく切り替えられる。必要ならば増分／減分入力
10bにおいてわずかな増分／減分を与えることによって
若干の修正が行われる。
プリセッテイング装置10aがないと、最終積分値ｉは
非常に多くの増分あるいは減分の後にのみ現われる。応
答時間も同調電圧vtの段階の大きさに依存する。第１及
び第２のデータライン11、12を結合して単一双方向デー
タラインにすることができる。
比較的低速の自動的ステーションサーチでは、積分値
ｉが減分の増分によってのみ変化するために、デジタル
積分器10のプリセッテイングは必要でない。さらに受信
機が第１にプログラム化されるとき、すなわちデジタル
メモリ装置６がまだ任意のプリセットデータ値idを有し
ないときは、一般的に自動ステーションサーチが行われ
る。
第２のデジタル・アナログコンバータ９は、単調で差
動エラーが1LSB（最下位ビット）より小さな静的コンバ
ータであるのが理想的である。このようなデジタル・ア
ナログコンバータはアナログ平滑フイルタがなくとも直
接に電圧制御発振器（VCO）14を駆動することができ
る。この場合コンバータは線状的特性を備えていなくて
も良い。
第２図はダイナミックデジタル・アナログコンバー
タ、すなわち従来のパルス密度モジュレータ20のブロッ
クダイヤグラムであり、基本的に加算器26,27から構成
され、オーバーフロー出力26aのみを保持している。た
とえば積分値ｉが２進表記のｍデジットデータワードを
表わし、それがｍビット加算器26の第１のデータ入力に
送られるとする。この加算器26のｍビット出力は累算器
27の入力に接続され、累算器27の出力は加算器26のｍビ
ットの第２の入力に接続されている。パルス密度モジュ
レータ20の加算器26,27はシステムクロックclによって
クロックされる。加算器26のオーバーフロー出力26aか
らはパルス密度変調信号（PDM信号）p1が与えられる。
ｍビット加算器26に供給されたデータの合計が２進表
記のｍデジットデータ値よりも大きい場合は、常にオー
バーフロー出力26aに論理１が与えられる。上述のよう
に、平均ではこの論理１はビットｍの数によって決まる
最大データ値に対する与えられた積分値ｉの比に対応す
る程度に頻繁に起こる。複数の直列接続LCセクションか
ら構成されるローパスフイルタ19はPDM信号p1を滑らか
にするように動作する。平滑ローパスフイルタ19の出力
からは一定の同調電圧vtが与えられる。平滑ローパスフ
イルタ19の時定数はPDM信号p1の期間に直接左右され
る。ダイナミックデジタル・アナログコンバータの分解
能が高ければ高いほど、加算器26のビットカウントｍも
大きくなり、PDM信号p1の期間も長くすることができ
る。
第３図には第１図に示されたダイナミックデジタル・
アナログコンバータの望ましい実施例のブロックずが示
されており、これは分解能が高いにもかかわらず、短い
時定数のアナログ平滑フイルタ25のみを必要とし、さら
に時定数は予めアナログ信号によってプリセットでき
る。（２進表記の）ｍデジット積分値ｉは、高位データ
部分ihを形成するｎ個の高位ビットと低位データ部分il
を形成する残りのｍ−ｎ個のビットの２つのデータ部分
に分割される。高位データ部分ihは、（ｎ＋１）ビット
加算器21の第１のデータ入力21aのｎ個の端子に送ら
れ、このｎ＋１個のビットは出力のビットカウントに関
連している。高位データ部分ihの最下位ビットは第１の
データ入力21aのLSB端子に接続される。低位データ部分
ilは（ｍ−ｎ）ビットパルス密度モジュレータ23に送ら
れ、このモジュレータのPDM出力信号p2は第２のデータ
入力21b、すなわち（ｎ＋１）ビット加算器21のLSB端子
に送られる。高位データ部分ih及びPDM信号p2の合計は2
nの最大に到達することができる。一方2n−１の値のみ
がｎビットで構成することができ、加算器21の出力はｎ
＋１ビットを有しなければならない。
16ビット（ｍ＝16）積分値ｉは、６つの高位ビット
（ｎ＝６）が静的に処理されまた残りの10の低位ビット
（ｍ−ｎ＝10）が動的に処理されるように、分割される
と有効である。
可能な2n値のすべてがデジタル化される場合は、（ｎ
＋１）ビットデジタル・アナログコンバータ24が必要で
ある。このコンバータ24の出力は、PDM信号p2のパルス
反復速度における正確に１つのLSBによって変動する。
このわずかな変動は短い時定数の平滑フイルタ25によっ
て容易に除去することができ、滑らかでない同調電圧v
t′がリップルのない信号に変えられる。
平滑化は以下の２つのPDM信号特性によって達成され
る。
1.PDM信号p2ではリップラー振幅が１つのLSB値の高さと
等しく、一方上記文献に記載された平滑にされないPDM
信号のリップル振幅は33Vである。
2.（ｍ−ｎ）ビットパルス密度モジュレータ23の低ビッ
トカウントｍ−ｎのために、このモジュレータによって
供給される信号の周期はフルビットカウントｍのパルス
密度モジュレータによって出力される信号の周期よりも
はるかに短い。
本発明に従ったこの方法により、粗調整範囲の静的変
換原理と微調整範囲の動的な変換原理を効果的に結合す
る高分解能デジタル・アナログコンバータを構成するこ
とができる。静的デジタル・アナログコンバータ24が低
ビットカウンタであり、また簡単な平滑フイルタ25で生
成される同調電圧を滑らかにするのに必要な時定数が短
いことは特に有利である。粗調整範囲の静的なプリセッ
トによって、平滑フイルタのアナログプリセットが行わ
れる。
このようなデジタル・アナログコンバータはまた、高
速切り替え同調電圧vtが電圧合成法に従って装置２によ
って生成される同調システムのためのデジタル制御回路
１で用いることができる。周波数合成法により、アナロ
グ平滑フイルタ25の短い時定数が表わすのは遅延のみで
あるが、これによって妨害されることはない。
第４図には第３図に示された回路構成のサブ回路の望
ましい実施例が示されている。同調電圧vtの分解能を変
えることなく、第３図に示された（ｎ＋１）ビットデジ
タル・アナログコンバータ24を付加的な分離LSB段24cの
みを具備しなければならないｎ−ビットデジタル・アナ
ログコンバータで代替させることができる。この場合高
位データ部分ihのｎ個のビットはｎ−ビットデジタル・
アナログコンバータ24bの入力に直接に供給され、一方
でPDM信号p2が分離LSB段24cの入力に与えられる。ｎビ
ットデジタル・アナログコンバータ24bの出力は一定の
基本値ih′であり、これは加算器28の第１の入力に供給
される。分離したLSB段24cの出力からは正しい振幅のPD
M信号p2′が与えられ、これはアナログ加算器28の第２
の入力に供給される。PDM信号p2′の振幅はパルス密度
モジュレータ23によって供給される信号のレベルとは関
係なく、LSBレベルに等しい。アナログ加算器28の出力
は第３図に示された平滑にされていない同調電圧vt′に
正確に対応している。
第５図には第３図あるいは第４図に示された回路の動
作がいくつかの代表的な信号波形によって示されてい
る。簡略化のために２進表記でｍ＝４及びｍ＝２と仮定
する。与えられた積分値ｉは十進法の13に等しい２進数
1101であると考えられる。従って高位桁データ部分ihは
２進数11（十進法では３）から構成され、低位データ部
分ilは２進数01（十進法で１）から構成されることにな
る。
第5a図に示された波形はシステムクロックclであり、
マーク／スペース比は1:1である。
第5b図に示された波形は（ｍ−ｎ）ビットパルス密度
モジュレータ23のPDM信号p2である。上記の実施例では
このモジュレータのビットカウントが２、すなわちｍ−
ｎ＝２であり、それ故４つの位置が識別できる。時間ｔ
＝０においては、パルス密度モジュレータ23のカウント
は２進数01（十進法で１）と仮定される。従って第３の
クロックパルスt3でオーバーフローが生じ、PDM信号p2
内に論理１として現われる。このオーバーフローは４ク
ロックパルスごとに現われるが、これは可能な個々のス
テップ数、すなわちこの実施例では４に対する与えられ
たデータ値、すなわち十進法の１の比に相当する。
第5c図に示されたダイヤグラムは十進法値３の一定の
基本値ih′を示す。この一定の基本値ih′は第３図に示
された回路構成には実際の信号としては存在しないが、
高位データ部分ihからの中間心理段階として、あるいは
直接第４図に示された構成からの信号として後続する。
第5d図に示された波形は第３図及び第４図に示された
平滑にされていない同調信号vt′であり、これは一定の
基本的な値ih′及び正しい振幅のPDM信号p2′の結合で
ある。一定の基本的な値ih′及び正しい振幅のPDM信号p
2′は、第４図の場合にのみ実際の信号として得られ
る。時点t3,t7においては、平滑にされていない同調電
圧vt′は１つのLSB値によって十進法での３から十進法
での４に変化する。これは４クロックパルスごとに反復
される。一点鎖線で示されている同調電圧vtが十進法の
３より上の（LSB）/4となるように、平滑変には計算手
段が関与している。
第5d図の左側にはデジタル・アナログコンバータ24,2
4aの出力値がLSBユニット内の座標値として示されてい
る。右側の座標では、第３図あるいは第４図に示された
コンバータのすべての出力値が分離下ステップ０から15
へ連続的に番号が付けられる。第5d図では、第３図及び
第４図に示されている平滑にされていない同調電圧vt′
が、一時的に同調電圧の最大値（十進法の15に対応す
る）よりも大きな値をとることがある。
本発明の望ましい実施例では、デジタル制御回路１は
異なる同調電圧を生成する複数の装置２を備えている。
これによって、異なる同調データがデジタルメモリ装置
６内の通常のアドレスで記憶される対でない同調ダイオ
ードを用いることができる。次に各デジタル積分器10或
いはデジタルローパスフイルタでは、各プリセットデー
タ値idが同一のアドレスで記憶されなければならない。
数多くの異なる応用要求に答えるために、プログラム
可能なマイクロプロセッサ29を具備するデジタル制御回
路１内のタイミング及び制御ユニット７が設けられ、こ
のマイクロプロセッサ29はたとえばテレビ信号の多重チ
ャンネルを受信する期間中受信されたチャンネルの周期
的な切替えを制御できる利点がある。そしてチャネル
数、再生シーケンス、ドウエル時間、あるいは周期のよ
うな必要なデータをデータ入力装置を通してプログラム
として導入することができる。プログラムを用いること
で単一デジタル制御回路１によって広い範囲の応用が可
能となり、特に家庭用電子装置においては非常に経済的
である。
デジタル機能ユニットを多重化して動作させることも
可能である。さらに有利なのは、このような機能ユニッ
トがハードウエア回路ではなくソフトウエアで、特に第
１図に示されたデジタル制御回路１にすでにマイクロプ
ロセッサ29が存在する場合は、マイクロプログラムとし
て実行されることである。このようなマイクロプロセッ
サの計算速度は通常とても速く、このような機能をいつ
でも実行できる。そしてデジタル積分器10及び第１及び
第２のデータライン11,12は、たとえばメモリと演算論
理ユニット（ALU）間のマイクロプロセッサ内のデータ
を伝送するマイクロプログラムとしてのみ存在する。次
にプロセットデータ値がALUに書き込まれる。同様にし
て加算器21及びパルス密度モジュレータ23がマイクロプ
ログラムシーケンスとして実行される。
従って多数の同調電圧vtを生成しなければならない場
合でも必要な回路構成量は小さくすることができる。そ
して機能ユニットはデジタル・アナログコンバータ9,2
4,24aの出力段を除いては、但に存在しているかあるい
はソフトウエアで実際に実行される。
【図面の簡単な説明】
第１図は本発明によるデジタル制御回路の一実施例のブ
ロック図である。第２図は従来のパルス密度モジュレー
タを示す。第３図は静的変換原理とダイナミック変換原
理を結合する第１図に示された高分解能のデジタル・ア
ナログコンバータの望ましい実施例のブロック図であ
る。第４図は第３図に示された回路構成のサブ回路の望
ましい実施例を示す。第５図は第３図あるいは第４図に
示された回路構成のいくつかの基本的な信号波形を示
す。 １……デジタル制御回路、６……デジタルメモリ装置、
７……タイミング及び制御ユニット、８……データ入力
装置、9,24……デジタル・アナログコンバータ、10……
デジタル積分器、13……位相ロックループ、14……電圧
制御発振器、15……周波数分割器、16……位相比較器、
19……ローパスフイルタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウルリヒ・ジーベン ドイツ連邦共和国、デー‐7801 ロイ テ、クローネンガッセ ７ (72)発明者 クラウス・ヘベルレ ドイツ連邦共和国、デー‐7801 ロイ テ、ヒンター・デン・アイヒェン 42 (56)参考文献 特開 平１−173919（ＪＰ，Ａ) 特開 昭62−48121（ＪＰ，Ａ) 特開 昭61−265922（ＪＰ，Ａ) 実開 昭61−195118（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03J 5/00 - 5/02 H03L 7/10 - 7/18

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】同調電圧を生成するための装置と、 ２つ以上の機能制御電圧を発生するための２以上の第１
    のデジタル・アナログコンバータと、 同調電圧及び機能制御電圧のためのデータを記憶するデ
    ジタルメモリ装置と、 タイミング及び制御ユニットと、 データ入力装置とを具備する同調システム用のデジタル
    制御回路において、 同調電圧を生成するための装置は、デジタル積分器の各
    積分値によって制御され同調電圧を与える第２のデジタ
    ル・アナログコンバータを備えており、 デジタル積分器は、第１のデータラインを通してデジタ
    ルメモリ装置からデータを供給されるプリセット装置を
    備え、 各プリセットデータ値及び関連する同調電圧のデータは
    同じアドレスで記憶され、プリセットデータ値は前記同
    調電圧における定常状態積分値に等しく、 積分値はまた第２のデータラインを通してデジタルメモ
    リ装置にも書き込むことができ、そこで関連する同調電
    圧と同じアドレスで記憶され、この積分値は呼び出され
    たときプリセットデータ値として機能し、 デジタル積分器のプリセットは同調電圧の各々の選択的
    な変化で生じることを特徴とする同調システム用デジタ
    ル制御回路。
  2. 【請求項２】同調電圧を生成するための装置が、高周波
    局部発振器として動作する電圧制御発振器（VCO）と、
    プログラム可能な周波数分割器と、基準入力に固定周波
    数基準信号が与えられる位相比較器と、増分／減分入力
    が位相比較器の出力に接続されたデジタル積分器と、及
    び出力がVCOの制御入力に接続されている第２のデジタ
    ル・アナログコンバータとを縦続的に具備している位相
    ロックループ（PLL）を備えた周波数合成システムであ
    ることを特徴とする特許請求の範囲第１項記載の同調シ
    ステム用デジタル制御回路。
  3. 【請求項３】第２のデジタル・アナログコンバータが静
    的変換粗調整部分と動的変換密調整部分に分割され、 積分値がｍデジット２進数としてエンコードされ、 積分値のｎビット高位桁データ部分が加算器の第１のデ
    ータ入力のｎ個の最下位桁端子に与えられ、 積分値の残りの（ｍ−ｎ）ビット低位データ部分は一定
    のシステムクロックによって切り替えられるパルス密度
    モジュレータのデータ入力に与えられ、 パルス密度モジュレータの出力は、（ｎ＋１）ビット出
    力が静的（ｎ＋１）ビットデジタル・アナログコンバー
    タの入力に接続されている加算器の第２のデータ入力の
    最下位桁ビット（LSB）端子に与えられ、 （ｎ＋１）ビットデジタル・アナログコンバータの出力
    信号は短い時定数のアナログローパスフイルタによって
    平滑にされて2m−１段階の分解能を有する同調電圧を形
    成している特許請求の範囲第２項に記載のデジタル制御
    回路。
  4. 【請求項４】同調電圧がサーチ同調中変化するときにデ
    ジタル積分器のプリセッテイングが禁止され、また積分
    値が増分／減分入力を通して与えられる固定増分あるい
    は減分によってのみ変化される特許請求の範囲第２項記
    載のデジタル制御回路。
  5. 【請求項５】異なる同調電圧を生成するための複数の装
    置を具備し、対でない同調ダイオードの動作の異なる同
    調データ及び関連するプリセットデータ値が共通のアド
    レスで記憶される特許請求の範囲第１項記載のデジタル
    制御回路。
  6. 【請求項６】デジタル制御回路が、マルチチャンネル受
    信中テレビジョン受信機のチャンネルを切り替えるよう
    に動作し、受信チャンネルの周期的なスイッチングが、
    データ入力装置からチャンネル数、シーケンス、ドウエ
    ル時間あるいは周期のような必要なデータが与えられる
    タイミング及び制御ユニットによって制御される特許請
    求の範囲第１項記載のデジタル制御回路。
  7. 【請求項７】タイミング及び制御ユニットはデータ入力
    装置を介してプログラム可能で制御可能なマイクロプロ
    セッサを具備し、デジタル積分器及び第１と第２のデー
    タラインがソフトウエアで構成されている特許請求の範
    囲第１項記載のデジタル制御回路。
  8. 【請求項８】加算器及びパルス密度モジュレータがソフ
    トウエアで構成されている特許請求の範囲第７項記載の
    デジタル制御回路。
  9. 【請求項９】パルス密度モジュレータが、（ｍ−ｎ）ビ
    ットデータ入力が低位桁データ部分で与えられオーバー
    フロー信号がパルス密度変調信号（PDM信号）として加
    算器の第２のデータ入力のLSB端子に与えられるオーバ
    ーフロー出力を備えた（ｍ−ｎ）ビットカウンタである
    特許請求の範囲第３項記載のデジタル制御回路。
  10. 【請求項１０】ｎビット高位桁データ部分が静的ｎビッ
    トデジタル・アナログコンバータのデータ入力に接続さ
    れ、 パルス密度モジュレータの出力信号は静的ｎビットデジ
    タル・アナログコンバータの分離した最下位桁（LSB）
    段に供給され、 ｎビットデジタル・アナログコンバータだけの出力およ
    び分離した最下位桁（LSB）段の出力はそれぞれアナロ
    グ加算器の入力に接続され、このアナログ加算器の出力
    信号は平滑にされていない同調電圧である特許請求の範
    囲第３項記載のデジタル制御回路。
JP2177685A 1989-07-06 1990-07-06 同調システム用デジタル制御回路 Expired - Fee Related JP3023146B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89112332.5 1989-07-06
EP89112332A EP0406469B1 (de) 1989-07-06 1989-07-06 Digitale Steuerschaltung für Abstimmsysteme

Publications (2)

Publication Number Publication Date
JPH0345008A JPH0345008A (ja) 1991-02-26
JP3023146B2 true JP3023146B2 (ja) 2000-03-21

Family

ID=8201592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2177685A Expired - Fee Related JP3023146B2 (ja) 1989-07-06 1990-07-06 同調システム用デジタル制御回路

Country Status (5)

Country Link
US (1) US5059979A (ja)
EP (1) EP0406469B1 (ja)
JP (1) JP3023146B2 (ja)
KR (1) KR0134878B1 (ja)
DE (1) DE58909454D1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5678211A (en) * 1992-08-28 1997-10-14 Thomson Consumer Electronics, Inc. Television tuning apparatus
US5504521A (en) * 1994-06-13 1996-04-02 Display Laboratories, Inc. Method and apparatus for making corrections in a video monitor during horizontal scan
US5510833A (en) * 1994-06-13 1996-04-23 Display Laboratories Inc. Method and apparatus for transforming coordinate systems in an automated video monitor alignment system
US6052146A (en) * 1994-06-13 2000-04-18 Display Laboratories, Inc. Alignment of a video monitor using an on-screen display chip and a gain matrix table
US5568512A (en) * 1994-07-27 1996-10-22 Micron Communications, Inc. Communication system having transmitter frequency control
GB9415185D0 (en) * 1994-07-28 1994-09-21 Thomson Consumer Electronics Fast acting control system
CN1035223C (zh) * 1995-01-23 1997-06-18 联华电子股份有限公司 过取样噪声转移装置
DE19548539A1 (de) * 1995-12-23 1997-06-26 Bosch Gmbh Robert Mischoszillator mit einem phasengerasteten Regelkreis für einen Rundfunkempfänger
US5739870A (en) * 1996-03-11 1998-04-14 Display Laboratories, Inc. Math engine for generating font gradients
US5995546A (en) * 1996-04-10 1999-11-30 Texas Instruments Incorporated Digital integrator for pulse-density modulation using an adder carry or an integrator overflow
US5745741A (en) * 1996-04-10 1998-04-28 Motorola, Inc. Frequency stable periodic pulse generation apparatus and method
US6014168A (en) * 1996-04-26 2000-01-11 Display Laboratories, Inc. Screen mapping of a cathode ray tube
US5896170A (en) * 1996-07-02 1999-04-20 Display Laboratories, Inc. Dynamic alignment of cathode ray tube rasters
US6362737B1 (en) * 1998-06-02 2002-03-26 Rf Code, Inc. Object Identification system with adaptive transceivers and methods of operation
US6437829B1 (en) 1997-01-16 2002-08-20 Display Laboratories, Inc. Alignment of cathode ray tube displays using a video graphics controller
US5969486A (en) * 1997-01-16 1999-10-19 Display Laboratories, Inc. Detecting horizontal blanking time in cathode ray tube devices
US6285397B1 (en) 1997-01-16 2001-09-04 Display Laboratories, Inc. Alignment of cathode ray tube video displays using a host computer processor
US6281950B1 (en) 1997-06-16 2001-08-28 Display Laboratories, Inc. High speed digital zone control
US6459398B1 (en) * 1999-07-20 2002-10-01 D.S.P.C. Technologies Ltd. Pulse modulated digital to analog converter (DAC)
GB2362277A (en) * 2000-05-09 2001-11-14 Sharp Kk Digital-to-analog converter and active matrix liquid crystal display
US20020098803A1 (en) * 2000-12-20 2002-07-25 Matthew Poulton Apparatus for providing variable control of the gain of an RF amplifier
US7283012B2 (en) * 2005-04-15 2007-10-16 Via Telecom., Ltd. Tri-state pulse density modulator
WO2010040863A2 (en) 2010-01-15 2010-04-15 Phonak Ag A method for operating a hearing device as well as a hearing device
CN106849955B (zh) * 2017-03-30 2023-10-31 绍兴市上虞区幻想动力机器人科技有限公司 一种脉冲密度调制方法及脉冲密度值信号转换电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1553697A (en) * 1975-07-17 1979-10-03 Licentia Gmbh Digital to analogue converter arrangements
JPS5810015B2 (ja) * 1975-12-24 1983-02-23 ソニー株式会社 センキヨクソウチ
DE2636150C2 (de) * 1976-08-11 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren und Anordnung zur phasengenauen Synchronisation von Grundgeneratoren
US4318130A (en) * 1978-08-09 1982-03-02 The Magnavox Company Microprocessor control system for television receivers
DE3025358A1 (de) * 1980-07-04 1982-01-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Regelsystem zum einstellen einer physikalischen groesse
US4380742A (en) * 1980-08-04 1983-04-19 Texas Instruments Incorporated Frequency/phase locked loop circuit using digitally controlled oscillator
US4479248A (en) * 1980-09-04 1984-10-23 The Magnavox Company Frequency synthesized tuning system using a microprocessor
US4410860A (en) * 1980-12-31 1983-10-18 Rca Corporation Frequency synthesizer with learning circuit
DE3264444D1 (en) * 1982-10-22 1985-08-01 Itt Ind Gmbh Deutsche Set of two integrated circuits including a pll for colour television receivers
US4544911A (en) * 1983-08-31 1985-10-01 Rca Corporation Low cost monotonic digital-to-analog converter
GB2144005B (en) * 1983-07-28 1986-10-22 Rca Corp Digital-to-analog converter useful in a television receiver
US4595910A (en) * 1983-07-28 1986-06-17 Rca Corporation Digital-to-analog converter useful in a television receiver
WO1987007794A1 (en) * 1986-06-03 1987-12-17 Information Resources, Inc. Characterized fast tuning control for a television system
US4704585A (en) * 1986-08-08 1987-11-03 Hughes Aircraft Company Rapid frequency synthesizer apparatus and method
JPS63161718A (ja) * 1986-12-24 1988-07-05 Matsushita Electric Ind Co Ltd 選局装置
US4810974A (en) * 1987-06-26 1989-03-07 Texas Instruments Incorporated Drift compensated digitally tuned voltage controlled oscillator

Also Published As

Publication number Publication date
KR0134878B1 (ko) 1998-04-30
DE58909454D1 (de) 1995-11-02
US5059979A (en) 1991-10-22
EP0406469B1 (de) 1995-09-27
KR910003923A (ko) 1991-02-28
JPH0345008A (ja) 1991-02-26
EP0406469A1 (de) 1991-01-09

Similar Documents

Publication Publication Date Title
JP3023146B2 (ja) 同調システム用デジタル制御回路
JP3327028B2 (ja) 周波数シンセサイザ
JPH07212234A (ja) Ｄａ変換器およびそれを用いた周波数シンセサイザ
US6396313B1 (en) Noise-shaped digital frequency synthesis
US6147632A (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
KR100244549B1 (ko) 주파수 신시사이저
US4872011A (en) Plural stage switched capacitor integrating digital-to-analog converter
JPH09246965A (ja) Ｐｌｌ周波数シンセサイザ
EP0712211B1 (en) Phase modulation having individual placed edges
US3942171A (en) Scanning system for digital-analog converter
US7253692B2 (en) Phase locked loop
US4694475A (en) Frequency divider circuit
WO2005114841A1 (en) Apparatus and method for a programmable clock generator
KR0149126B1 (ko) 혼합형 주파수 합성기
JP3486718B2 (ja) シングルチップマイクロコンピュータ
US5160894A (en) Digital frequency synthesizer and method of frequency synthesis
US6593815B2 (en) Full digital phase locked loop and circuitry for utilizing the same
JPH1032489A (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
KR100193998B1 (ko) 고정밀 디지탈 분주회로
KR940000223B1 (ko) 고정밀 펄스폭 변조회로
JP2002026724A (ja) 位相シフト発振回路
CA1304457C (en) Narrow range digital clock circuit
JP3130074B2 (ja) 周波数シンセサイザ
JPH02302116A (ja) 電圧同調型選局回路
JPH0797731B2 (ja) Ｖｃｏ制御回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees