JP3018399B2 - Ｍｕｓｅデコーダの静止画系処理回路 - Google Patents
Ｍｕｓｅデコーダの静止画系処理回路Info
- Publication number
- JP3018399B2 JP3018399B2 JP2149585A JP14958590A JP3018399B2 JP 3018399 B2 JP3018399 B2 JP 3018399B2 JP 2149585 A JP2149585 A JP 2149585A JP 14958590 A JP14958590 A JP 14958590A JP 3018399 B2 JP3018399 B2 JP 3018399B2
- Authority
- JP
- Japan
- Prior art keywords
- supplied
- circuit
- field
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
- H04N7/0152—High-definition television systems using spatial or temporal subsampling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMUSEデコーダの静止画系処理回路に関する。
以下に、第３図を参照して、従来のMUSEデコーダの静
止画系処理回路について説明する。入力端子（１）から
のMUSE信号、即ち、３次元サブサンプリングされた入力
デジタル映像信号（入力デジタルカラー映像信号）が、
ノイズ除去回路（ノイズ低減回路）（２）に供給され
る。ノイズ除去回路（２）からのノイズの除去されたデ
ジタル映像信号（デジタルカラー映像信号）は、フィー
ルドメモリ（３）、（４）が縦続接続されて構成された
遅延時間が１フレーム期間（＝２フィールド期間）のフ
レームメモリFM1の前段のフィールドメモリ（３）に供
給されて１フィールド期間遅延せしめられる。前段のフ
ィールドメモリ（３）からのデジタル映像信号は、後段
のフィールドメモリ（４）に供給されて更に１フィール
ド期間遅延せしめられる。後段のフィールドメモリ
（４）からのデジタル映像信号は、動き補正回路（５）
に供給されて、エンコーダから伝送された来たフレーム
間動ベクトル検出信号に基づいて、１フレーム前のデジ
タル映像信号がその動きベクトルの値だけずらされるよ
うに動き補正される。
止画系処理回路について説明する。入力端子（１）から
のMUSE信号、即ち、３次元サブサンプリングされた入力
デジタル映像信号（入力デジタルカラー映像信号）が、
ノイズ除去回路（ノイズ低減回路）（２）に供給され
る。ノイズ除去回路（２）からのノイズの除去されたデ
ジタル映像信号（デジタルカラー映像信号）は、フィー
ルドメモリ（３）、（４）が縦続接続されて構成された
遅延時間が１フレーム期間（＝２フィールド期間）のフ
レームメモリFM1の前段のフィールドメモリ（３）に供
給されて１フィールド期間遅延せしめられる。前段のフ
ィールドメモリ（３）からのデジタル映像信号は、後段
のフィールドメモリ（４）に供給されて更に１フィール
ド期間遅延せしめられる。後段のフィールドメモリ
（４）からのデジタル映像信号は、動き補正回路（５）
に供給されて、エンコーダから伝送された来たフレーム
間動ベクトル検出信号に基づいて、１フレーム前のデジ
タル映像信号がその動きベクトルの値だけずらされるよ
うに動き補正される。
動き補正回路（５）からのデジタル映像信号は、フィ
ールドメモリ（６）、（７）が縦続接続されて構成され
た遅延時間が１フレーム期間のフレームメモリFM2の前
段のフィールドメモリ（６）に供給されて更に１フィー
ルド期間遅延せしめられると共に、フレーム間内挿回路
（９）に供給される。前段のフィールドメモリ（６）か
らのデジタル映像信号は、後段のフィールドメモリ
（７）に供給されて、更に１フィールド期間遅延せしめ
られる。後段のフィールドメモリ（７）からのデジタル
映像信号は、動き補正回路（８）に供給されて、上述と
同様に動き補正される。そして、この動き補正回路
（８）からの、入力端子（１）に供給された入力デジタ
ル映像信号に対し、２フレーム期間遅延したデジタル映
像信号が、ノイズ除去回路（２）に供給されて、入力デ
ジタル映像信号のノイズが除去（低減）される。
ールドメモリ（６）、（７）が縦続接続されて構成され
た遅延時間が１フレーム期間のフレームメモリFM2の前
段のフィールドメモリ（６）に供給されて更に１フィー
ルド期間遅延せしめられると共に、フレーム間内挿回路
（９）に供給される。前段のフィールドメモリ（６）か
らのデジタル映像信号は、後段のフィールドメモリ
（７）に供給されて、更に１フィールド期間遅延せしめ
られる。後段のフィールドメモリ（７）からのデジタル
映像信号は、動き補正回路（８）に供給されて、上述と
同様に動き補正される。そして、この動き補正回路
（８）からの、入力端子（１）に供給された入力デジタ
ル映像信号に対し、２フレーム期間遅延したデジタル映
像信号が、ノイズ除去回路（２）に供給されて、入力デ
ジタル映像信号のノイズが除去（低減）される。
ノイズ除去回路（２）からのノイズの除去された入力
デジタル映像信号が、フレーム間内挿回路（９）に供給
されて、動き補正回路（８）からフレーム間内挿回路
（９）に供給される、入力デジタル映像信号に対し、１
フレーム期間遅延したデジタル映像信号によってフレー
ム間内挿処理される。
デジタル映像信号が、フレーム間内挿回路（９）に供給
されて、動き補正回路（８）からフレーム間内挿回路
（９）に供給される、入力デジタル映像信号に対し、１
フレーム期間遅延したデジタル映像信号によってフレー
ム間内挿処理される。
フレーム間内挿回路（９）からのデジタル映像信号の
内、32.34Msps（メガ・サンプル・パー・セコンド）の
デジタル輝度信号は、レート変換回路（10）に供給され
て、24.3Mspsのデジタル輝度信号にレート変換された
後、フィールドメモリ（11）に供給されて１フィールド
期間遅延せしめられる。このフィールドメモリ（11）か
らのデジタル輝度信号は、動き補正回路（12）に供給さ
れて、エンコーダから伝送されて来たフィールド間動ベ
クトル検出信号に基づいて、１フィールド前のデジタル
映像信号がその動きベクトルの値だけずらされるように
動き補正される。
内、32.34Msps（メガ・サンプル・パー・セコンド）の
デジタル輝度信号は、レート変換回路（10）に供給され
て、24.3Mspsのデジタル輝度信号にレート変換された
後、フィールドメモリ（11）に供給されて１フィールド
期間遅延せしめられる。このフィールドメモリ（11）か
らのデジタル輝度信号は、動き補正回路（12）に供給さ
れて、エンコーダから伝送されて来たフィールド間動ベ
クトル検出信号に基づいて、１フィールド前のデジタル
映像信号がその動きベクトルの値だけずらされるように
動き補正される。
レート変換回路（10）からのデジタル輝度信号は、動
き補正回路（12）からフィールド間内挿回路（13）に供
給される、レート変換回路（10）からのデジタル輝度信
号に対し、１フィールド期間遅延せしめられたデジタル
輝度信号によって、フィールド間内挿処理される。そし
て、フィールド間内挿回路（13）から、48.6Mspsの輝度
静止画信号が得られ、これが出力端子（14）に出力され
る。
き補正回路（12）からフィールド間内挿回路（13）に供
給される、レート変換回路（10）からのデジタル輝度信
号に対し、１フィールド期間遅延せしめられたデジタル
輝度信号によって、フィールド間内挿処理される。そし
て、フィールド間内挿回路（13）から、48.6Mspsの輝度
静止画信号が得られ、これが出力端子（14）に出力され
る。
フレーム間内挿回路（９）からのデジタル映像信号内
の1/4の時間に時間圧縮されていたデジタル色度信号
（デジタル赤色差及び青色差信号の線順次信号）は、TC
Iデコーダ（15）に供給されて４倍の時間に時間伸長さ
れた後、フィールドメモリ（16）に供給されて１フィー
ルド期間遅延せしめられる。
の1/4の時間に時間圧縮されていたデジタル色度信号
（デジタル赤色差及び青色差信号の線順次信号）は、TC
Iデコーダ（15）に供給されて４倍の時間に時間伸長さ
れた後、フィールドメモリ（16）に供給されて１フィー
ルド期間遅延せしめられる。
TCIデコーダ（15）からの8.1Mspsのデジタル色度信号
は、フィールド間内挿回路（17）に供給されて、フィー
ルドメモリ（16）からのTCIデコーダ（15）からのデジ
タル色度信号に対し１フィールド期間遅延したデジタル
色度信号によって、フィールド間内挿処理される。そし
て、フィールド間内挿回路（17）から、16.2Mspsの色度
静止画信号が得られ、これが出力端子（18）に出力され
る。
は、フィールド間内挿回路（17）に供給されて、フィー
ルドメモリ（16）からのTCIデコーダ（15）からのデジ
タル色度信号に対し１フィールド期間遅延したデジタル
色度信号によって、フィールド間内挿処理される。そし
て、フィールド間内挿回路（17）から、16.2Mspsの色度
静止画信号が得られ、これが出力端子（18）に出力され
る。
尚、輝度信号系のフィールドメモリ（11）の必要容量
は約3Mビット、色度信号系のフィールドメモリ（12）に
必要容量は約1Mビットである。但し、実際には、フィー
ルドメモリ（11）としては、容量が約4Mビットのフレー
ムメモリを使用している。
は約3Mビット、色度信号系のフィールドメモリ（12）に
必要容量は約1Mビットである。但し、実際には、フィー
ルドメモリ（11）としては、容量が約4Mビットのフレー
ムメモリを使用している。
かかる従来の静止画系処理回路では、ノイズ除去及び
フレーム間内挿処理のために２個のフレームメモリF
M1、FM2、即ち、４個のフィールドメモリ（３）、
（４）；（６）、（７）を使用しているが、その他にフ
ィールド間内挿処理のために２個のフィールドメモリ
（11）、（12）を使用しており、メモリの容量が大きく
成る。
フレーム間内挿処理のために２個のフレームメモリF
M1、FM2、即ち、４個のフィールドメモリ（３）、
（４）；（６）、（７）を使用しているが、その他にフ
ィールド間内挿処理のために２個のフィールドメモリ
（11）、（12）を使用しており、メモリの容量が大きく
成る。
かかる点に鑑み、本発明はノイズ除去、フレーム間内
挿処理及びフィールド間内挿処理を行うために必要なメ
モリの容量の低減化を図ったMUSEデコーダの静止画系処
理回路を提案しようとするものである。
挿処理及びフィールド間内挿処理を行うために必要なメ
モリの容量の低減化を図ったMUSEデコーダの静止画系処
理回路を提案しようとするものである。
本発明は、第１の入力信号が供給される第１のデマル
チプレクサ、その第１のデマルチプレクサからの出力が
切換え供給される一対のフィールドメモリ、その一対の
フィールドメモリの出力が供給されて切換えられて第１
の出力信号が得られる第１のマルチプレクサからなる第
１のメモリ回路と、第２の入力信号が供給される第２の
デマルチプレクサ、その第２のデマルチプレクサからの
出力が切換え供給される一対のフィールドメモリ、その
一対のフィールドメモリの出力が供給されて切換えられ
て第２の出力信号が得られる第２のマルチプレクサから
なり、第１のメモリ回路の次段に縦続接続された第２の
メモリ回路と、第２のマルチプレクサよりの第２の出力
信号が供給される第３のデマルチプレクサと、３次元サ
ンプリングされた入力デジタル映像信号及び第３のデマ
ルチプレクサよりの、その入力デジタル映像信号に対し
２フレーム期間の遅延時間差を有するデジタル映像信号
が供給されて、入力デジタル映像信号に対するノイズ除
去を行うノイズ除去回路と、ノイズ除去回路からのノイ
ズ除去された入力デジタル映像信号及び第３のデマルチ
プレクサの出力が供給されて切換えられて第３の出力信
号が得られ、その第３の出力信号が第１のデマルチプレ
クサに供給される第３のマルチプレクサと、第１乃至第
３のマルチプレクサのうちの２つのマルチプレクサから
それぞれ得られたフレーム間内挿処理が行われた、互い
１フィールド期間の遅延時間差を有するデジタル映像信
号が供給されて、フィールド間内挿処理が行われるフィ
ールド間内挿回路とを有するものである。
チプレクサ、その第１のデマルチプレクサからの出力が
切換え供給される一対のフィールドメモリ、その一対の
フィールドメモリの出力が供給されて切換えられて第１
の出力信号が得られる第１のマルチプレクサからなる第
１のメモリ回路と、第２の入力信号が供給される第２の
デマルチプレクサ、その第２のデマルチプレクサからの
出力が切換え供給される一対のフィールドメモリ、その
一対のフィールドメモリの出力が供給されて切換えられ
て第２の出力信号が得られる第２のマルチプレクサから
なり、第１のメモリ回路の次段に縦続接続された第２の
メモリ回路と、第２のマルチプレクサよりの第２の出力
信号が供給される第３のデマルチプレクサと、３次元サ
ンプリングされた入力デジタル映像信号及び第３のデマ
ルチプレクサよりの、その入力デジタル映像信号に対し
２フレーム期間の遅延時間差を有するデジタル映像信号
が供給されて、入力デジタル映像信号に対するノイズ除
去を行うノイズ除去回路と、ノイズ除去回路からのノイ
ズ除去された入力デジタル映像信号及び第３のデマルチ
プレクサの出力が供給されて切換えられて第３の出力信
号が得られ、その第３の出力信号が第１のデマルチプレ
クサに供給される第３のマルチプレクサと、第１乃至第
３のマルチプレクサのうちの２つのマルチプレクサから
それぞれ得られたフレーム間内挿処理が行われた、互い
１フィールド期間の遅延時間差を有するデジタル映像信
号が供給されて、フィールド間内挿処理が行われるフィ
ールド間内挿回路とを有するものである。
上述せる本発明によれば、第１のメモリ回路の出力が
第２のメモリ回路に供給され、第２のマルチプレクサよ
りの第２の出力信号が第３のデマルチプレクサに供給さ
れ、３次元サンプリングされた入力デジタル映像信号及
び第３のデマルチプレクサよりの、その入力デジタル映
像信号に対し２フレーム期間の遅延時間差を有するデジ
タル映像信号がノイズ除去回路に供給されて、入力デジ
タル映像信号に対するノイズ除去が行われ、ノイズ除去
回路からのノイズ除去された入力デジタル映像信号及び
第３のデマルチプレクサの出力が第３のマルチプレクサ
に供給されて切換えられて第３の出力信号が得られ、そ
の第３の出力信号が第１のデマルチプレクサに供給さ
れ、第１乃至第３のマルチプレクサのうちの２つのマル
チプレクサからそれぞれ得られたフレーム間内挿処理が
行われた、互いに１フィールド期間の遅延時間差を有す
るデジタル映像信号がフィールド間内挿回路に供給され
て、フィールド間内挿処理が行われる。
第２のメモリ回路に供給され、第２のマルチプレクサよ
りの第２の出力信号が第３のデマルチプレクサに供給さ
れ、３次元サンプリングされた入力デジタル映像信号及
び第３のデマルチプレクサよりの、その入力デジタル映
像信号に対し２フレーム期間の遅延時間差を有するデジ
タル映像信号がノイズ除去回路に供給されて、入力デジ
タル映像信号に対するノイズ除去が行われ、ノイズ除去
回路からのノイズ除去された入力デジタル映像信号及び
第３のデマルチプレクサの出力が第３のマルチプレクサ
に供給されて切換えられて第３の出力信号が得られ、そ
の第３の出力信号が第１のデマルチプレクサに供給さ
れ、第１乃至第３のマルチプレクサのうちの２つのマル
チプレクサからそれぞれ得られたフレーム間内挿処理が
行われた、互いに１フィールド期間の遅延時間差を有す
るデジタル映像信号がフィールド間内挿回路に供給され
て、フィールド間内挿処理が行われる。
先ず、第１図を参照して、本発明の実施例の説明に供
する参考例を説明するも、第１図において第３図と対応
する部分には同一符号を付して、重複説明を一部省略す
る。尚、この第１図では、ノイズ除去回路（２）及びフ
ィールドメモリ（３）間、フィールドメモリ（３）、
（４）、動き補正回路（５）及びフィールドメモリ
（６）間、フィールドメモリ（６）、（７）間並びに動
き検出回路（８）の出力側に夫々（０）、（−１）、
（−２）、（−３）、（−４）とあるが、その括弧内の
数字は、ノイズ除去回路（２）の出力であるノイズ除去
された入力デジタル映像信号の遅延時間を０とし、１単
位遅延時間を１フィールド期間としたときの単位数（但
し、マイナスの符号を付してある）を示す。
する参考例を説明するも、第１図において第３図と対応
する部分には同一符号を付して、重複説明を一部省略す
る。尚、この第１図では、ノイズ除去回路（２）及びフ
ィールドメモリ（３）間、フィールドメモリ（３）、
（４）、動き補正回路（５）及びフィールドメモリ
（６）間、フィールドメモリ（６）、（７）間並びに動
き検出回路（８）の出力側に夫々（０）、（−１）、
（−２）、（−３）、（−４）とあるが、その括弧内の
数字は、ノイズ除去回路（２）の出力であるノイズ除去
された入力デジタル映像信号の遅延時間を０とし、１単
位遅延時間を１フィールド期間としたときの単位数（但
し、マイナスの符号を付してある）を示す。
この参考例では、フレーム間内挿回路（９）の他に、
もう一つのフレーム間内挿回路（20）が設けられる。そ
して、フィールドメモリ（３）からのデジタル映像信号
が、フレーム間内挿回路（20）に供給されて、フィール
ドメモリ（６）からフレーム間内挿回路（20）に供給さ
れる、フィールドメモリ（３）からのデジタル映像信号
に対し、１フレーム期間遅延したデジタル映像信号によ
ってフレーム間内挿処理される。
もう一つのフレーム間内挿回路（20）が設けられる。そ
して、フィールドメモリ（３）からのデジタル映像信号
が、フレーム間内挿回路（20）に供給されて、フィール
ドメモリ（６）からフレーム間内挿回路（20）に供給さ
れる、フィールドメモリ（３）からのデジタル映像信号
に対し、１フレーム期間遅延したデジタル映像信号によ
ってフレーム間内挿処理される。
フレーム間内挿回路（９）、（20）からの各デジタル
映像信号の内、各32.4Mspsのデジタル輝度信号は、夫々
レート変換回路（10）、（21）に供給されて、夫々24.3
Mspsのデジタル輝度信号にレート変換される。又、レー
ト変換回路（21）からのデジタル輝度信号は、動き補正
回路（12）に供給されて、第３図の従来例と同様に動き
補正される。
映像信号の内、各32.4Mspsのデジタル輝度信号は、夫々
レート変換回路（10）、（21）に供給されて、夫々24.3
Mspsのデジタル輝度信号にレート変換される。又、レー
ト変換回路（21）からのデジタル輝度信号は、動き補正
回路（12）に供給されて、第３図の従来例と同様に動き
補正される。
レート変換回路（10）からのデジタル輝度信号は、動
き補正回路（12）からフィールド間内挿回路（13）に供
給される、レート変換回路（10）からフィールド間内挿
回路（13）に供給されるデジタル映像信号に対し、１フ
ィールド期間遅延せしめられたデジタル輝度信号によっ
て、フィールド間内挿処理される。そして、フィールド
間内挿回路（13）から、48.6Mspsの輝度静止画信号が得
られ、これが出力端子（14）に出力される。
き補正回路（12）からフィールド間内挿回路（13）に供
給される、レート変換回路（10）からフィールド間内挿
回路（13）に供給されるデジタル映像信号に対し、１フ
ィールド期間遅延せしめられたデジタル輝度信号によっ
て、フィールド間内挿処理される。そして、フィールド
間内挿回路（13）から、48.6Mspsの輝度静止画信号が得
られ、これが出力端子（14）に出力される。
フレーム間内挿回路（９）、（20）からの各デジタル
映像信号内の各1/4の時間に時間圧縮されていたデジタ
ル色度信号（デジタル赤色差及び青色信号の線順次信
号）は、夫々TCIデコーダ（15）、（22）に供給されて
夫々４倍の時間に時間伸長される。
映像信号内の各1/4の時間に時間圧縮されていたデジタ
ル色度信号（デジタル赤色差及び青色信号の線順次信
号）は、夫々TCIデコーダ（15）、（22）に供給されて
夫々４倍の時間に時間伸長される。
TCIデコーダ（15）からの8.1Mspsのデジタル色度信号
は、フィールド間内挿回路（17）に供給されて、TCIデ
コーダ（22）からフィールド間内挿回路（17）に供給さ
れる、TCIデコーダ（15）からのデジタル色度信号に対
し、１フィールド期間遅延したデジタル色度信号によっ
て、フィールド間内挿される。そして、フィールド間内
挿回路（17）から、16.2Mspsの色度静止画信号が得ら
れ、これが出力端子（18）に出力される。
は、フィールド間内挿回路（17）に供給されて、TCIデ
コーダ（22）からフィールド間内挿回路（17）に供給さ
れる、TCIデコーダ（15）からのデジタル色度信号に対
し、１フィールド期間遅延したデジタル色度信号によっ
て、フィールド間内挿される。そして、フィールド間内
挿回路（17）から、16.2Mspsの色度静止画信号が得ら
れ、これが出力端子（18）に出力される。
次に、第２図を参照して、本発明の実施例について説
明するも、第２図において、第１図と対応する部分に同
一符号を付して、重複説明を一部省略する。
明するも、第２図において、第１図と対応する部分に同
一符号を付して、重複説明を一部省略する。
この実施例では、メモリ回路MK1、MK2が設けられる。
メモリ回路MK1は、入力信号が供給されるデマルチプレ
クサ（26）、デマルチプレクサ（26）の出力が切換え供
給されるフィールドメモリ（３）、（４）及びフィール
ドメモリ（３）、（４）の出力が供給されて切換えられ
て出力信号とされるマルチプレクサ（27）から構成さ
れ、１フィールド期間の遅延時間を有する。同様に、メ
モリ回路MK2は、入力信号が供給されるデマルチプレク
サ（28）、デマルチプレクサ（28）の出力が切換え供給
されるフィールドメモリ（６）、（７）及びフィールド
メモリ（６）、（７）の出力が供給されて切換えられて
出力信号とされるマルチプレクサ（31）から構成され、
１フィールド期間の遅延時間を有する。
メモリ回路MK1は、入力信号が供給されるデマルチプレ
クサ（26）、デマルチプレクサ（26）の出力が切換え供
給されるフィールドメモリ（３）、（４）及びフィール
ドメモリ（３）、（４）の出力が供給されて切換えられ
て出力信号とされるマルチプレクサ（27）から構成さ
れ、１フィールド期間の遅延時間を有する。同様に、メ
モリ回路MK2は、入力信号が供給されるデマルチプレク
サ（28）、デマルチプレクサ（28）の出力が切換え供給
されるフィールドメモリ（６）、（７）及びフィールド
メモリ（６）、（７）の出力が供給されて切換えられて
出力信号とされるマルチプレクサ（31）から構成され、
１フィールド期間の遅延時間を有する。
尚、メモリ回路MK2においては、フィールドメモリ
（６）、（７）及びマルチプレクサ（31）間に夫々動き
補正回路（29）、（30）が設けられている。
（６）、（７）及びマルチプレクサ（31）間に夫々動き
補正回路（29）、（30）が設けられている。
そして、メモリ回路MK2のマルチプレクサ（31）の出
力が、デマルチプレクサ（32）に供給され、その一方の
切換え出力がノイズ除去回路（２）に供給されると共
に、その他方の出力及びノイズ除去回路（２）の出力が
マルチプレクサ（25）に供給され、その切換え出力がメ
モリ回路MK1のデマルチプレクサ（26）に供給されるよ
うに成されている。
力が、デマルチプレクサ（32）に供給され、その一方の
切換え出力がノイズ除去回路（２）に供給されると共
に、その他方の出力及びノイズ除去回路（２）の出力が
マルチプレクサ（25）に供給され、その切換え出力がメ
モリ回路MK1のデマルチプレクサ（26）に供給されるよ
うに成されている。
しかして、ノイズ除去回路（２）からのノイズ除去さ
れたデジタル映像信号は、マルチプレクサ（25）を通じ
てメモリ回路MK1に供給されて、例えば、そのフィール
ドメモリ（３）によって、１フィールド期間遅延せしめ
られ、このフレームメモリFM2からのデジタル映像信号
がフレームメモリFM2に供給されて、例えば、そのフィ
ールドメモリ（６）によって、更に、１フィールド期間
遅延させしめられる。
れたデジタル映像信号は、マルチプレクサ（25）を通じ
てメモリ回路MK1に供給されて、例えば、そのフィール
ドメモリ（３）によって、１フィールド期間遅延せしめ
られ、このフレームメモリFM2からのデジタル映像信号
がフレームメモリFM2に供給されて、例えば、そのフィ
ールドメモリ（６）によって、更に、１フィールド期間
遅延させしめられる。
メモリ回路MK2からのデジタル映像信号は、デマルチ
プレクサ（32）及びマルチプレクサ（25）を通じて、メ
モリ回路MK1に供給されて、そのフィールドメモリ
（４）によって１フィールド期間遅延せしめられ、その
メモリ回路MK1の出力が、メモリ回路MK2に供給されて、
そのフィールドメモリ（７）によって、１フィールド期
間遅延せしめられ、そのメモリ回路MK2の出力がデマル
チプレクサ（32）を通じてノイズ除去回路（２）に供給
される。
プレクサ（32）及びマルチプレクサ（25）を通じて、メ
モリ回路MK1に供給されて、そのフィールドメモリ
（４）によって１フィールド期間遅延せしめられ、その
メモリ回路MK1の出力が、メモリ回路MK2に供給されて、
そのフィールドメモリ（７）によって、１フィールド期
間遅延せしめられ、そのメモリ回路MK2の出力がデマル
チプレクサ（32）を通じてノイズ除去回路（２）に供給
される。
従って、マルチプレクサ（25）及びメモリ回路MK
1間、メモリ回路MK1及びメモリ回路MK2間及びメモリ回
路MK2の出力側に、夫々（0,−２）、（−1,−３）、
（−2,−４）と記載されているように、その各部分で
は、夫々２種類の遅延時間のデジタル映像信号が出力さ
れることが分かる。
1間、メモリ回路MK1及びメモリ回路MK2間及びメモリ回
路MK2の出力側に、夫々（0,−２）、（−1,−３）、
（−2,−４）と記載されているように、その各部分で
は、夫々２種類の遅延時間のデジタル映像信号が出力さ
れることが分かる。
尚、この第２図の実施例では、マルチプレクサ（2
5）、（27）が、夫々第１図の実施例（１）のフレーム
間内挿回路（９）、（20）と同じ機能を有している。従
って、マルチプレクサ（25）の出力がレート変換回路
（10）及びTCIデコーダ（15）に供給され、又、マルチ
プレクサ（27）の出力がレート変換回路（21）及びTCI
デコーダ（22）に供給される。
5）、（27）が、夫々第１図の実施例（１）のフレーム
間内挿回路（９）、（20）と同じ機能を有している。従
って、マルチプレクサ（25）の出力がレート変換回路
（10）及びTCIデコーダ（15）に供給され、又、マルチ
プレクサ（27）の出力がレート変換回路（21）及びTCI
デコーダ（22）に供給される。
この第２図の実施例のその他の構成及び動作は、第１
図の参考例と同様である。
図の参考例と同様である。
第２図の実施例によれば、第３図の従来例に比べて、
フィールドメモリ（11）、（16）がなくなっており、MU
SEデコーダの低廉化に繋がる。尚、第２図の実施例で
は、第３図の従来例に比べて、フレーム間内挿回路、レ
ート変換回路及びTCIデコーダが夫々１個ずつ増加して
いるが、MUSEデコーダをLSI化した場合、かかる回路の
増加は殆ど問題にならない。
フィールドメモリ（11）、（16）がなくなっており、MU
SEデコーダの低廉化に繋がる。尚、第２図の実施例で
は、第３図の従来例に比べて、フレーム間内挿回路、レ
ート変換回路及びTCIデコーダが夫々１個ずつ増加して
いるが、MUSEデコーダをLSI化した場合、かかる回路の
増加は殆ど問題にならない。
上述せる本発明によれば、第１の入力信号が供給され
る第１のデマルチプレクサ、その第１のデマルチプレク
サからの出力が切換え供給される一対のフィールドメモ
リ、その一対のフィールドメモリの出力が供給されて切
換えられて第１の出力信号が得られる第１のマルチプレ
クサからなる第１のメモリ回路と、第２の入力信号が供
給される第２のデマルチプレクサ、その第２のデマルチ
プレクサからの出力が切換え供給される一対のフィール
ドメモリ、その一対のフィールドメモリの出力が供給さ
れて切換えられて第２の出力信号が得られる第２のマル
チプレクサからなり、第１のメモリ回路の次段に縦続接
続された第２のメモリ回路と、第２のマルチプレクサよ
りの第２の出力信号が供給される第３のデマルチプレク
サと、３次元サンプリングされた入力デジタル映像信号
及び第３のデマルチプレクサよりの、その入力デジタル
映像信号に対し２フレーム期間の遅延時間差を有するデ
ジタル映像信号が供給されて、入力デジタル映像信号に
対するノイズ除去を行うノイズ除去回路と、ノイズ除去
回路からのノイズ除去された入力デジタル映像信号及び
第３のデマルチプレクサの出力が供給されて切換えられ
て第３の出力信号が得られ、その第３の出力信号が第１
のデマルチプレクサに供給される第３のマルチプレクサ
と、第１乃至第３のマルチプレクサのうちの２つのマル
チプレクサからそれぞれ得られたフレーム間内挿処理が
行われた、互いに１フィールド期間の遅延時間差を有す
るデジタル映像信号が供給されて、フィールド間内挿処
理が行われるフィールド間内挿回路とを有するので、フ
ィールド間内挿処理に使用する専用のメモリが不要と成
り、このため、ノイズ除去、フレーム間内挿処理及びフ
ィールド間内挿処理を行うために必要なメモリの容量の
低減化を図ることができる。
る第１のデマルチプレクサ、その第１のデマルチプレク
サからの出力が切換え供給される一対のフィールドメモ
リ、その一対のフィールドメモリの出力が供給されて切
換えられて第１の出力信号が得られる第１のマルチプレ
クサからなる第１のメモリ回路と、第２の入力信号が供
給される第２のデマルチプレクサ、その第２のデマルチ
プレクサからの出力が切換え供給される一対のフィール
ドメモリ、その一対のフィールドメモリの出力が供給さ
れて切換えられて第２の出力信号が得られる第２のマル
チプレクサからなり、第１のメモリ回路の次段に縦続接
続された第２のメモリ回路と、第２のマルチプレクサよ
りの第２の出力信号が供給される第３のデマルチプレク
サと、３次元サンプリングされた入力デジタル映像信号
及び第３のデマルチプレクサよりの、その入力デジタル
映像信号に対し２フレーム期間の遅延時間差を有するデ
ジタル映像信号が供給されて、入力デジタル映像信号に
対するノイズ除去を行うノイズ除去回路と、ノイズ除去
回路からのノイズ除去された入力デジタル映像信号及び
第３のデマルチプレクサの出力が供給されて切換えられ
て第３の出力信号が得られ、その第３の出力信号が第１
のデマルチプレクサに供給される第３のマルチプレクサ
と、第１乃至第３のマルチプレクサのうちの２つのマル
チプレクサからそれぞれ得られたフレーム間内挿処理が
行われた、互いに１フィールド期間の遅延時間差を有す
るデジタル映像信号が供給されて、フィールド間内挿処
理が行われるフィールド間内挿回路とを有するので、フ
ィールド間内挿処理に使用する専用のメモリが不要と成
り、このため、ノイズ除去、フレーム間内挿処理及びフ
ィールド間内挿処理を行うために必要なメモリの容量の
低減化を図ることができる。
第１図は本発明の参考例を示すブロック線図、第２図は
本発明の実施例を示すブロック線図、第３図は従来例を
示すブロック線図である。 （２）はノイズ除去回路、FM1、FM2は夫々フレームメモ
リ、（３）、（４）、（６）、（７）は夫々フィールド
メモリ、（９）、（20）、（25）、（27）は夫々フレー
ム間内挿回路、（10）、（21）は夫々レート変換回路、
（13）、（17）は夫々フィールド間内挿回路、（15）、
（22）は夫々TCIデコーダである。
本発明の実施例を示すブロック線図、第３図は従来例を
示すブロック線図である。 （２）はノイズ除去回路、FM1、FM2は夫々フレームメモ
リ、（３）、（４）、（６）、（７）は夫々フィールド
メモリ、（９）、（20）、（25）、（27）は夫々フレー
ム間内挿回路、（10）、（21）は夫々レート変換回路、
（13）、（17）は夫々フィールド間内挿回路、（15）、
（22）は夫々TCIデコーダである。
Claims (1)
- 【請求項１】第１の入力信号が供給される第１のデマル
チプレクサ、該第１のデマルチプレクサからの出力が切
換え供給される一対のフィールドメモリ、該一対のフィ
ールドメモリの出力が供給されて切換えられて第１の出
力信号が得られる第１のマルチプレクサからなる第１の
メモリ回路と、 第２の入力信号が供給される第２のデマルチプレクサ、
該第２のデマルチプレクサからの出力が切換え供給され
る一対のフィールドメモリ、該一対のフィールドメモリ
の出力が供給されて切換えられて第２の出力信号が得ら
れる第２のマルチプレクサからなり、上記第１のメモリ
回路の次段に縦続接続された第２のメモリ回路と、 上記第２のマルチプレクサよりの第２の出力信号が供給
される第３のデマルチプレクサと、 ３次元サンプリングされた入力デジタル映像信号及び上
記第３のデマルチプレクサよりの、該入力デジタル映像
信号に対し２フレーム期間の遅延時間差を有するデジタ
ル映像信号が供給されて、上記入力デジタル映像信号に
対するノイズ除去を行うノイズ除去回路と、 上記ノイズ除去回路からのノイズ除去された入力デジタ
ル映像信号及び上記第３のデマルチプレクサの出力が供
給されて切換えられて第３の出力信号が得られ、該第３
の出力信号が上記第１のデマルチプレクサに供給される
第３のマルチプレクサと、 上記第１乃至第３のマルチプレクサのうちの２つのマル
チプレクサからそれぞれ得られたフレーム間内挿処理が
行われた、互い１フィールド期間の遅延時間差を有する
デジタル映像信号が供給されて、フィールド間内挿処理
が行われるフィールド間内挿回路とを有することを特徴
とするMUSEデコーダの静止画系処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149585A JP3018399B2 (ja) | 1990-06-07 | 1990-06-07 | Ｍｕｓｅデコーダの静止画系処理回路 |
| US07/708,299 US5262857A (en) | 1990-06-07 | 1991-05-31 | Still-image video signal processing circuit |
| KR1019910009236A KR920001981A (ko) | 1990-06-07 | 1991-06-04 | 뮤즈 디코더의 정지화면 계통 처리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149585A JP3018399B2 (ja) | 1990-06-07 | 1990-06-07 | Ｍｕｓｅデコーダの静止画系処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442686A JPH0442686A (ja) | 1992-02-13 |
| JP3018399B2 true JP3018399B2 (ja) | 2000-03-13 |
Family
ID=15478419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2149585A Expired - Fee Related JP3018399B2 (ja) | 1990-06-07 | 1990-06-07 | Ｍｕｓｅデコーダの静止画系処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5262857A (ja) |
| JP (1) | JP3018399B2 (ja) |
| KR (1) | KR920001981A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512791B1 (en) * | 1991-05-15 | 2003-01-28 | Canon Kabushiki Kaisha | Image processing apparatus having means for controlling exposure using an orthogonal transformation coefficient |
| US5583575A (en) * | 1993-07-08 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | Image reproduction apparatus performing interfield or interframe interpolation |
| ES2319570T3 (es) * | 2005-04-20 | 2009-05-08 | Mauser-Werke Gmbh | Placa de identificacion para contenedores paletizados. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5128759A (en) * | 1990-05-31 | 1992-07-07 | Sony Corporation | Video signal decoder |
-
1990
- 1990-06-07 JP JP2149585A patent/JP3018399B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-31 US US07/708,299 patent/US5262857A/en not_active Expired - Lifetime
- 1991-06-04 KR KR1019910009236A patent/KR920001981A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442686A (ja) | 1992-02-13 |
| KR920001981A (ko) | 1992-01-30 |
| US5262857A (en) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625571A (en) | Prediction filter | |
| EP0371677B1 (en) | Image signal processing apparatus | |
| JP3018399B2 (ja) | Ｍｕｓｅデコーダの静止画系処理回路 | |
| US5128759A (en) | Video signal decoder | |
| US4492976A (en) | Line standard conversion circuit for a television signal | |
| JPH0888838A (ja) | テレビジョン受像機 | |
| JP2658050B2 (ja) | テレビジョン受像機 | |
| JPS6345988A (ja) | 輝度信号・色信号分離回路 | |
| JPH0641429Y2 (ja) | 分離されたｙ，ｃ信号入力に対応可能なｙ／ｃ分離回路 | |
| JP2574486B2 (ja) | ２画面テレビ | |
| JP2950140B2 (ja) | Ｍｕｓｅデコーダ動き補正回路 | |
| JP2003525549A (ja) | サブサンプリングを用いるビデオ圧縮 | |
| JP3499369B2 (ja) | 単板カラーカメラの信号処理回路 | |
| FI92128B (fi) | Menetelmä HD-MAC-dekooderin signaalinkäsittelyhaarojen toteuttamiseksija menetelmän mukainen piiriratkaisu | |
| JP3001580B2 (ja) | 動き検出信号の処理回路 | |
| KR930011138B1 (ko) | 분리된 영상신호의 처리회로 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP2868783B2 (ja) | 高品位／標準テレビジョン変換装置 | |
| JPH04212585A (ja) | Ｍｕｓｅデコーダ | |
| JPS63187988A (ja) | 巡回型雑音低減装置 | |
| JPH06296286A (ja) | テレビジョン信号処理回路 | |
| JPH06315168A (ja) | 動き検出回路 | |
| JPH0246071A (ja) | テレビジョン受信機 | |
| JPH07123373A (ja) | テレビジョン信号のデコード装置 | |
| JPH07307955A (ja) | フィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |