JP3001580B2 - 動き検出信号の処理回路 - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は、いわゆるIDTVのように動き適応形走査線
補間等の高画質化処理をするテレビジョン受像機で、動
き検出信号を処理する回路に関する。 〔発明の概要〕 この発明は動き検出手段の出力信号を１ビットの信号
に変換するレベル比較手段と、このレベル比較手段の１
ビット出力信号が供給される複数の遅延素子の直列回路
と、各遅延素子およびレベル比較手段の出力の論理積を
とる論理積回路とから構成され、水平方向の孤立点除去
を行なう孤立点除去回路と、この孤立点除去回路から供
給される出力信号を時間軸方向および水平方向に拡大す
るローパスフィルタと、このローパスフィルタの出力信
号が供給される複数の遅延素子の直列回路と、ローパス
フィルタの出力信号および複数の遅延素子の出力信号を
加算して出力する加算器と、加算器の出力信号をデコー
ドして係数を出力するデコーダとで構成された係数発生
回路とからなることを特徴とする動き検出信号の処理回
路であり、孤立点の除去を良好に行なうと共に回路を簡
単にしたものである。 〔従来の技術〕 第４図は、テレビジョン受像機の一例の構成を示すも
のである。 同図において、入力端子（62）からの映像信号は、A/
D変換器（63）でディジタル信号に変換されたのち、Y/C
分離回路（64）に供給されて輝度信号Ｙおよび色信号Ｃ
に分離される。A/D変換器（63）でのサンプリング周波
数は、例えば14MHzとされる。 Y/C分離回路（64）より出力される輝度信号Ｙは、走
査線補間回路（65Y）に供給される。Y/C分離回路（64）
より出力される色信号Ｃは、クロマデコーダ（66）に供
給されて色復調される。このクロマデコーダ（66）より
出力される赤色差信号Ｒ−Ｙ、青色差信号Ｂ−Ｙの時分
割信号Ｒ−Y/B−Ｙは、走査線補間回路（65C）に供給さ
れ、この走査線補間回路（65Y），（65C）からは、主走
査線信号Ym,Rm−Ym/Bm−Ymの他に、補間走査線信号Yc,R
c−Yc/Bc−Ycが同時に出力される。 走査線補間回路（65Y）は、第５図に示すように構成
される。同図において、Y/C分離回路（64）より供給さ
れる輝度信号Ｙは遅延線を構成するラインメモリ（60
1）に供給される。このラインメモリ（601）の入力信号
および出力信号は加算器（602）に供給されて加算平均
され、この加算器（602）の出力信号は係数器（603）で
Ｋ（Ｋ≦１）倍とされたのち加算器（604）に供給され
る。 また、輝度信号Ｙは遅延線を構成するフィールドメモ
リ（605）に供給される。このフィールドメモリ（605）
での遅延時間は、263Hとされる。このフィールドメモリ
（605）の出力信号は、係数器（606）で（１−Ｋ）倍と
されたのち加算器（604）に供給される。 第６図は、時間−垂直面の走査線構造を示す図であ
り、○印は各フィールドの走査線を示している。上述し
た入力信号をｈ、ラインメモリ（601）の出力信号を
ｉ、フィールドメモリ（605）の出力信号をｊとする
と、これら信号ｈ〜ｊは、第６図に図示する位置関係と
なる。 走査線補間回路（65Y）において、加算器（602）の出
力信号 は動画部分の補間走査線信号ととなると共に、フィール
ドメモリ（605）の出力信号ｊは静止画部分の補間走査
線信号となる。そのため、加算器（604）からは、動画
部分および静止画部分の補間走査線信号が動きの程度に
応じた割合で加算された補間走査線信号Ycが出力され
る。補間走査線は、第６図の の位置とされる。 また、入力信号ｈは、そのまま主走査線信号Ymとされ
る。 なお、説明は省略するが、走査線補間回路（65C）も
同様に構成される。 また、Y/C分離回路（64）より出力される輝度信号Ｙ
は、動き検出回路（50）に供給され、この動き検出回路
（50）からは動き検出信号が出力される。 この動き検出回路（50）は、第７図に示すように構成
される。同図において、Y/C分離回路（64）より供給さ
れる輝度信号Ｙは、遅延線を構成するフィールドメモリ
（401）および（402）の直列回路に供給される。フィー
ルドメモリ（401）および（402）の直列回路の遅延時間
は、１フレーム（263H＋262H）とされる。 フィールドメモリ（401）の入力信号およびフィール
ドメモリ（402）の出力信号は、減算器（403）に供給さ
れて減算される。この減算器（403）より出力されるフ
レーム差分信号は、ローパスフィルタ（404）で高域の
ノイズ成分およびドット妨害成分が除去されたのち絶対
値回路（405）で絶対値化される。この絶対値回路（40
5）の出力信号が動き検出信号とされる。 なお、このようにフレーム差分信号より動きを検出す
ることは、例えば特開昭55−8124号公報に記載されてい
る。 また、動き検出回路（50）からの動き検出信号はレベ
ル比較器（52）に供給される。 このレベル比較器（52）の出力信号は、時間軸フィル
タ（53）、孤立点除去回路（54）を介して係数発生器
（51）に供給される。上述した走査線補間回路（65
Y），（65C）の係数器のＫ値は、この係数発生器（51）
で発生される。 ここで、時間軸フィルタ（53）は、時間方向のローパ
スフィルタであり、動き検出エラーを補償すると共に、
静止画状態から動画状態またはその逆への遷移状態にお
いて画質をスムーズにするために設けられたものであ
り、例えば第８図に示すように構成される。 同図において、レベル比較器（52）の出力信号は、切
換スイッチ（531）のＡ側の固定端子に供給される。こ
の切換スイッチ（531）の出力信号は、遅延線を構成す
るＤフリップフロップ（532）、フレームメモリ（53
3），（534）の直列回路に供給される。この場合、Ｄフ
リップフロップ（532）での遅延時間は、１サンプリン
グ周期（1/14MHz）とされる。すなわち、Ｄフリップフ
ロップ（532）、フレームメモリ（533），（534）の直
列回路における全サンプル数は２フレーム＋１サンプル
数となり、この直列回路によって２フレーム＋１サンプ
ル数段の遅延を受ける。 フレームメモリ（534）の出力信号は、切換スイッチ
（531）のＢ側の固定端子に供給される。切換スイッチ
（531）は、第９図Ｄに示すようなデューティ50％で7MH
zの信号をもって切換制御され、１サンプリング周期（1
/14MHz）ごとにＡ側、Ｂ側に交互に切り換えられる。つ
まり、この切換スイッチ（531）では、レベル比較器（5
2）の出力信号およびフレームメモリ（534）の出力信号
が１サンプルごとに交互に選択される。 また、レベル比較器（52）の出力信号は、遅延線を構
成するＤフリップフロップ（535）を介してオア回路（5
38）に供給され、フレームメモリ（533）の出力信号
は、直接および遅延線を構成するＤフリップフロップ
（536）を介してオア回路（538）に供給され、フレーム
メモリ（534）の出力信号は、直接および遅延線を校正
するＤフリップフロップ（537）を介してオア回路（53
8）に供給される。この場合、Ｄフリップフロップ（53
5）〜（537）での遅延時間は、それぞれ１サンプリング
周期（1/14MHz）とされる。 以上の構成において、レベル比較器（52）の出力信
号、フレームメモリ（533），（534）の出力信号がそれ
ぞれ第９図A,E,Bに示すようであるとする。この場合、
フレームメモリ（533），（534）の出力信号は、それぞ
れ（１フレーム＋１サンプル数）、（２フレーム＋１サ
ンプル数）の段数の奇数段の遅延を受けている。 切換スイッチ（531）は、第９図Ｄに示すような7MHz
の信号をもって切換制御されるので、切換スイッチ（53
1）の出力信号は、同図Ｃに示すようになる。この場
合、Ｄフリップフロップ（532）、フレームメモリ（53
3），（534）の直列回路によって奇数段の遅延を受ける
ので、この直列回路を２度通った信号は４フレーム＋２
サンプル数段の遅延を受け、切換スイッチ（531）では
選択されずに消える。例えば、第９図Ｃの信号が直列回
路を通ったのちには、C₁,C₃,C₅,‥‥は選択されずに消
える。 また、Ｄフリップフロップ（535），（536），（53
7）の出力信号は、それぞれ第９図G,F,Hに示すようにな
る。なお、同図B,E,F,Hにおいて、（ ）でくくってい
る部分は、現信号の欠落している部分を示している。 結局、オア回路（538）では、第９図B,E,F,G,Hで示す
ような時間方向の信号の論理和がとられるので、このオ
ア回路（538）からは、時間方向に拡大した動き検出信
号が出力される。 また、孤立点除去回路（54）は、輝度信号系のジッタ
やノイズにより発生した動き検出信号を除去するために
設けられたものであり、例えば第10図に示すように構成
される。 同図において、時間軸フィルタ（53）の出力信号は、
遅延線を構成するＤフリップフロップ（541），（542）
の直列回路に供給される。この場合、Ｄフリップフロッ
プ（542）での遅延時間は、それぞれ１サンプリング周
期（1/14MHz）とされる。 Ｄフリップフロップ（541）の入力信号、Ｄフリップ
フロップ（541），（542）の出力信号はアンド回路（54
3）に供給される。 このような構成においては、２サンプリング周期以下
の期間だけ高レベル“1"となっている場合には、Ｄフリ
ップフロップ（541）の入力信号、Ｄフリップフロップ
（541），（542）の出力信号のいずれか１つは低レベル
“0"となるので、アンド回路（543）の出力側には現わ
れない。つまり、２サンプリング周期以下の期間だけ高
レベル“1"となっている部分は孤立点と認められ、除去
される。したがって、アンド回路（543）からは孤立点
の除去された動き検出信号が出力される。 また、係数発生器（51）は、例えば第11図に示すよう
に構成される。 同図において、孤立点除去回路（54）の出力信号は、
遅延線を構成するＤフリップフロップ（511a）〜（511
h）の直列回路に供給される。これらＤフリップフロッ
プ（511a）〜（511h）での遅延時間は、それぞれ１サン
プリング周期（1/14MHz）とされる。 Ｄフリップフロップ（511a）の入力信号、Ｄフリップ
フロップ（511a）〜（511h）の出力信号は、加算器（51
2）で加算される。この場合、Ｄフリップフロップ（511
a）〜（511h）および加算器（512）で、いわゆる積分器
が構成され、加算器（512）の出力信号は、０（全ての
入力信号が低レベル“0"）から９（全ての入力信号が高
レベル“1"）の値をとる。 この加算器（512）の出力信号はデコーダ（513）に供
給され、このデコーダ（513）からは係数Ｋが出力され
る。すなわち、第12図に示すように加算器（512）の出
力信号が、

〔０〕，〔1,2〕，〔3,4〕，〔5,6〕，〔7,
8,9〕であるとき、係数Ｋとして、それぞれ、例えば
０、1/4、1/2、3/4、１が出力される。 第４図に戻って、走査線補間回路（65Y），（65C）よ
り出力される主走査線信号Ym,Rm−Ym/Bm−Ym、補間走査
線信号Yc,Rc−Yc/Bc−Ycはそれぞれ時間圧縮回路（67
Y），（67C）に供給される。この時間圧縮回路（67
Y），（67C）では、主走査線信号Ym,Rm−Ym/Bm−Ymと補
間走査線信号Yc,Rc−Yc/Bc−Ycとが、それぞれ1/2に時
間軸圧縮されて連続して出力される。この場合、時間圧
縮回路（67C）からは、赤色差信号と青色差信号とが別
々に出力される。 時間圧縮回路（67Y），（67C）より出力される倍速の
輝度信号、色差信号は、それぞれD/A変換器（68Y），
（68R），（68B）でアナログ信号とされる。 D/A変換器（68Y），（68R），（68B）より出力される
倍速の輝度信号、色差信号は、それぞれマトリクス回路
（73）に供給される。このマトリクス回路（73）より出
力される倍速の赤、緑、青色信号R,G,Bは、それぞれア
ンプ（74R），（74G），（74B）を介してカラー受像管
（75）に供給され、このカラー受像管（75）には，走査
線数が２倍とされたノンインターレース走査表示がされ
る。 〔発明が解決しようとする課題〕 ところで、第４図例においては、時間軸フィルタ（5
3）の後段に孤立点除去回路（54）が配されたものであ
るが、このように配されるものによれば、孤立点の除去
が良好に行なわれないという不都合がある。 すなわち、時間軸フィルタ（53）を通過する前のＮ〜
Ｎ＋５フレームの動き検出信号が、第13図に示すように
孤立点Ｐを有するものであるとき、時間軸フィルタ（5
3）を通過した後のＮ〜Ｎ＋５フレームの動き検出信号
は、第14図に示すように孤立点Ｐが幅広となる。したが
って、この幅広となった孤立点Ｐは、孤立点除去回路
（54）では孤立点Ｐとは認められず、動き検出信号とし
てそのまま出力され、この部分で動画モードとなるため
画質劣化が生じる。 そこで、この発明では、孤立点の除去が良好に行なわ
れるようにすることを目的とするものである。更に本発
明の他の目的はレベル比較回路（52）を孤立点除去回路
（54）の前段に設けることで孤立点除去回路（54）の後
段に接続される時間軸用のローパスフィルタ（53）を少
ない容量及び演算ビットで構成し、回路を簡略化しよう
とするものである。 〔課題を解決するための手段〕 この発明は、動き検出手段（50）の出力信号を１ビッ
トの信号に変換するレベル比較手段（52）と、このレベ
ル比較手段（52）の１ビット出力信号が供給される複数
の遅延素子（541）（542）の直列回路と、各遅延素子
（541）（542）およびレベル比較手段（52）の出力の論
理積をとる論理積回路（543）とから構成され、水平方
向の孤立点除去を行なう孤立点除去回路（54）と、この
孤立点除去回路（54）から供給される出力信号を時間軸
方向および水平方向に拡大するローパスフィルタ（53）
と、このローパスフィルタ（53）の出力信号が供給され
る複数の遅延素子（511a）〜（511h）の直列回路と、ロ
ーパスフィルタ（53）の出力信号および複数の遅延素子
（511a）〜（511h）の出力信号を加算して出力する加算
器（512）と、この加算器（512）の出力信号をデコード
して係数を出力するデコーダ（513）とで構成された係
数発生回路（51）とから構成されたことを特徴とする動
き検出信号の処理回路である。 〔作用〕 上述構成においては、レベル比較回路を孤立点除去回
路（54）の前段に配し、時間方向のローパスフィルタ
（53）が孤立点除去回路（54）の後段に配されるので、
ローパスフィルタは小容量化され、孤立点はローパスフ
ィルタ（53）で幅広とされる前に孤立点除去回路（54）
で除去される。 〔実施例〕 以下、第１図を参照しながらこの発明の一実施例につ
いて説明する。この第１図において、第４図と対応する
部分には同一符号を付し、その詳細説明は省略する。 本例においては、孤立点除去回路（54）の前段にレベ
ル比較回路（52）が配され、時間軸フィルタ（53）が、
孤立点除去回路（54）の後段に配される。その他は、第
４図例と同様に構成される。上述のレベル比較器（52）
からは動き検出信号が基準レベル信号V_thのレベル以上
では高レベル“1"、一方以下では低レベル“0"の信号が
出力される。つまり、このレベル比較器（52）によって
動き検出信号は１ビットの信号に変換される。 このような本例においては、時間軸フィルタ（53）が
孤立点除去回路（54）の後段に配されるので、レベル比
較器（52）からの動き検出信号に孤立点Ｐがあったとし
ても、この孤立点は時間軸フィルタ（53）で幅広とされ
る前に孤立点除去回路（54）で除去される。この孤立点
除去回路（54）では第10図に示す様にレベル比較回路の
出力を直列接続した第１及び第２のＤフリップフロップ
（541）及び（542）で夫々遅延され、レベル比較回路
（52）の出力及び第１及び第２のＤフリップフロップ
（541）及び（542）の出力をアンド回路（543）に供給
してアンドを取るためレベル比較回路からの動き信号よ
りも両端が削られて、幅が狭くなるが、後段のローパス
フィルタ（時間軸フィルタ）（53）で時間及び水平方向
に拡大されるので特に問題は生じない。 例えば、孤立点除去回路（54）を通過する前のＮ〜Ｎ
＋５フレームの動き検出信号が、第２図に示すように孤
立点Ｐを有するものであるとき、この孤立点Ｐは孤立点
除去回路（54）で除去され、時間軸フィルタ（53）には
入力しないため、時間軸フィルタ（53）を通過した後の
Ｎ〜Ｎ＋５フレームの動き検出信号は、第３図に示すよ
うに孤立点Ｐの影響がないものとなり、更に、レベル比
較手段を設けることにより、後段の回路は１ビット処理
を行う回路となり、ローパスフィルタを少ないメモリ容
量および少ない演算ビット数で構成することが可能とな
る。 このように本例によれば、時間軸用のローパスフィル
タの小容量化が図られ、且つ孤立点の除去が良好に行な
われ、不必要な動き検出信号による画質劣化を回避する
ことができる。 〔発明の効果〕 この発明によれば、時間方向のローパスフィルタを孤
立点除去回路の後段に配するようにしたので、孤立点の
除去を良好に行なうことができ、且つローパスフィルタ
の小容量化が図れる。

【図面の簡単な説明】

第１図はこの発明の一実施例の要部を示す構成図、第２
図および第３図はその説明のための図、第４図はテレビ
ジョン受像機の一例の構成図、第５図〜第14図はその説
明のための図である。 （50）は動き検出回路、（51）は係数発生器、（52）は
レベル比較器、（53）は時間軸フィルタ、（54）は孤立
点除去回路である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳原 正春 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭63−4781（ＪＰ，Ａ) 特開 昭62−268281（ＪＰ，Ａ) 特開 昭63−70680（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】動き検出手段の出力信号を１ビットの信号
   に変換するレベル比較手段と、 上記レベル比較手段の１ビット出力信号が供給される複
   数の遅延素子の直列回路と、 各遅延素子および上記レベル比較手段の出力の論理積を
   とる論理積回路とから構成され、水平方向の孤立点除去
   を行なう孤立点除去回路と、 上記孤立点除去回路から供給される出力信号を時間軸方
   向および水平方向に拡大するローパスフィルタと、 上記ローパスフィルタの出力信号が供給される複数の遅
   延素子の直列回路と、 上記ローパスフィルタの出力信号および上記複数の遅延
   素子の出力信号を加算して出力する加算器と、 上記加算器の出力信号をデコードして係数を出力するデ
   コーダとで構成された係数発生回路と から構成されたことを特徴する動き検出信号の処理回
   路。