JPH02265391A - 色信号の雑音低減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機内に設置される色信号の
雑音低減回路に関するものである。

（従来の技術） ＥＤＴＶやＩＤＴＶなどと称されるテレビジョン受像機
では、受信したアナログテレビジョン映像信号を−Ｈデ
ィジタル映像信号に変換し、高精度のＹ／Ｃ分離に加え
て、輪郭補償、走査線補間、雑音低減など各種のディジ
タル画像処理を施したのちアナログ映像信号に戻すこと
により高画質化を実現することが計画されている。

上記雑音低減処理に関しては、隣接フレーム間の相関を
利用する雑音低減回路が開発されている。

この雑音低減回路は、第２０図に示すように、減算回路
１４１，１４２と、１フレーム遅延メモリ１４３と、動
き適応係数生成回路１４４とから構成されている。

入力端子ＩＮには、受信テレビジョン映像信号からＹ／
Ｃ分離された輝度信号（Ｙ）や色差信号（Ｒ−Ｙ）、　
　（Ｂ−Ｙ）、あるいは三原色信号（Ｒ，Ｇ、Ｂ）など
のコンポーネントディジタル映像信号が供給される。こ
の入力端子ＩＮに出現中の現フレームの映像信号と１フ
レーム遅延メモリ１４３から出力される直前のフレーム
の雑音低減処理済みの映像信号が減算回路１４１で減算
され、隣接フレーム間の差信号が生成される。この隣接
フレーム間の差信号は、隣接フレーム間の相関が１００
％の場合、すなわち表示画面上に動きが全く存在しない
場合には雑音成分に他ならない、従って、この隣接フレ
ーム間差信号を減算回路１４２において現フレームの映
像信号から減算することにより、雑音低減済みの映像信
号を生成することができる。

実際には、隣接フレーム間の相関の崩れに伴う動き成分
が隣接フレーム間の差信号に混入してくる。この場合、
隣接フレーム間の差信号が低レベルになるほど雑音成分
である確率が高まり、高レベルになるほど動き成分であ
る確率が高まる。そこで、動き適応係数生成回路１４４
において、隣接フレーム間の差信号の高レベル側を抑圧
するような係数を乗算することにより低レベル側の雑音
成分が抽出される。減算回路１４２において、入力端子
ＩＮに出現中の環フレームの映像信号から上記抽出され
た雑音成分が減算されることにより雑音低減済みの映像
信号が生成され、出力端子ＯＵＴに供給される。

（発明が解決しようとする課題） 上記従来の隣接フレーム間の相関を利用する雑音低減回
路では、輝度信号（Ｙ）や色差信号（Ｒ−Ｙ）、　　（
Ｂ−Ｙ）などの三つのコンポーネント映像信号のそれぞ
れについて、第２０図に示したような構成の雑音低減回
路を設置している。このため、大容量の高価なフレーム
メモリが３個必要になり、製造費用がかさむという問題
がある。

（課題を解決するための手段） 本発明に係わる色信号の雑音低減回路は、第１に、処理
対象の信号として三原色信号Ｒ，Ｇ、　Ｂではなく２種
類の色差信号（Ｒ−Ｙ、Ｂ−Ｙや、１、Ｑなど）を選択
することにより、輝度信号とは異なる方式の雑音低減処
理を適用可能とするように構成されている。

第２に、本発明に係わる色信号の雑音低減回路は、２種
類の色差信号のそれぞれを所定の画素数おきに抜き出す
間引きを行いつつ時分割多重化を行って多重化色差信号
を生成し、この多重化色差信号に対して雑音低減処理を
施すことにより、２種類の色差信号ごとに雑音低減処理
を施す場合に比べてハードウェア量を削減し、製造コス
トの低廉化を実現している。

第３に、本発明に係わる色信号の雑音低減回路は、上記
多重化色差信号については隣接フレーム間の相関に代え
て隣接フィールド間の相関に基づく隣接フィールド間差
信号を利用して雑音低減処理を行うことにより、遅延の
ためのフレームメモリをフィールドメモリに置き換えて
その容量を半分に圧縮し、製造費用の低廉化を実現する
ように構成されている。

第４に、本発明に係わる色信号の雑音低減回路は、上記
多重化色差信号について更に所定画素数おきの間き引き
を行いつつ上位ビット部分と下位ビット部分の並列／直
列変換を施して１フィールド分遅延させ、遅延済みの多
重化直列色差信号に直列／並列変換を行って元のビット
幅の多重化色差信号に復元することにより、比較的小容
量の汎用のメモリの使用を可能にし、製造費用の低廉化
を実現するように構成されている。

第５に、本発明の雑音低減回路は、色差信号の隣接フィ
ールド間差信号に対し高レベル側を抑圧する非線形処理
を施すことにより、隣接フィールド間の相関の崩れに伴
う誤動作を除去するように構成されている。

以下、本発明の作用を実施例と共に詳細に説明する。

（実施例） 第１図は、本発明の一実施例に係わる色信号の雑音低減
回路の構成を示すブロック図であり、■ａ、Ｉｂは雑音
低減対象の色差信号（Ｒ−Ｙ）。

（Ｂ−Ｙ）の入力端子、ＩＣはフィールドパルスの入力
端子、ｌａ、ｌｂは低域通過濾波回路、２は多重化回路
、３は並列／直列変換回路、４はフィールド遅延メモリ
、５は直列／並列変換回路、６はサンプリング回路、７
，９は減算回路、８は高レベル抑圧処理回路、０は雑音
低減処理済みの多重化色差信号の出力端子である。

入力端子ＩａとＩｂのそれぞれには、搬送色信号の４倍
の周波数（４ｆｓｃ）でサンプリングされた８ビット幅
のディジタル色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）とが雑音
低減対象の２種類の色差信号として供給される。これら
の色差信号は、低域通過濾波回路１ａと１ｂのそれぞれ
において低域通過濾波処理が施され、高域成分が除去さ
れる。すなわち、色信号（Ｒ−Ｙ）と（Ｂ−Ｙ）のそれ
ぞれは、後段の多重化回路２における多重化に際し１／
２の間引きが行われて高域成分が廃棄されるので、予め
雑音成分と共に低域通過濾波回路１ａと１ｂによって除
去処理が行われる０通常、色差信号の帯域幅は（０，５
〜１．５）Ｍｌ（ｚなので、間引きや低域通過濾波処理
による高域部分の帯域制限に伴う画質の劣化はない。

高域成分が除去された色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）
は、多重化回路２においてそれぞれが２画素おきに抜き
出されながら（５０％の間引を受けながら）時分割多重
化され、多重化色差信号となる。この多重化色差信号は
、減算回路９において高レベル抑圧処理済みの隣接フィ
ールド間差信号による減算を受けて雑音低減済みの多重
化色差信号となり、出力端子０と並列／直列変換回路３
に供給される。

並列／直列変換回路３に供給された多重化色差信号は、
さらに２画素おきに抜き出されながら上位４ピント部分
と下位４ピント部分についての時分割多重化による並列
／直列変換を受けることにより、総合で１／４の間引き
を受けながら多重化・直列色差信号に変換される。この
多重化・直列色差信号は、２６２ライン遅延メモリ４ａ
１１ライン遅延メモリ４ｂ及びフィールドパルスで１フ
イールドおきに切り替えられるスイッチ４ｃから構成さ
れる１フイールド遅延メモリ４によって交互に出現する
２６３ラインと２６２ラインから成る１フィールド分遅
延されたのち、直列／並列変換回路５に供給される。

直列／並列変換回路５に供給された多重化・直列色差信
号は、上位４ビット部分と下位４ビット部分について直
列／並列変換を受けることにより元のビット幅（８ビツ
ト）の多重化色差信号に復元され、減算回路７の一方の
入力端子に供給される。減算回路７の他方の入力端子に
は、多重化回路２から出力されサンプリング回路６によ
って（Ｒ−Ｙ）、（Ｂ−Ｙ）それぞれについて４画素お
きに抜き出されて４画素幅の時間にわたって保持されな
がら（Ｒ−Ｙ）と（Ｂ−Ｙ）が交互に出力される多重化
色差信号が供給される。従って、減算回路７からは、多
重化回路２から出力中の現フィールドの多重化色差信号
とこれに１フィールド分の遅延が付与された直前のフィ
ールドの多重化色差信号の差分による多重化色差信号の
隣接フィールド差信号Δ（Ｒ−Ｙ）とΔ（Ｂ−Ｙ）が出
力される。

この隣接フィールド間差信号Δ（Ｒ−Ｙ）とΔ（Ｂ−Ｙ
）は、高レベル抑圧処理回路８において高レベル側の抑
圧を受けたのち減算回路９の一方の入力端子に供給され
る。減算回路９の他方の入力端子には、多重化回路２か
ら出力される現フィールドの多重化色差信号（Ｒ−Ｙ）
と（Ｂ−Ｙ）が供給される。この結果、減算回路９にお
いて現フィールドの多重化色差信号から高レベル抑圧処
理済みの多重化出力のフィールド間差信号の減算が行わ
れ、現フィールドの雑音低減済みの多重化色差信号（Ｒ
−Ｙ）、（Ｂ−Ｙ）となって出力端子０に出力される。

第２図は、第１図中の多重化回路２の構成を示すブロッ
ク図であり、Ｉｌａ、ｌｌｂは色差信号（Ｒ−Ｙ）、　
　（Ｂ−Ｙ）の入力端子、１２ａ、１２ｂ、１４はラン
チ回路、１３はスイッチ、１５は多重化色差信号の出力
端子である。

入力端子１１ａ、！＝ｌｌｂのそれぞれには前段の低域
通過濾波回路１ａ、ｌｂのそれぞれによって高域成分が
除去されたディジタル色差信号（Ｒ−Ｙ）、　　（Ｂ−
Ｙ）が供給される。このディジタル色差信号は、第７図
の波形（Ｂ）と（Ｃ）に示すように、４ｆｓｃの周波数
のサンプリングクロックでサンプリングされた８ビツト
幅のディジタル色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）が供給
される。ただし、第７図においては図示の便宜上、色差
信号（Ｒ−Ｙ）、　　（Ｂ−Ｙ）のそれぞれが単にＲ，
Ｂとして表示されると共に、これらの色差画素信号Ｒと
Ｂにサンプリングの通し番号を表示する算用数字１．２
．３・・・が付加されている。

これらの色差画素信号群は、第７図の波形（Ｄ＞に示す
周波数２ｆｓｃのクロック信号に同期して２画素おきに
ランチ回路１２ａと１２ｂとに保持されることにより、
波形（Ｅ）と（Ｆ）に示すように中間の１画素が間引か
れる共に２画素幅に伸張された色差画素信号群（Ｒ１，
Ｒ３，Ｒ５・・・・）、　　（Ｂｌ、Ｂ３．Ｂ５・・・
・）となる、これらの色差画素信号群（Ｒ１，Ｒ３，Ｒ
５・・・・）、（Ｂ１．Ｂ３．Ｂ５・・・・）は、第７
図の波形（Ａ）に示す周波数４ｆｓｃのクロック信号で
切り替えられるスイッチ１３によって時分割多重化され
波形（Ｇ）に示すような多重化色差信号となる。この多
重化色差信号は、周波数４ｆｓｃに同期してランチ回路
１４に保持され、波形（Ｈ）のような多重化色差信号と
して出力端子１５に出力される。

第３図は、第１図中の並列／直列変換回路３の構成を示
すブロック図であり、２１は上記多重化色差信号の入力
端子、２２，２３ａ、２３ｂ、２６はランチ回路、２４
ａ、２４ｂはスイッチ、２７は多重化・直列色差信号の
出力端子である。

入力端子２１には、第８図の波形（Ａ）に示すような多
重化色差信号が入力する。この多重化色差信号は、周波
数４ｆｓｃのクロック信号に同期して保持され、第８図
の波形（Ｂ）に示すように、４ｆｓｃに相当する１サン
プリング周期分遅延した多重化色差信号となる。ラッチ
回路２２０前後の多重化色差信号は、ラッチ回路２３ａ
と２３ｂのそれぞれにおいて周波数ｆｓｃのクロック信
号に同期して保持されることにより、第７図の波形（Ｄ
）と（Ｅ）に示すように、更に中間の１画素が間引かれ
ると共に多重化が一旦解除され、多重化前の元の色差信
号の４画素幅にわたって保持される色差画素信号群（Ｒ
１，Ｒ５，Ｒ９・・・・）。

（Ｂｌ、Ｂ５．Ｂ９・・・・）となる。

ラッチ回路２３ａと２３ｂに保持された色差画素信号群
（Ｒ１，Ｒ５，Ｒ９・・・・）、　　（Ｂｌ。

Ｂ５．Ｂ９・・・・）は、それぞれ４ビット幅の上位ビ
ット部分と下位ビット部分とに分離され、スイッチ２４
ａと２４ｂのそれぞれに供給される。

スイッチ２４ａと２４ｂは、周波数４ｆｓｃのクロック
信号に同期して４画素幅の色差画素信号群Ｒ１、Ｂ１・
・・・の上位ビット部分ＲＩＨ，ＢＩＨ・・・・と下位
ビット部分ＲＩＬ、ＢＩＬ・・・・とを交互に選択して
出力することにより、波形（Ｆ）と（Ｇ）に示すような
並列／直列変換された直列色差画素信号群を作成する。

この直列色差画素信号群は、第８図の波形（Ｈ）に示す
ように周波数２ｆｓｃのクロック信号に同期して切り替
えられるスイッチ２５によって、再度多重化され、波形
（１）に示すような多重化・直列色差信号となる。この
多重化・直列色差信号は、周波数４ｆｓｃのクロック信
号に同期してラッチ回路２６にランチされ、出力端子２
７に供給される。

このように、８ビット幅の色差信号を並列／直列変換に
よって４ビット幅に圧縮することにより、後段の２６２
ライン遅延メモリを容量１Ｍビットで４ビット幅の画像
処理用の汎用のＦＩＦＯで構成することができる。すな
わち、ＮＴＳＣ方式のテレビジョン映像信号では周波数
４ｆｓｃのサンプリングによる全画素数は１ライン当た
り９１０個であるため、これに１フイールド（２６２ラ
イン′又は２６３ライン）分の遅延を与えるための縦列
段数は、はぼ９１０ｘ２６２＝２３８，４２０段であり
、各段を４ビット幅で構成する場合の所要全ビット容量
は２３８．４２０ｘ４＝９５３．６８０ビツトとなる。

このため、容量１Ｍビットの汎用のＦＩＦＯを１個割り
当ることにより、２６２ライン遅延メモリ４を安価に構
成できる。

第４図は、第１図中の直列／並列変換回路５の構成を示
すブロック図であり、３１は多重化・直列色差信号の入
力端子、３２．３３，３４，３５゜３８はラッチ回路、
３６はスイッチ、３７は２６３ライン補間回路、３９は
直列／並列変換済みの多重化色差信号の出力端子である
。

入力＃１３１には、第９図の波形（Ａ）に示すように、
４ｆｓｃ相当のサンプリング周期で配列され１フイール
ドの遅延を受けた多重化・直列色差画素信号群ＲＩＨ，
ＲＩＬ、ＢＩＨ，ＢＩＬ、Ｒ５Ｈ，Ｒ５Ｌ、Ｂ５Ｈ，Ｂ
５Ｌ・・・が供給される。

この画素信号群は、周波数４ｆｓｃのクロック信号に同
期してランチ回路３２．３３及び３４に順次保持されて
ゆくことにより、第９図の波形（Ｂ）。

（Ｃ）及び（Ｄ）に示すように、４ｆｓｃ相当のサンプ
リング周期ずつ順次遅延された信号となる。

最終段のラッチ回路３４の前後の４ビット幅の信号が８
ビット幅の信号の下位分と上位部分として合成されつつ
周波数ｆｓｃに同期してラッチ回路３５ａに保持される
直列／並列変換により、第９図の波形（Ｆ）に示すよう
に、８ビット幅の色差信号Ｒ１，Ｒ５，Ｒ９・・・・に
復元される。この並列／直列変換に際しては、色差信号
（Ｂ−Ｙ）からの多重分離も行われる。同様に、初段の
ラッチ回路３２の前後の４ビット幅の信号が８ビット幅
の信号の下位分と上位部分として合成されつつ周波数ｆ
３ｃに同期してラッチ回路３５ｂに保持される直列／並
列変換により、第９図の波形（Ｇ）に示すように、色差
信号（Ｒ−Ｙ）からの多重分離を受けつつ８ビット幅の
色差信号Ｂｌ、Ｂ５゜Ｂ９・・・・に復元される。この
８ビット幅の並列データに変換された各色差画素信号は
、周波数４ｆｓｃのクロック信号に同期して切り替えら
れるスイッチ３６によって再度の多重化を受けて第９図
の波形（１）に示すような多重化色差信号となり、２３
６ライン補間回路３７に供給される。

２６３ライン補間回路３７では、１フイールドおきに出
現する２６２ラインからなるフィールドについてはその
まま、また１フイールドおきに出現する２６３ラインか
ら成るフィールドについては最終の２６３ラインの補間
が行われる。

第５図は、第４図中の２６３ライン補間回路３７の構成
を示すブロック図であり、多重化色差信号の入力端子、
４２．４３．４４．４５は周波数４ｆｓｃのクロック信
号に同期して信号を保持するラッチ回路、４６は加算回
路、４７はフィールドパルスＦＰに同期して１フイール
ドおきに切り替えられるスイッチ、４８は補間済み色差
信号の出力端子である。

スイッチ４７は、第１図の遅延回路４とフィールドパル
スＦＰによって２６３ラインの遅延が行われる期間だけ
図中の下側に切り替えられる。従って、その他の期間内
は、ラッチ回路４３と４４間の着目点Ａの多重化色差信
号がスイッチ４７を経て出力端子４８に供給され、出力
される。一方、２６３ラインの遅延が行われる期間内は
、上記着目点Ａの２サンプリング周期分前後の色差画素
信号の平均値が加算回路４６からスイッチ４７を経て出
力端子４８に供給される。

このように２６３ラインの遅延が行われる期間内に画素
信号を２画素分前後のものから補間するのは、次のよう
な理由による。すなわち、１ラインあたり９１０個の色
差画素信号について３画素跳びの（４画素周期の）サン
プリングが行われるため、２６３ライン遅延させた場合
については９１０Ｘ２６３　（＝２３９．３３０）が４
の整数倍でないことから、（Ｒ−Ｙ）画素信号の位置が
（Ｂ−Ｙ）画素信号の位置と入れ代わってしまうためで
ある。

第４図の直列／並列変換回路において補間回路３７から
出力された多重化色差信号は、周波数４ｆｓｃのクロッ
ク信号に同期してラッチ回路３８に保持され、出力端子
３９から減算回路７の一方の入力端子に供給される。こ
の多重化色差信号は、第９図の波形（１）に示すように
、多重化前の元の色差画素信号（Ｒ−Ｙ）、　　（Ｂ−
Ｙ）のそれぞれを４画素おきに抜き出して４画素幅の時
間にわたって保持しながら（Ｒ−Ｙ）と（Ｂ−Ｙ）を４
ｆｓｃに該当するサンプリング周期で交互に出力したも
のに該当する。従って、第１図のサンプリング回路６に
おいても、多重化回路２から出力される現フィールドの
多重化色差信号に対して同様のサンプリング処理が行わ
れ、第７図の最下段の波形（１）に示すようなサンプリ
ング後の多重化色差画素信号が減算回路７の他方の入力
端子に供給され、隣接フィールド間差信号が作成される
。

第６図は、第１図中の高レベル抑圧処理回路８の構成を
示すブロック図である。

この非線形処理回路８は、多重化色差信号の隣接フィー
ルド間差信号Δ（Ｒ−Ｙ）とΔ（Ｂ−Ｙ）の入力端子５
１、入力信号に係数値ｋを乗算する係数器５　’ｌ　ａ
、　　５２　ｂ、スイッチ５３．５４．５９．６１、絶
対値回路５５、極性判別回路５６、比較回路５７、闇値
保持回路５８ａ、５８ｂＳ極性反転回路６０、出力端子
６２及び雑音低減処理の解除指令の入力端子６３から構
成されている。

第１図の減算回路７から出力され入力端子５１に供給さ
れる色差信号の隣接フィールド間差信号Δ（Ｒ−Ｙ）と
Δ（Ｂ−Ｙ）（以下、これらをΔ（Ｒ，Ｂ）と総称する
）は、係数器５２ａと絶対値回路５５とに供給される。

絶対値回路５５で無極性信号となった隣接フィールド間
差信号は、比較回路５７の一方の入力端子に供給される
。この比較回路５７の他方の入力端子には、闇値保持回
路５８ａに保持中の閾値ΔＯがスイッチ５９を介して供
給される。入力中の隣接フィールド間差信号の絶対値が
閾値Δ０以下であれば、比較回路５７の出力がハイ状態
に保持され、スイッチ５３が図中の上側に切り替えられ
る。この結果、一定の係数ｋＯが乗ぜられた入力隣接フ
ィールド間差信号ｋｏΔ（Ｒ，Ｂ）がスイッチ５３と５
４を経て出力端子６２に供給される。

これに対して、入力中の隣接フィールド間差信号の絶対
値が閾値ΔＯよりも太き（なると、比較回路５７の出力
がロー状態に反転し、スイッチ５３が図中の下側に切り
替えられる。この結果、−定の閾値Δ０に極性が付与さ
れ更に係数ｋｌが乗ぜられた信号±に１ΔＯがｋＯΔ（
Ｒ，Ｂ）の代わりにスイッチ５３と５４を経て出力端子
６２に供給される。なお、極性判別回路５６において入
力中の隣接フィールド間差信号について正、負いずれの
極性が判別されるかに応じてスイッチ６１が図中の上側
か下側に切り替えられ、入力信号と同一極性の一定レベ
ルが出力される。

この結果、第１０図に示すように、入力信号Δ（Ｒ，Ｂ
）が闇値ΔＯを越えるまでは出力信号δ（Ｒ，Ｂ）が入
力信号に比例して直線的に増加すると共に、入力信号が
閾値Δ０よりも大きくなっても出力δ（Ｒ，Ｂ）が一定
値に保持され、高レベル側の抑圧が行われる。これは、
総合の係数値を入力信号のレベルに応じて第１１図に示
すように変化させことと等価である。

スイッチ５９の切り替えによって閾値ΔＯを閾値Δ１に
変更することにより、レベルが一定となる点が変更され
る。Δ１〉Δ０の場合、高レベル側の抑圧特性はスイッ
チ５９の切り替えにより第１０図の一点鎖線で示すよう
なものに変更される。

また、上述した雑音低減処理を解除する場合には、ユー
ザの手動操作などによって入力端子６３に処理解除を指
令するハイ信号が供給され、スイッチ５４が図中の下側
に切り替えられる。この結果、出力端子６２からはゼロ
が出力され、雑音低減処理の解除が行われる。

第１２図は、第１図中の高レベル抑圧処理回路８の他の
構成を示すブロック図である。

この高レベル抑圧処理回路は、第６図の場合に対応する
色差信号の隣接フィールド間差信号Δ（Ｒ，Ｂ）の入力
端子７１、係数器７２ａ、７２ｂ。

スイッチ７３，７４，７９，８１、絶対値回路７５、極
性判別回路７６、比較回路７７ａ、閾値保持回路７８ａ
、７８ｂ、極性反転回路８０ａ、出力端子８２及び処理
解除指令の入力端子８３に加えて、第２の比較回路７７
ｂ、減算回路８４及びオアゲート７７ｂを備えている。

スイッチ７９が図中の上側に切り替えられて閾値Δ１が
選択中であるものとする。この場合、入力信号Δ（Ｒ，
Ｂ）の絶対値が閾値Δ１以下であることが比較回路７７
ａで検出されている間は、スイッチ７３は図中の上側に
切り替えられる。この結果、係数回路７２ａから出力さ
れるにΔ（Ｒ。

Ｂ）がスイッチ７３ち７４とを経て出力端子８２に出力
され、入力信号に比例して直線的に増加する出力信号δ
（Ｒ，Ｂ）となる。一方、入力信号Δ（Ｒ，Ｂ）の絶対
値が閾値Δ１を越えたことが比較回路？７ａで検出され
ると、スイッチ７３が図中の下側に切り替えられ、減算
回路８４の出力２にΔｌ−にΔ（Ｒ，Ｂ）がスイッチ７
３と７４とを経て出力される。更に、入力信号Δ（Ｒ，
Ｂ）の絶対値が閾値Δ１の２倍を越えたことが比較回路
７７ｂで検出されると、オアゲート８５の出力がハイに
立ち上がってスイッチ７４が図中の下側に切り替えられ
、出力がゼロに固定される。

この結果、第１３図の実線で示すような三角形状の入出
力特性が得られる。これは、高レベル抑圧処理に基づく
総合の係数を入力信号Δ（Ｒ，Ｂ）のレベルに応じて第
１４図に示すように変化させたことと等価である。また
、スイッチ７９の切り替えにより閾値Δ１をΔ２に変更
することにより、第１３図の入出力特性を変更できる。

−例として、Δ２〉Δ１の場合には、第１３図の入出力
特性が一点鎖線に例示するように変化する。

第１５図は、第１図中の高レベル抑圧処理回路８の更に
他の構成を示すブロック図である。

この高レベル抑圧処理回路は、第１２図の場合に対応す
る色差信号の隣接フィールド間差信号Δ（Ｒ，Ｂ）の入
力端子９１、係数器９２ａ、９２ｂ１スイッチ９３．９
４，９９，１０１、絶対値回路９５、極性判別回路９６
、比較回路９７ａ。

９７ｂ、閾値保持回路９８ａ、９８ｂ、極性反転回路１
００ａ、係数回路１００ｂ、１００ｃ、出力端子１０２
、処理解除指令の入力端子１０３、減算回路１０４及び
オアゲート１０５に加えて、第３の比較回路９７ｃと、
係数回路１０６と、スイッチ１０７とを備えている。

スイッチ９９が図中の上側に切り替えられて保持回路９
８ａの閾値Δ１が選択中であるものとする。この場合、
入力信号Δ（Ｒ，Ｂ）の絶対値が閾値Δ１以下であるこ
とが比較回路９７ａで検出されている間は、スイッチ９
３は図中の上側に切り替えられる。この結果、係数回路
９２ａがら出力されるにΔ（Ｒ，Ｂ）がスイッチ９３と
１０７と９４とを経て出力端子１０２に出力され、入力
に比例して直線的に増加する出力信号δ（Ｒ，Ｂ）とな
る。一方、入力信号Δ（Ｒ，Ｂ）の絶対値が閾値Δ１を
越えたことが比較回路９７ａで検出されると、スイッチ
９３が図中の下側に切り替えられ、係数器９２ｂから出
力される一定値にΔ１がスイッチ９３と１０７と９４と
を経て出力端子１０２に出力される。さらに、入力信号
Δ（Ｒ，Ｂ）の絶対値が係数回路１００ｂから出力され
る閾値２Δ１を越えたことが比較回路９７ｂ′″？：！
検出されると、スイッチ１０７が図中の下側に切り替え
られ、減算回路１０４の出力（３にΔ１−にΔ（Ｒ。

Ｂ））がスイッチ１０７と９４とを経て出力端子１０２
に出力される。更に、入力信号Δ（Ｒ，Ｂ）の絶対値が
係数回路１００Ｃから出力される３Δ１を越えたことが
比較回路９７ｃで検出されると、オアゲート１０５の出
力がハイに立ち上がってスイッチ９４が図中の下側に切
り替えられ、出力がゼロに固定される。

この結果、第１６図の実線で示すような台形状の入出力
特性が得られる。これは、高レベル抑圧処理に基づく総
合の係数を入力信号Δ（Ｒ，Ｂ）のレベルに応じて第１
７図に示すように変化させたことと等価である。また、
スイッチ９９の切り替えにより閾値Δ１をΔ２に変更す
ることにより、第１６図の入出力特性を変更できる。−
例として、Δ２〉Δ１の場合には、第１６図の入出力特
性が図中の一点鎖線に例示するように変化する。

第１８図は、第１図の高レベル抑圧処理回路８の更に他
の構成を示すブロック図である。

この高レベル抑圧処理回路は、第１２図と同様の高レベ
ル抑圧処理回路の後段に、第６図と同様の高レベル抑圧
処理回路をを付加することにより、第１５図と同様の台
形状の入出力特性をこれとは異なる構成によって実現す
るように構成されている。

すなわち、入力端子１１１からスイッチ１１４の出力端
子までの前段部分は、入力信号にそれぞれに倍と２に倍
の係数を乗算する係数回路１２ａ。

１２ｂ、入力レベルの絶対値が閾値Δ１を越えた時に比
較回路１１７ａの出力によって切り替えられるスイッチ
１１３、入力レベルの絶対値が閾値Δ１の２倍を越えた
時に比較回路１１７ｂの出力によって切り替えられるス
イッチ１１４を備えている。さらに、この前段部分は２
にΔ１−ｋ（Ｒ。

Ｂ）を生成する減算回路１２４、絶対値回路１１５、極
性判定回路１１６、閾値保持回路１１８、極性判定回路
１１６の判定結果に応じて閾値Δ１に同一の極性を付与
する極性付与回路１１９．２倍の係数回路１２０、オア
ゲート１２２、高レベル抑圧処理の解除指令の入力端子
１２３などを備えている。

従って、この前段部分の構成は、闇値が保持回路１１８
に保持中のΔ１のみの一種類である点を除き、第１０図
の高レベル抑圧処理回路と同一の構成となっている。こ
の結果、この前段部分において第１１図に示したような
閾値Δ１と等しい入力レベルΔ（Ｒ，Ｂ）を頂点とする
三角形状の入出力特性が作成される。

また、スイッチ１１４の出力端子から出力端子１３１ま
での後段部分は、閾値δ１を保持する闇値保持回路１２
８、絶対値回路１２５、極性判定回路１２６、極性判定
回路１２６の判定結果に従って閾値δｌに同一の極性を
付与する極性付与回路１２６、絶対値回路１２５の出力
が閾値δ１を越えた時に比較回路１２７の出力によって
切り替えられるスイッチ１３０などを備えている。

従って、この後段分の構成は、閾値が６１のみの一種類
である点を除き、第６図の高レベル抑圧処理回路と同一
の構成となっている。この結果、後段部分への入力、す
なわち前段部分の出力が、閾値δ１を越える範囲では出
力端子１３１に供給される出力信号δ　（Ｒ，Ｂ）は一
定のレベルδＩに保持される。

上記前段部分と後段部分との組合せによる第１８図の高
レベル抑圧処理回路の総合の入出力特性は、第１９図に
示すような台形状のものとなる。

以上、第１図の実施例において雑音低減処理済みの色差
信号を多重化の状態のまま出力端子０にする構成を例示
した。しかしながら、出力端子Ｏの前段に多重分離回路
を設置し、雑音低減処理前の元の色差信号（Ｒ−Ｙ）と
（Ｂ−Ｙ）とに多重分離しつつ出力する構成としてもよ
い。

また、第１図の実施例において多重化回路２の前段に２
個の低域通過濾波回路１ａと１ｂを設置することにより
、多重化前の色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）のそれぞ
れに低域通過濾波処理を施す構成を例示した。しかしな
がら、多重化回路２の後段に単一の低域通過濾波回路を
設置して多重化色差信号に共通の低域通過濾波処理を施
すこ止により、低域通過濾波回路を１個節減する構成と
することもできる。

更に、第１図において減算回路７の前段にサンプリング
回路６を設置して多重化色差信号の画素列から４画素お
きに抽出した１画素の信号を４画素幅にわたって保持す
る構成を例示した。しかしながら、隣接画素間に相当程
度の相関が存在する場ことが多いため、この相関が崩れ
ることに伴う多少の誤差を許容する場合には、これらの
サンプリング回路を省略することもできる。

また、直列／並列変換回路５内に２６３ライン補間回路
を設置する構成を例示した。しかしながら、この補間回
路に代えて、２６３ラインについては（Ｒ−Ｙ）と（Ｂ
−Ｙ）の色差信号系の出力の抽出箇所を変更して出力す
る構成としてもよい。

更に、色差信号が（Ｒ−Ｙ）と（Ｂ−Ｙ）である場合を
例示したが、これに代えてＩとＱを使用する構成とする
こともできる。

（発明の効果） 以上詳細に説明したように、本発明に係わる色信号の雑
音低減回路は、以下のような数々の利点を有している。

第１に、処理対象の色信号として三原色Ｒ，Ｇ。

Ｂではなく２種類の色差信号（Ｒ−Ｙ、Ｂ−Ｙなど）を
選択する構成であるから、輝度信号とは異なる方式の雑
音低減処理が適用可能となる。

すなわち、視感度の高い輝度信号についてはフレーム間
相関を利用して比較的高コストの雑音低減処理を施すと
共に、視感度の低い色信号についてはフィールド間相関
を利用して低コストの雑音低減処理を施すことができる
。なお、輝度信号についてもフレーム間相関の代わりに
フィールド間相関を利用して雑音低減処理を行うか否か
は、他の点をも含めた総合的な判断によって決定される
。

第２に、本発明に係わる色信号の雑音低減回路は、２種
類の色差信号のそれぞれを所定の画素数おきに抜き出す
間引きを行いつつ時分割多重化を施すことにより多重化
色差信号を生成し、この多重化色差信号に対して雑音低
減処理を施す構成であるから、雑音低減回路のハードウ
ェア量が軽減され、製造コストの低廉化が実現される。

第３に、本発明に係わる色信号の雑音低減回路は、上記
多重化色差信号については隣接フレーム間の相関に代え
て隣接フィールド間の相関に基づく隣接フィールド間差
信号を利用して雑音低減処理を行う構成であるから、遅
延のためのフレームメモリがフィールドメモリに置き換
られてその容量が半分に圧縮され、製造費用が更に低度
になる。

第４に、本発明に係わる色信号の雑音低減回路は、上記
多重化色差信号について更に所定画素数おきの開き引き
を行いつつ上位ピント部分と下位ビット部分の並列／直
列変換を施してｌフィールド分遅延させ、遅延済みの多
重化直列色差信号に直列／並列変換を行って元のビット
幅の多重化色差信号に復元する構成であるから、比較的
小容量の汎用のメモリを１個利用するだけで遅延用のメ
モリが構成でき、これに伴う製造費用の低廉化が実現さ
れる。

第５に、本発明の雑音低減回路は、色差信号の隣接フィ
ールド間差信号に対し高レベル側を抑圧する処理を施す
構成であるから、隣接フィールド間の相関の崩れに伴う
誤動作の影響を専用の検出回路などを利用することなく
安価に除去できるという利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる色信号の雑音低減回
路の構成を示すブロック図、第２図は第１図中の多重化
回路２の構成を示すブロック図、第３図は第１図中の並
列／直列変換回路３の構成を示すブロック図、第４図は
第１図中の直列／並列変換回路５の構成を示すブロック
図、第５図は第４図中の２６３ライン補間回路３７の構
成を示すブロック図、第６図は第１図中の高レベル抑圧
処理回路８の構成を示すブロック図、第７図は第１図中
の多重化回路２の動作を説明するための波形図、第８図
は第１図中の並列／直列変換回路３の動作を説明するた
めの波形図、第９図は第１図中の直列／並列変換回路５
の動作を説明するための波形図、第１０図と第１１図は
それぞれ第１図中の高レベル抑圧処理回路８の入出力特
性と入力レベル対総合の係数の関係を例示する特性図、
第１２図は第１図中の高レベル抑圧処理回路８他の構成
を示すブロック図、第１３図と第１４図はそれぞれ第１
０図の高レベル抑圧処理回路の人出力特性と入力レベル
対総合の係数の関係を例示する特性図、第１５図は第１
図中の高レベル抑圧処理回路８の更に他の構成を示すブ
ロック図、第１６図と第１７図はそれぞれ第１５図の高
レベル抑圧処理回路の入出力特性と入力レベル対総合の
係数の関係を例示する特性図、第１８図は第１図中の高
レベル抑圧処理回路８の更に他の構成を示すブロック図
、第１９図は第１８図の高レベル抑圧処理回路の入出力
特性を例示する特性図、第２０図は従来のフレーム間相
関を利用する雑音低減回路の構成を示すブロック図であ
る。 Ｉａ、Ｉｂ・・・雑音低減対象の色差信号（Ｒ−Ｙ）、
　　（Ｂ−Ｙ）の入力端子、Ｉｃ・・・フィールドパル
スの入力端子、ｌａ、ｌｂ・・・低域通過濾波回路、２
・・・多重化回路、３・・・並列／直列変換回路、４・
・・１フイールド遅延回路、５・・・直列／並列変換回
路、６・・・サンプリング回路、７，９・・・減算回路
、８・パ・高レベル抑圧処理回路、Ｏ・・・雑音低減処
理済みの多重化色差信号の出力端子、１２ａ、１２ｂ。 １４・・・ラッチ回路、２２．２３ａ、２３ｂ。 ２６・・・ラッチ回路、３２，３３．３４．３５ａ、３
５ｂ、３Ｂ−−−ラッチ回路、３５ａ、３７・・・２６
３ライン補間回路、４２〜４５・・・ラッチ回路、４６
・・・加算回路、５２ａ、５ｚｂ、ｓｏ・・・係数回路
、５５・・・絶対値回路、５６・・・極性判別回路、５
７・・・比較回路、５８ａ、５８ｂ・・・閾値保持回路
。 ＋２ａ 第２図 第５図 第 図 ＡＯ 第１０ 図 ム （Ｒ，Ｂ） 第 １］ 図 ２乙０ ５る〇 乙 （Ｒ，Ｂ） ＾へ＾へへ＾へり ≦　巴　３　已　巳　と　８二 第 図 Δ２ ２Δ１ ２Δ２ ４（Ｒ７ Ｇ） 第 図 ．５　（Ｒ、Ｇ） 第 図 △（Ｒ，Ｇ、１ 第 図 △ （ＲＧ） フ 第 ］９ 図 （Ｒ−Ｙ）

Claims (4)

【特許請求の範囲】
1. （１）テレビジョン受像機内で複合映像信号から分離さ
   れたディジタル形式の第１、第２の色差信号に雑音低域
   処理を行う色信号の雑音低減回路であって、 第１、第２の入力端子に供給される第１、第２の色差信
   号を所定の画素数おきに抜き出しつつ時分割多重化を施
   して多重化色差信号を生成する多重化回路と、 雑音低減処理済みの多重化色差信号を更に所定の画素数
   おきに抜き出しつつその上位ビット部分と下位ビット部
   分に並列／直列変換を施す手段と、 この並列／直列変換された多重化・直列色差信号を１フ
   ィールド分遅延させる遅延手段と、この遅延された多重
   化・直列色差信号に直／並列変換を施して元のビット幅
   の多重化色差信号に復元する手段と、 この復元された多重化色差信号と前記多重化回路から出
   力される多重化色差信号との差分から多重化色差信号の
   隣接フィールド間差信号を生成する手段と、 この多重化色差信号の隣接フィールド間差信号にその高
   レベル側を抑圧する処理を施す高レベル抑圧処理手段と
   、 この高レベル抑圧処理済みの多重化色差信号の隣接フィ
   ールド間差信号を前記多重化回路から出力される多重化
   色差信号と合成して雑音低減処理済みの多重化色差信号
   を生成する手段とを備えたことを特徴とする色信号の雑
   音低減回路。
2. （２）前記高レベル抑圧処理手段は、所定入力レベル以
   下では入力レベルの増加と共に出力レベルを直線的に増
   加させると共にこの入力レベルを越える範囲では入力レ
   ベルの増加にかかわらず出力レベルを所定値に保持する
   ことを特徴とする特許請求の範囲第１項記載の色信号の
   雑音低減回路。
3. （３）前記高レベル抑圧処理手段は、所定入力レベル以
   下では入力レベルの増加と共に出力レベルを直線的に増
   加させると共にこの入力レベルを越える範囲では入力レ
   ベルの増加と共に出力レベルを直線的に減少させること
   を特徴とする特許請求の範囲第１項記載の色信号の雑音
   低減回路。
4. （４）前記高レベル抑圧処理手段は、第１の所定入力レ
   ベル以下では入力レベルの増加と共に出力レベルを直線
   的に増加させると共にこの入力レベルよりも大きくかつ
   第２の所定入力レベル以下の範囲では入力レベルの増加
   にかかわちず出力レベルを所定値に保持しこの第２の入
   力レベルを越える範囲では入力レベルの増加と共に出力
   レベルを直線的にゼロレベルまで減少させることを特徴
   とする特許請求の範囲第１項記載の色信号の雑音低減回
   路。