JP2703797B2 - 色信号の雑音低減回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機内に設置される色信号
の雑音低減回路に関するものである。

（従来の技術） EDTVやIDTVなどと称されるテレビジョン受像機では、
受信したアナログテレビジョン映像信号を一旦ディジタ
ル映像信号に変換し、高精度のY/C分離に加えて、輪郭
補償、走査線補間、雑音低減など各種のディジタル画像
処理を施したのちアナログ映像信号に戻すことにより高
画質化を実現することが計画されている。

上記雑音低減処理に関しては、隣接フレーム間の相関
を利用する雑音低減回路が開発されている。この雑音低
減回路は、第18図に示すように、減算回路141,142と、
１フレーム遅延メモリ143と、動き適応係数生成回路144
とから構成される。

入力端子INには、受信テレビジョン映像信号からY/C
分離された輝度信号（Ｙ）や色差信号（Ｒ−Ｙ），（Ｂ
−Ｙ）、あるいは三原色色信号（R,G,B）などのコンポ
ーネントディジタル映像信号が供給される。この入力端
子INに出現中の現フレームの映像信号と１フレーム遅延
メモリ143から出力される直前のフレームの雑音低減処
理済みの映像信号が減算回路141で減算され、隣接フレ
ーム間の差信号が生成される。この隣接フレーム間の差
信号は、隣接フレーム間の相関が100％の場合、すなわ
ち表示画面上に動きが全く存在しない場合には雑音成分
に他ならない。従って、この隣接フレーム間差信号を減
算回路142において現フレームの映像信号から減算する
ことにより、雑音低減済みの映像信号を生成することが
できる。

実際には、隣接フレーム間の相関の崩れに伴う動き成
分が隣接フレーム間の差信号に混入してくる。この場
合、隣接フレーム間の差信号が低レベルになるほど雑音
成分である確率が高まり、高レベルになるほど動き成分
である確率が高まる。そこで、動き適応係数生成回路14
4において、隣接フレーム間の差信号の高レベル側を抑
圧するような係数を乗算することにより低レベル側の雑
音成分が抽出される。減算回路142において、入力端子I
Nに出現中の原フレームの映像信号から上記抽出された
雑音成分が減算されることにより雑音低減済みの映像信
号が生成され、出力端子OUTに供給される。

（発明が解決しようとする課題） 上記従来の隣接フレーム間の相関を利用する雑音低減
回路では、輝度信号（Ｙ）や色差信号（Ｒ−Ｙ），（Ｂ
−Ｙ）などの三つのコンポーネント映像信号のそれぞれ
について、第18図に示したような構成の雑音低減回路を
設置している。このため、大容量の高価なフレームメモ
リが３個必要になり、製造費用がかさむという問題があ
る。

（課題を解決するための手段） 本発明に係わる色信号の雑音低減回路は、第１に、処
理対象の色信号として三原色R,G,Bではなく２種類の色
差信号（Ｒ−Ｙ、Ｂ−Ｙなど）を選択することにより、
輝度信号とは異なる方式の雑音低減処理を適用可能とす
るように構成されている。

第２に、本発明に係わる色信号の雑音低減回路は、色
信号については隣接フレーム間の相関に代えて隣接フィ
ールド間の相関に基づく隣接フィールド間差信号を利用
して雑音低減処理を行うことにより、遅延のためのフレ
ームメモリをフィールドメモリに置き換えてその容量を
半分に圧縮し、製造費用の低減が実現するように構成さ
れている。

第３に、本発明に係わる色信号の雑音低減回路は、２
種類の色差信号のそれぞれを所定の画素数おきに抜き出
す間引きを行いつつ時分割多重化を施し１フィールド分
遅延させたのち多重分離を行うことにより、遅延のため
のメモリ容量を更に圧縮し製造費用を更に低減するよう
に構成されている。

第４に、本発明に係わる色信号の雑音低減回路は、多
重化対象の各画素信号の上位ビット部分と下位ビット部
分についても時分割多重化による並列／直列変換を施し
つつ１フィールド分遅延させたのち直列／並列変換を行
って元のビット幅の画素信号を復元することにより、メ
モリのビット幅の圧縮に伴う製造費用の低廉化を実現す
るように構成されている。

第５に、本発明の雑音低減回路は、色差信号の隣接フ
ィールド間差信号に対し高レベル側を抑圧する高レベル
抑圧処理を施すことにより、隣接フィールド間の相関の
崩れに伴う誤動作の影響を除去するように構成されてい
る。

以下、本発明の作用を実施例と共に詳細に説明する。

（実施例） 第１図は、本発明の一実施例に係わる色信号の雑音低
減回路の構成を示すブロック図であり、I a,I bは雑音
低減対象の色差信号（Ｒ−Ｙ），（Ｂ−Ｙ）の入力端
子、I cはフィールドパルスの入力端子、1a,1bは低減通
過濾波回路、2a,2bは減算回路、３は多重化・並列／直
列変換回路、４は262ライン遅延メモリ、５は１ライン
遅延メモリである。さらに、６はスイッチ、７は多重分
離・直列／並列変換回路、8a,8bはサンプリング回路、9
a,9bは減算回路、10a,10bは高レベル抑圧処理回路、Oa,
Obは雑音低減処理済みの色差信号の出力端子である。

入力端子I aとI bのそれぞれには、搬送色信号の４倍
の周波数（4f sc）でサンプリングされた８ビット幅の
ディジタル色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）とが雑音低
減対象の色信号として供給される。入力端子I aに供給
される雑音低減対象の色差信号（Ｒ−Ｙ）は、減算回路
2aにおいて高レベル抑圧処理済みの隣接フィールド間差
分による減算を受けて雑音低減済みの色差信号（Ｒ−
Ｙ）となり、出力端子Oaと多重化・並列／直列変換回路
３の一方の入力端子とに供給される。同様に、入力端子
I bに供給される雑音低減対象の色差信号（Ｂ−Ｙ）
は、減算回路2bにおいて高レベル抑圧処理済みの隣接フ
ィールド間差分による減算を受けて雑音低減済みの色差
信号（Ｂ−Ｙ）となり、出力端子Obと多重化・並列／直
列変換回路３の他方の入力端子とに供給される。

多重化・並列／直列変換回路３の各入力端子に供給さ
れた色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）のそれぞれは、４
画素跳びに抜き出されて色差信号どうしの時分割多重化
を受けると共に、この多重化対象の各画素の上位４ビッ
ト部分と下位４ビット部分についても時分割多重化によ
る並列／直列変換を受けることにより多重化直列色差信
号に変換される。この多重化直列色差信号は、262ライ
ン遅延メモリ４と、１ライン遅延メモリ５と、１フィー
ルドおきに切り換えられるスイッチ６によって１フィー
ルド分遅延されたのち、多重分離・直列／並列変換回路
７に供給される。

多重分離・直列／並列変換回路７に供給された多重化
直列色差信号は、色差信号どうしの多重分離と直列／並
列変換を受けることにより元のビット幅で４画素数分の
時間幅を有する色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）とに復
元され、減算回路9aと9bの一方の入力端子に供給され
る。減算回路9aと9bの他方の入力端子には、サンプリン
グ回路8aと8bにおいて４画素おきに抜き出されて４画素
数分の時間幅にわたって保持される現フィールドの色差
信号（Ｒ−Ｙ）と（Ｂ−Ｙ）が供給される。従って、減
算回路9aと9bから、現フィールドの色差信号と直前のフ
ィールドの色差信号の差分による色差信号の隣接フィー
ルド差信号Δ（Ｒ−Ｙ）とΔ（Ｂ−Ｙ）が出力される。

この隣接フィールド間差信号Δ（Ｒ−Ｙ）とΔ（Ｂ−
Ｙ）は、高レベル抑圧処理回路10aと10bのそれぞれにお
いて高レベル側の抑圧を受けたのち減算回路2aと2bの一
方の入力端子に供給される。減算回路2aと２の他方の入
力端子には、入力端子I aとI b上の現フィールドの色差
信号（Ｒ−Ｙ）と（Ｂ−Ｙ）が供給される。この結果、
減算回路2aと2bのそれぞれにおいて現フィールドの色差
信号から高レベル抑圧処理済みのフィールド間差信号の
減算が行われ、現フィールドの雑音低減済みの色差信号
（Ｒ−Ｙ），（Ｂ−Ｙ）となって出力端子OaとObのそれ
ぞれに出力される。

第２図は、第１図の多重化・並列／直列変換回路３の
構成を示すブロック図である。

この多重化・並列／直列変換回路３は、雑音低減処理
済みの色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）の入力端子21a,
21bと、ラッチ回路22a,22b,25と、並列／直列変換用の
マルチプレクサ23a,23bと、色差信号間の多重化を行う
マルチプレクサ24と、多重化直列色差信号の出力端子26
とから構成されている。

入力端子21aと21bのそれぞれには、第６図の波形
（Ｂ）と（Ｃ）に示すように、4f scの周波数のサンプ
リングクロックでサンプリングされた８ビット幅のディ
ジタル色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）が供給される。
ただし、第６図においては図示の便宜上、色差画素信号
（Ｒ−Ｙ），（Ｂ−Ｙ）のそれぞれが単にR,Bとして表
示されると共に、これらの色差画素信号ＲとＢとにサン
プリングの通し番号を表示する算用数字1,2,3・・・が
付加されている。これらの色差画素信号群は、第６図の
波形（Ｄ）に示す周波数f scのクロック信号に同期して
４画素跳びにラッチ回路22aと22bとに保持されることに
より、波形（Ｅ）と（Ｆ）に示すように中間の３画素が
間引かれる共に４画素幅に伸張された色差画素信号群
（R1,R5,R9・・・・），（B1,B5,B9・・・・）となる。
これらの色差画素信号群（R1,R5,R9・・・・），（B1,B
5,B9・・・・）は、それぞれ４ビット幅の上位ビット部
分と下位ビット部分とに分離され、マルチプレクサ23a
と23bのそれぞれに供給される。マルチプレクサ23aと23
bは、第６図の波形（Ａ）に示す周波数4f scのクロック
信号に同期して４画素幅の色差画素信号群R1,B1・・・
の上位ビット部分R1H,B1H・・・と下位ビット部分R1L,B
1L・・・とを交互に選択して出力することにより、波形
（Ｇ）と（Ｈ）に示すような並列／直列変換された色差
画素信号群素を作成する。この並列／直列変換された色
差画素信号群は、第６図の波形（Ｉ）に示すように周波
数2f scのクロック信号に同期してマルチプレクサ23aと
23bの出力を交互に選択して出力するマルチプレクサ24
によって色差信号どうしが多重化され、波形（Ｊ）に示
すような多重化・直列色差信号となる。この多重化・直
列色差信号は、周波数4f scのクロック信号に同期して
ラッチ回路25にラッチされ、出力端子26に供給される。

このように、８ビット幅の色差信号を並列／直列変換
によって４ビット幅に圧縮することにより、後段の262
ライン遅延メモリを容量1Mビットで４ビット幅の画像処
理用の汎用のFIFOで構成することができる。すなわち、
NTSC方式のテレビジョン映像信号では周波数4f scのサ
ンプリングによる全画素数は１ライン当たり910個であ
るため、これに１フィールド（262ライン）分の遅延を
与えるための縦列段数は、910×262＝238,420段であ
り、各段を４ビット幅で構成する場合の所要全ビット容
量は238,420×４＝953,680ビットとなる。このため、容
量1Mビットの汎用のFIFOを１個割り当てることにより、
262ライン遅延メモリ４を安価に構成できる。

第３図は、第１図の多重分離・直列／並列変換回路７
の構成を示すブロック図である。

この多重分離・直列／並列変換回路７は、周波数4f s
cのクロック信号に同期して信号を保持するラッチ回路3
2,33,34と、263ライン補間回路35a,35bと、周波数f sc
のクロック信号に同期して信号を保持するラッチ回路36
a,36bと、多重分離・並列変換済みの色差信号の出力端
子37a,37bとから構成されている。

入力端31には、第７図の波形（ａ）に示すように、4f
sc相当のサンプリング周期で配列され１フィールドの
遅延を受けた多重化直列色差画素信号群R1H,R1L,B1H,B1
L,R5H,R5L,B5H,B5L・・・が供給される。この画素信号
群は、周波数4f scのクロック信号に同期してラッチ回
路32,33及び34に順次保持されてゆくことにより、第７
図の波形（ｂ），（ｃ）及び（ｄ）に示すように、4f s
c相当のサンプリング周期ずつ遅延された信号となる。
最終段のラッチ回路34の前後の出力が８ビット幅の下位
分と上位部分として合成される直列／並列変換により、
第７図の波形（Ｄ）に示すように、８ビット幅の色差信
号R1,B1,R5,B5・・・・に復元され、263ライン補間回路
35aに供給される。同様に、初段のラッチ回路32の前後
の出力が８ビット幅の下位分と上位部分として合成され
る直列／並列変換により、第７図の波形（Ｅ）に示すよ
うに、８ビット幅の色差信号B1,R5,B5・・・・に復元さ
れ、263ライン補間回路35bに供給される。263ライン補
間回路35a,35bでは、１フィールドおきに行われる262ラ
イン分の遅延期間にについてはそのまま、また263ライ
ン分の遅延期間については補間が行われる。厳密には、
263ライン補間回路35a,35bのそれぞれにおいて上述の処
理に加えて、4f sc相当のサンプリング周期の２倍の遅
延が加えられ、第７図の波形（Ｆ），（Ｇ）が出力され
る。これらの波形は、f sc相当のサンプリング周期で動
作するラッチ回路36a,36b保持され、色差信号間の多重
分離が施されると共に多重化前の色差画素信号の４倍の
幅の色差画素信号R1,R5,R9・・・・と、B1,B5,B9・・・
・とに復元される。

第４図は、第３図の263ライン補間回路35aと35bの構
成を263ライン間補間回路35aで代表して示すブロック図
である。

この263ライン補間回路35aは、復元された８ビット幅
の色差信号（Ｒ−Ｙ）の入力端子41と、それぞれが周波
数4f scのクロック信号に同期して信号を保持する縦列
接続された４個のラッチ回路42,43,44及び45と、加算回
路46と、スイッチ47と、出力端子48とから構成されてい
る。

スイッチ47は、フィールドパルスFPによって263ライ
ン遅延させる期間だけ図中の下側に切り替えられ、262
ライン遅延させる期間は図中の上側に切り替えられる。
従って、262ライン遅延させる期間は、ラッチ回路43と4
4間の着目点Ａの色差信号（Ｒ−Ｙ）がスイッチ47を経
て出力端子48に供給され、２サンプリング周期の遅延を
受けただけでこの263ライン補間回路35aから出力され
る。一方、263ライン遅延させる期間には、上記着目点
Ａの２サンプリング周期分前後の色差画素信号の平均値
が加算回路46からスイッチ47を経て出力端子48に供給さ
れる。

このように263ライン遅延させた場合について画素信
号を２画素分前後のものから補間するのは、次のような
理由による。すなわち、１ラインあたり910個の色差画
素信号について３画素跳びの（４画素周期の）サンプリ
ングが行われるため、263番目のラインについは910×26
3（＝239,330）が４の整数倍でないことから、（Ｒ−
Ｙ）画素信号の位置が（Ｂ−Ｙ）画素信号の位置と入れ
代わってしまうためである。

第５図は、第１図の高レベル抑圧処理回路10aと10bの
構成を高レベル抑圧処理回路10aで代表して示すブロッ
ク図である。

この高レベル抑圧処理回路10aは、色差信号の隣接フ
ィールド間差信号Δ（Ｒ−Ｙ）の入力端端子51、係数器
52a,52b、スイッチ53,54,59,61、絶対値回路55、極性判
別回路56、比較回路57、閾値保持回路58a,58b、極性反
転回路60、出力端子62及び雑音低減処理解除指令の入力
端子63から構成されている。

減算回路9aから出力され入力端子51に供給される色差
信号の隣接フィールド間差信号Δ（Ｒ−Ｙ）は、係数器
52aと絶対値回路55とに供給される。絶対値回路55で無
極性信号となった隣接フィールド間差信号は、比較回路
57の一方の入力端子に供給される。この比較回路57の他
方の入力端子には、閾値保持回路58aに保持中の閾値Δ
０がスイッチ59を介して供給される。入力中の隣接フィ
ールド間差信号の絶対値が閾値Δ０以下であれば、比較
回路57の出力がハイ状態に保持され、スイッチ53が図中
の上側に切り替えられる。この結果、一定の係数k0が乗
ぜられた入力隣接フィールド間差信号k0Δ（Ｒ−Ｙ）が
スイッチ53と54を経て出力端子62に供給される。

これに対して、入力中の隣接フィールド間差信号の絶
対値が閾値Δ０よりも大きくなると、比較回路57の出力
がロー状態に反転し、スイッチ53が図中の下側に切り替
えられる。この結果、一定の閾値Δ０に極性が付与され
更に係数k1が乗ぜられた信号±1kΔ０がk0Δ（Ｒ−Ｙ）
の代わりにスイッチ53と54を経て出力端子62に供給され
る。なお、極性判別回路56において入力中の隣接フィー
ルド間差信号について正，負いずれの極性が判別される
かに応じてスイッチ61が図中の上側か下側に切り替えら
れ、入力信号と同一極性の一定レベルが出力される。

この結果、第８図に示すように、入力信号Δ（Ｒ−
Ｙ）が閾値Δ０を越えるまでは出力信号δ（Ｒ−Ｙ）が
入力信号に比例して直線的に増加すると共に、入力信号
が閾値Δ０よりも大きくなっても出力δ（Ｒ−Ｙ）が一
定値に保持され、高レベル側の抑圧が行われる。これ
は、総合の係数値を入力信号のレベルに応じて第９図に
示すように変化させことと等価である。

スイッチ59の切り替えによって閾値Δ０を閾値Δ１に
変更することにより、レベルが一定となる点が変更され
る。Δ１＞Δ０の場合、高レベル側の抑圧特性はスイッ
チ59の切り替えにより第８図の一点鎖線で示すようなも
のに変更される。

また、上述した雑音低減処理を解除する場合には、ユ
ーザの手動操作などによって入力端子63に処理解除を指
令するハイ信号が供給され、スイッチ54が図中の下側に
切り替えられる。この結果、出力端子62からはゼロが出
力され、雑音低減処理の解除が行われる。

第10図は、第１図の高レベル抑圧処理回路10aと10bの
他の構成を高レベル抑圧処理回路10aで代表して示すブ
ロック図である。

この高レベル抑圧処理回路は、第５図の場合に対応す
る色差信号の隣接フィールド間差信号Δ（Ｒ−Ｙ）の入
力端子71、係数器72a,72b、スイッチ73,74,79,81、絶対
値回路75、極性判別回路76、比較回路77a、閾値保持回
路78a,78b、極性反転回路80a、出力端子82及び雑音低減
処理の解除指令の入力端子83に加えて、第２の比較回路
77b、減算回路84及びオアゲート77bを備えている。

スイッチ79が図中の上側に切り替えられて閾値Δ１が
選択中であるものとする。この場合、入力信号Δ（Ｒ−
Ｙ）の絶対値が閾値Δ１以下であることが比較回路77a
で検出されている間は、スイッチ73は図中の上側に切り
替えられる。この結果、係数回路72aから出力されるｋ
Δ（Ｒ−Ｙ）がスイッチ73ち74とを経て出力端子82に出
力され、入力信号に比例して直線的に増加する出力信号
δ（Ｒ−Ｙ）となる。一方、入力信号Δ（Ｒ−Ｙ）の絶
対値が閾値Δ１を越えたことが比較回路77aで検出され
ると、スイッチ73が図中の下側に切り替えられ、減算回
路84の出力2kΔ１−ｋΔ（Ｒ−Ｙ）がスイッチ73と74と
を経て出力される。更に、入力信号Δ（Ｒ−Ｙ）の絶対
値が閾値Δ１の２倍を越えたことが比較回路77bで検出
されると、オアゲート85の出力がハイに立ち上がってス
イッチ74が図中の下側に切り替えられ、出力がゼロに固
定される。

この結果、第11図の実線で示すような三角形状の入出
力特性が得られる。これは、総合の係数を入力信号Δ
（Ｒ−Ｙ）のレベルに応じて第12図に示すように変化さ
せたことと等価である。また、スイッチ79の切り替えに
より閾値Δ１をΔ２に変更することにより、第11図の入
出力特性を変更できる。一例として、Δ２＞Δ１の場合
には、第11図の入出力特性が一点鎖線に例示するように
変化する。

第13図は、第１図の高レベル抑圧処理回路10aと10bの
さらに他の構成を高レベル抑圧処理回路10aで代表して
示すブロック図である。

この高レベル抑圧処理回路は、第10図の場合に対応す
る色差信号の隣接フィールド間差信号Δ（Ｒ−Ｙ）の入
力端子91、係数器92a,92b、スイッチ93,94,99,101、絶
対値回路95、極性判別回路96、比較回路97a,97b、閾値
保持回路98a,98b、極性反転回路100a、係数回路100b,10
0c、出力端子102、雑音低減処理の解除指令の入力端子1
03、減算回路104及びオアゲート105に加えて、第３の比
較回路97cと、係数回路106と、スイッチ107とを備えて
いる。

スイッチ99が図中の上側に切り替えられて保持回路98
aの閾値Δ１が選択中であるものとする。この場合、入
力信号Δ（Ｒ−Ｙ）の絶対値が閾値Δ１以下であること
が比較回路97aで検出されている間は、スイッチ93は図
中の上側に切り替えられる。この結果、係数回路92aか
ら出力されるｋΔ（Ｒ−Ｙ）がスイッチ93と107と94と
を経て出力端子102に出力され、入力に比例して直線的
に増加する出力信号δ（Ｒ−Ｙ）となる。一方、入力信
号Δ（Ｒ−Ｙ）の絶対値が閾値Δ１を越えたことが比較
回路97aで検出されると、スイッチ93が図中の下側に切
り替えられ、減算回路92bから出力される一定値ｋΔ１
がスイッチ93と107と94とを経て出力端子102に出力され
る。さらに、入力信号Δ（Ｒ−Ｙ）の絶対値が係数回路
100bから出力される閾値２Δ１を越えたことが比較回路
97bで検出されると、スイッチ107が図中の下側に切り替
えられ、減算回路104の出力〔3kΔ１−ｋΔ（Ｒ−
Ｙ）〕がスイッチ107と94とを経て出力端子102に出力さ
れる。更に、入力信号Δ（Ｒ−Ｙ）の絶対値が係数回路
100cから出力される３Δ１を越えたことが比較回路97c
で検出されると、オアゲート105の出力がハイに立ち上
がってスイッチ94が図中の下側に切り替えられ、出力が
ゼロに固定される。

この結果、第14図の実線で示すような台形状の入出力
特性が得られる。これは、総合の係数を入力信号Δ（Ｒ
−Ｙ）のレベルに応じて第15図に示すような変化させた
ことと等価である。また、スイッチ99の切り替えにより
閾値Δ１をΔ２に変更することにより、第14図の入出力
特性を変更できる。一例として、Δ２＞Δ１の場合に
は、第14図の入出力特性が図中の一点鎖線に例示するよ
うに変化する。

第16図は、第１図の高レベル抑圧処理回路10aと10bの
さらに他の構成を高レベル抑圧処理回路10Aで代表して
示すブロック図である。

この高レベル抑圧処理回路は、第10図と同様の高レベ
ル抑圧処理回路の後段に、第５図と同様の高レベル抑圧
処理回路を付加することにより、第13図と同様の台形状
の入出力特性をこれとは異なる構成によって実現するよ
うに構成されている。

すなわち、入力端子111からスイッチ114の出力端子ま
での前段部分は、入力信号にそれぞれｋ倍と2k倍の係数
を乗算する係数回路112a,112b、入力レベルの絶対値が
閾値Δ１を越えた時に比較回路117aの出力によって切り
替えられるスイッチ113、入力レベルの絶対値が閾値Δ
１の２倍を越えた時に比較回路117bの出力によって切り
替えられるスイッチ114を備えている。さらに、この前
段部分は2kΔ１−ｋ（Ｒ−Ｙ）を生成する減算回路12
4、絶対値回路115、極性判定回路116、閾値保持回路18
1、極性判定回路116の判定結果に応じて閾値Δ１に同一
の極性を付与する極性付与回路119、２倍の係数回路12
0、オアゲート122、雑音低減処理の解除指令の入力端子
123などを備えている。

従って、この前段部分の構成は、閾値が保持回路118
に保持中のΔ１のみの一種類である点を除き、第10図の
高レベル抑圧処理回路と同一の構成となっている。この
結果、この前段部分において第11図に示したような閾値
Δ１と等しい入力レベルΔ（Ｒ−Ｙ）を頂点とする三角
形状の入出力特性が作成される。

また、スイッチ114の出力端子から出力端子131までの
後段部分は、閾値δ１を保持する閾値保持回路128、絶
対値回路125、極性判定回路126、極性判定回路126の判
定結果に従って閾値δ１に同一の極性を付与する極性付
与回路129、絶対値回路125の出力が閾値δ１を越えた時
に比較回路127の出力によって切り替えられるスイッチ1
30などを備えている。

従って、この後段分の構成は、閾値がδ１のみの一種
類である点を除き、第５図の高レベル抑圧処理回路と同
一の構成となっている。この結果、後段部分への入力、
すなわち前段部分の出力が、閾値δ１を越える範囲では
出力端子131に供給される出力信号δ（Ｒ−Ｙ）は一定
のレベルδ１に保持される。

上記前段部分と後段部分との組合せによる第16図の非
線形処理回路の総合の入出力特性は、第17図に示すよう
な台形状のものとなる。

以上、減算回路9a,9bの前段にサンプリング回路8a,8b
を設置して原色差信号の画素列から４画素跳びに抽出し
た１画素の信号を４画素幅にわたって保持する構成を例
示した。しかしながら、隣接画素間に相当程度の相関が
存在する場ことが多いため、この相関が崩れることに伴
う多少の誤差を許容する場合には、これらのサンプリン
グ回路を省略することもできる。

また、多重分離・直列／並列変換回路７内に263ライ
ン補間回路を設置する構成を例示した。しかしながら、
この補間回路に代えて、263ラインについては（Ｒ−
Ｙ）と（Ｂ−Ｙ）の色差信号系の出力を交差させて、す
なわち（Ｒ−Ｙ）系の色差信号を（Ｂ−Ｙ）系に出力す
ると共に（Ｂ−Ｙ）系の色差信号を（Ｒ−Ｙ）系に出力
する構成としてもよい。

さらに、雑音低減対象の色差信号が（Ｒ−Ｙ）と（Ｂ
−Ｙである場合を例にとって本発明を説明したが、I,R
の色差信号についても本発明を適用できる。

（発明の効果） 以上詳細に説明したように、本発明に係わる色信号の
雑音低減回路は、以下のような数々の利点を有してい
る。

第１に、処理対象の色信号として三原色R,G,Bではな
く２種類の色差信号（Ｒ−Ｙ、Ｂ−Ｙなど）を選択する
構成であるから、輝度信号とは異なる方式の雑音低減処
理が適用可能となる。

すなわち、視感度の高い輝度信号についてはフレーム
間相関を利用して比較的高コストの雑音低減処理を施す
と共に、視感度の低い色信号についてはフィールド間相
関を利用して低コストの雑音低減処理を施すことができ
る。なお、輝度信号についてもフレーム間相関の代わり
にフィールド間相関を利用して雑音低減処理を行うか否
かは、他の点をも含めた総合的な判断によって決定され
る。

第２に、本発明に係わる色信号の雑音低減回路は、色
信号については隣接フレーム間の相関に代えて隣接フィ
ールド間の相関に基づく隣接フィールド間差信号を利用
して雑音低減処理を行うことにより遅延のためのフレー
ムメモリをフィールドメモリに置き換える構成であるか
ら、メモリ容量が半分に圧縮され、製造費用の低減が実
現するように構成されている。

第３に、本発明に係わる色信号の雑音低減回路は、２
種類の色差信号のそれぞれの所定の画素数おきに抜き出
す間引きを行いつつ時分割多重化を施し１フィールド分
遅延させたのち多重分離を行うことにより遅延のための
メモリ容量を更に圧縮する構成であるから、製造費用が
更に低減されるという利点がある。色信号については高
域成分が少ないため、間引きによるデータ圧縮を行って
もこれに起因する画質の劣化は小さく、コストパフォー
マンスの大幅な向上が実現される。

第４に、本発明に係わる色信号の雑音低減回路は、多
重化対象の各画素信号の上位ビット部分と下位ビット部
分についても時分割多重化による並列／直列変換を施し
つつ１フィールド分遅延させたのち直列／並列変換を行
って元のビット幅の画素信号に復元することによりメモ
リのビット幅を圧縮する構成であるから、比較的小容量
の汎用のメモリを１個利用するだけで遅延用のメモリが
構成でき、これに伴い製造費用の低廉化を実現される。

第５に、本発明の雑音低減回路は、色差信号の隣接フ
ィールド間差信号に対し高レベル側を抑圧する処理を施
す構成であるから、隣接フィールド間の相関の崩れに伴
う誤動作を専用の検出回路などを利用することなく安価
に除去できるという利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる色信号の雑音低減回
路の構成を示すブロック図、第２図は第１図中の多重化
・並列／直列変換回路３の構成を示すブロック図、第３
図は第１図中の多重化分離・直列／並列変換回路７の構
成を示すブロック図、第４図は第３図中の263ライン補
間回路35a,35bの構成を前者によって代表して示すブロ
ック図、第５図は第１図中の高レベル抑圧処理回路10a,
10bの構成を前者によって代表して示すブロック図、第
６図は第１図中の多重化・並列／直列変換回路３の動作
を説明するための波形図、第７図は第１図中の多重分離
・直列／並列変換回路７の動作を説明するための波形
図、第８図と第９図はそれぞれ第１図中の非線形処理回
路10aの入出力特性と入力レベル対総合の係数の関係を
例示する特性図、第10図は第１図中の高レベル抑圧処理
回路10aと10bの他の構成例を前者によって代表して示す
ブロック図、第11図と第12図はそれぞれ第10図の高レベ
ル抑圧処理回路の入出力特性と入力レベル対総合の係数
の関係を例示する特性図、第13図は第１図中の高レベル
抑圧処理回路10aと10bの更に他の構成例を前者によって
代表して示すブロック図、第14図と第15図はそれぞれ第
13図の高レベル抑圧処理回路の入出力特性と入力レベル
対総合の係数の関係を例示する特性図、第16図は第１図
中の高レベル抑圧処理回路10aと10bの更に他の構成例を
前者によって代表して示すブロック図、第17図は第16図
の高レベル抑圧処理回路の入出力特性を例示する特性
図、第18図は従来のフレーム間相関を利用する雑音低減
回路の構成を示すブロック図である。 I a,I b……雑音低減対象の色差信号（Ｒ−Ｙ），（Ｂ
−Ｙ）の入力端子、I c……フィールドパルスの入力端
子、2a,2b,9a,9b……減算回路、３……多重化・並列／
直列変換回路、４……262ライン遅延回路、５……１ラ
イン遅延回路、６……フィールドパルスによって切り替
えられるスイッチ、７……多重分離・直列／並列変換回
路、8a,8b……サンプリング回路、10a,10b……非線形処
理回路、Oa,Ob……雑音低減処理済みの色差信号（Ｒ−
Ｙ），（Ｂ−Ｙ）の出力端子、22a,22b,25……ラッチ回
路、23a,23b,24……マルチプレクサ、32,33,34,36a,36b
……ラッチ回路、35a,35b……263ライン補間回路、42〜
45……ラッチ回路、46……加算回路、52a,52b,60……係
数回路、55……絶対値回路、56……極性判別回路、57…
…比較回路、58a,58b……閾値保持回路。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】テレビジョン受像機内で複合映像信号から
   分離されたディジタル形式の第1,第２の色差信号に雑音
   低域処理を行う色信号の雑音低減回路であって、 第1,第２の出力端子に出力中の第1,第２の色差信号を所
   定の画素数おきに抜き出して時分割多重化を施しつつこ
   の多重化対象の各画素の上位ビット部分と下位ビット部
   分についても時分割多重化による並列／直列変換を施す
   手段と、 この時分割多重化され並列／直列変換された多重化直列
   色差信号を１フィールド分遅延させる遅延手段と、 この遅延された多重化直列色差信号に多重分離と直列／
   並列変換を施して元のビット幅で前記所定の画素数分の
   時間幅を有する第1,第２の色差信号に復元する手段と、 この復元された第1,第２の色差信号と第1,第２の入力端
   子に出現中の第1,第２の原色差信号との隣接フィールド
   間差信号を生成する手段と、 これら第1,第２の色差信号の隣接フィールド間差信号に
   高レベル側を抑圧する処理を施す高レベル抑圧処理手段
   と、 この高レベル抑圧処理済みの第１、第２の色差信号の隣
   接フィールド間差信号と対応の第1,第２の原色差信号と
   を合成し雑音軽減済みの第1,第２の色差信号として前記
   第1,第２の出力端子に出力する手段とを備えたことを特
   徴とする色信号の雑音低減回路。
2. 【請求項２】前記高レベル抑圧処理手段は、所定入力レ
   ベル以下では入力レベルの増加と共に出力レベルを直線
   的に増加させると共にこの入力レベルを越える範囲では
   入力レベルの増加にかかわらず出力レベルを所定値に保
   持することを特徴とする特許請求の範囲第１項記載の色
   信号の雑音低減回路。
3. 【請求項３】前記高レベル抑圧処理手段は、所定入力レ
   ベル以下では入力レベルの増加と共に出力レベルを直線
   的に増加させると共にこの入力レベルを越える範囲では
   入力レベルの増加と共に出力レベルを直線的にゼロレベ
   ルまで減少させることを特徴とする特許請求の範囲第１
   項記載の色信号の雑音低減回路。
4. 【請求項４】前記高レベル抑圧処理手段は、第１の所定
   入力レベル以下では入力レベルの増加と共に出力レベル
   を直線的的に増加させると共にこの入力レベルよりも大
   きくかつ第２の所定入力レベル以下の範囲では入力レベ
   ルの増加にかかちらず出力レベルを所定値に保持しこの
   第２の入力レベルを越える範囲では入力レベルの増加と
   共に出力レベルを直線的にゼロレベルまで減少させるこ
   とを特徴とする特許請求の範囲第１項記載の色信号の雑
   音低減回路。