JP3011900B2 - 映像再生装置の垂直圧縮回路 - Google Patents
映像再生装置の垂直圧縮回路Info
- Publication number
- JP3011900B2 JP3011900B2 JP7004197A JP7004197A JP3011900B2 JP 3011900 B2 JP3011900 B2 JP 3011900B2 JP 7004197 A JP7004197 A JP 7004197A JP 7004197 A JP7004197 A JP 7004197A JP 3011900 B2 JP3011900 B2 JP 3011900B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- signal
- output
- line memory
- filtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
- H04N11/22—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards in which simultaneous signals are converted into sequential signals or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号の水平、
垂直圧縮を行う映像再生装置の映像データ圧縮回路に関
し、特に、簡単なハードウェアの構成により順次走査方
式の映像信号が入力されても常時飛越し走査方式の映像
信号に圧縮する回路に関する。
垂直圧縮を行う映像再生装置の映像データ圧縮回路に関
し、特に、簡単なハードウェアの構成により順次走査方
式の映像信号が入力されても常時飛越し走査方式の映像
信号に圧縮する回路に関する。
【０００２】
【従来の技術】通常、ダブルウィンドー、ピクチャイン
ピクチャ（ＰＩＰ）、やマルチチャンネル等の機能を有
する映像再生装置は、映像信号の水平及び垂直圧縮を行
うための圧縮フィルタ、即ち圧縮回路を備えている。図
１は、従来技術に従う垂直圧縮回路の構成を示す。同図
において、垂直圧縮回路は、入力されるアナログ映像信
号をディジタル映像信号に変換するＡＤＣ（アナログ／
デジタル変換器）２と、前記ＡＤＣ２の出力と別の入力
データを全加算して出力する全加算器４と、前記全加算
器４の出力を記憶するラインメモリ６と、前記ラインメ
モリ６の出力を制御する選択器８と、から構成されてい
る。
ピクチャ（ＰＩＰ）、やマルチチャンネル等の機能を有
する映像再生装置は、映像信号の水平及び垂直圧縮を行
うための圧縮フィルタ、即ち圧縮回路を備えている。図
１は、従来技術に従う垂直圧縮回路の構成を示す。同図
において、垂直圧縮回路は、入力されるアナログ映像信
号をディジタル映像信号に変換するＡＤＣ（アナログ／
デジタル変換器）２と、前記ＡＤＣ２の出力と別の入力
データを全加算して出力する全加算器４と、前記全加算
器４の出力を記憶するラインメモリ６と、前記ラインメ
モリ６の出力を制御する選択器８と、から構成されてい
る。
【０００３】同図における圧縮フィルタが“ｄn-1 ・ｈ
n-1 ＋ｄn ・ｈn ＋ｄn+1 ・ｈn+1”から構成された場
合、ｎ＋１ラインにおけるデータｄn+1 はｈn+1 に掛け
られた後、ｄn+1 ・ｈn+1 の値としてラインメモリに記
憶される。ｄn ラインにおけるデータｄn はｈn に掛け
られた後、前の演算ｈn+1 ・ｄn+1 に加算される。従っ
て、これらの和ｈn+1 ・ｄn+1 ＋ｈn ・ｄn はラインメ
モリ６に記憶される。データｄn-1 もやはり同様に処理
され、結果として、データ（ｈn+1 ・ｄn+1 ＋ｈn ・ｄ
n ＋ｈn-1 ・ｄn-1 ）がラインメモリ６に記憶された
後、外部メモリ（図示せず）に記憶蓄積される。
n-1 ＋ｄn ・ｈn ＋ｄn+1 ・ｈn+1”から構成された場
合、ｎ＋１ラインにおけるデータｄn+1 はｈn+1 に掛け
られた後、ｄn+1 ・ｈn+1 の値としてラインメモリに記
憶される。ｄn ラインにおけるデータｄn はｈn に掛け
られた後、前の演算ｈn+1 ・ｄn+1 に加算される。従っ
て、これらの和ｈn+1 ・ｄn+1 ＋ｈn ・ｄn はラインメ
モリ６に記憶される。データｄn-1 もやはり同様に処理
され、結果として、データ（ｈn+1 ・ｄn+1 ＋ｈn ・ｄ
n ＋ｈn-1 ・ｄn-1 ）がラインメモリ６に記憶された
後、外部メモリ（図示せず）に記憶蓄積される。
【０００４】しかし、このように動作する従来の圧縮回
路は、映像データの圧縮モードが“１／３”一つしか無
いので、多様な圧縮モードへの拡張が難しい。尚、入力
が順次走査方式(Progressive) の映像データの場合に
は、表示が順次にそのまま成されるため、再生時に画面
の震えが生じるという問題があった。
路は、映像データの圧縮モードが“１／３”一つしか無
いので、多様な圧縮モードへの拡張が難しい。尚、入力
が順次走査方式(Progressive) の映像データの場合に
は、表示が順次にそのまま成されるため、再生時に画面
の震えが生じるという問題があった。
【０００５】
【発明が解決しようとする課題】従って、本発明の目的
は、多様な圧縮モードに適用可能であり、順次走査方式
の映像データ入力がある場合でも、出力がインターレー
ス（飛越し走査）されるように保持する圧縮回路を提供
することにある。本発明の他の目的は、ダブルウィンド
ーやマルチＰＩＰ等の多様な垂直圧縮を効率的に行える
垂直フィルタの実現と、入力ソースに関係なく常時イン
ターレースで表示できる圧縮回路を提供することにあ
る。
は、多様な圧縮モードに適用可能であり、順次走査方式
の映像データ入力がある場合でも、出力がインターレー
ス（飛越し走査）されるように保持する圧縮回路を提供
することにある。本発明の他の目的は、ダブルウィンド
ーやマルチＰＩＰ等の多様な垂直圧縮を効率的に行える
垂直フィルタの実現と、入力ソースに関係なく常時イン
ターレースで表示できる圧縮回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、飛越し走査して映像を表示する映
像再生装置の垂直圧縮回路において、フィルタリング係
数を記憶して出力し、フィードバック制御信号の入力に
応じて前記出力信号と前記入力されるフィルタリング係
数とが加算されたフィルタリング係数を記憶して出力す
るラインメモリ部と、圧縮モード信号に対応して一つの
垂直区間内の水平ラインをカウントして出力すると同時
に、ビデオＲＡＭに記憶されたラインを指定する記録ラ
イン指定信号を出力するモードカウンタと、前記圧縮モ
ード信号に対応した第１及び第２フィルタリング係数を
選択する係数選択信号及びフィードバック制御信号を出
力する係数選択信号発生部と、多様な圧縮モードをもっ
て入力されるデータに応じて前記各圧縮モードに対応し
たフィルタリング係数を発生し、前記第１係数選択信号
によって圧縮モード信号に対応したフィルタリング係数
を選択して出力する第１係数発生選択出力部と、多様な
圧縮モードをもって入力されるデータに応じて前記各圧
縮モードに対応したフィルタリング係数を発生し、前記
第２係数選択信号によって圧縮モード信号に対応したフ
ィルタリング係数を選択して前記ラインメモリ部へ供給
する第２係数発生選択出力部と、前記第２係数発生選択
出力部の出力と前記ラインメモリ部の出力とを混合して
ラインメモリに供給する手段と、から構成されることを
特徴とする。
るために、本発明は、飛越し走査して映像を表示する映
像再生装置の垂直圧縮回路において、フィルタリング係
数を記憶して出力し、フィードバック制御信号の入力に
応じて前記出力信号と前記入力されるフィルタリング係
数とが加算されたフィルタリング係数を記憶して出力す
るラインメモリ部と、圧縮モード信号に対応して一つの
垂直区間内の水平ラインをカウントして出力すると同時
に、ビデオＲＡＭに記憶されたラインを指定する記録ラ
イン指定信号を出力するモードカウンタと、前記圧縮モ
ード信号に対応した第１及び第２フィルタリング係数を
選択する係数選択信号及びフィードバック制御信号を出
力する係数選択信号発生部と、多様な圧縮モードをもっ
て入力されるデータに応じて前記各圧縮モードに対応し
たフィルタリング係数を発生し、前記第１係数選択信号
によって圧縮モード信号に対応したフィルタリング係数
を選択して出力する第１係数発生選択出力部と、多様な
圧縮モードをもって入力されるデータに応じて前記各圧
縮モードに対応したフィルタリング係数を発生し、前記
第２係数選択信号によって圧縮モード信号に対応したフ
ィルタリング係数を選択して前記ラインメモリ部へ供給
する第２係数発生選択出力部と、前記第２係数発生選択
出力部の出力と前記ラインメモリ部の出力とを混合して
ラインメモリに供給する手段と、から構成されることを
特徴とする。
【０００７】
【発明の実施の形態】以下、添付図面を参照して本発明
に従う好適な実施例を詳細に説明する。なお、垂直圧縮
機能を行うための多くの特定詳細は本発明のより全般的
な理解のためであり、前記特定詳細無しでも本発明が実
施し得るのは、当分野における通常の知識を有する者に
は明らかなことである。
に従う好適な実施例を詳細に説明する。なお、垂直圧縮
機能を行うための多くの特定詳細は本発明のより全般的
な理解のためであり、前記特定詳細無しでも本発明が実
施し得るのは、当分野における通常の知識を有する者に
は明らかなことである。
【０００８】図２は、本発明の実施例に従う垂直圧縮回
路のブロック図である。同図において、ＭＯＤは垂直圧
縮モードを決定する圧縮モード信号であり、ＩＮＴＰＲ
Ｏはインターレースの場合には１、順次走査の場合には
０に設定される走査方式選択信号である。そして、ＯＤ
Ｄ／ＥＶＥＮは、奇数と偶数フィールドを区分する信号
であり、ＶＳＴＡＲＴは垂直記録開始制御信号、ＨＳＴ
ＡＲＴは水平記録制御信号である。
路のブロック図である。同図において、ＭＯＤは垂直圧
縮モードを決定する圧縮モード信号であり、ＩＮＴＰＲ
Ｏはインターレースの場合には１、順次走査の場合には
０に設定される走査方式選択信号である。そして、ＯＤ
Ｄ／ＥＶＥＮは、奇数と偶数フィールドを区分する信号
であり、ＶＳＴＡＲＴは垂直記録開始制御信号、ＨＳＴ
ＡＲＴは水平記録制御信号である。
【０００９】図３は、本発明を説明するための垂直圧縮
相関関係を説明するための図であって、インターレース
モードとして垂直圧縮モードが１／２の場合、奇数ＯＤ
Ｄと偶数ＥＶＥＮの垂直ライン相関関係及びフィルタリ
ング出力状態を示す。図４は、走査モードがインターレ
ースであり且つ垂直圧縮モードが１／２の場合、奇数と
偶数フィールドの垂直圧縮相関関係が図３と同一である
時、図２の動作状態を示す動作タイミング図である。
相関関係を説明するための図であって、インターレース
モードとして垂直圧縮モードが１／２の場合、奇数ＯＤ
Ｄと偶数ＥＶＥＮの垂直ライン相関関係及びフィルタリ
ング出力状態を示す。図４は、走査モードがインターレ
ースであり且つ垂直圧縮モードが１／２の場合、奇数と
偶数フィールドの垂直圧縮相関関係が図３と同一である
時、図２の動作状態を示す動作タイミング図である。
【００１０】次に、本発明の実施例に従う図２の動作を
図３及び図４を参照して説明する。現在、データ入力ノ
ードＩＮを通じてｎビットのデータが入力されると、第
１係数発生部１８と第２係数発生部２６のそれぞれは、
多様な垂直圧縮モードに対応するフィルタリング係数を
それぞれ発生させ、それぞれの出力ノードに接続された
マルチプレクサ（以下、“ＭＵＸ”と称する。）へ供給
する。例えば、前記第１係数発生部１８と第２係数発生
部２６とのそれぞれは、入力されるｎビットのデータを
全て垂直圧縮モード別（１／４Ｚ、１／８Ｚ、３／８
Ｚ、１／２Ｚ等）に演算して出力する。この際、前記第
１係数発生部１８の出力は、最終出力端ＯＵＴＰＵＴへ
直接出力され、第２係数発生部２６の出力はラインメモ
リ３２へ供給される。
図３及び図４を参照して説明する。現在、データ入力ノ
ードＩＮを通じてｎビットのデータが入力されると、第
１係数発生部１８と第２係数発生部２６のそれぞれは、
多様な垂直圧縮モードに対応するフィルタリング係数を
それぞれ発生させ、それぞれの出力ノードに接続された
マルチプレクサ（以下、“ＭＵＸ”と称する。）へ供給
する。例えば、前記第１係数発生部１８と第２係数発生
部２６とのそれぞれは、入力されるｎビットのデータを
全て垂直圧縮モード別（１／４Ｚ、１／８Ｚ、３／８
Ｚ、１／２Ｚ等）に演算して出力する。この際、前記第
１係数発生部１８の出力は、最終出力端ＯＵＴＰＵＴへ
直接出力され、第２係数発生部２６の出力はラインメモ
リ３２へ供給される。
【００１１】一方、モードカウンタ１４は、垂直圧縮モ
ードを決定する垂直圧縮モード信号ＭＯＤによって設定
されるタップＴＡＰの数だけ外部から入力される垂直記
録開始信号ＶＳＴＡＲＴ内の水平記録開始信号ＨＳＴＡ
ＲＴの入力回数をカウントして、その値を出力する。例
えば、タップが５であれば、“０→１→２→３→４→
０”、タップが２であれば、“０→１→０”にカウント
して、ＣＯ発生部１２及びＬＩ発生部１６へそれぞれ出
力すると同時に、ビデオメモリ（図示せず）に記録され
た水平ラインを判別する記録ライン指定信号ＦＭＷＥＢ
を発生する。
ードを決定する垂直圧縮モード信号ＭＯＤによって設定
されるタップＴＡＰの数だけ外部から入力される垂直記
録開始信号ＶＳＴＡＲＴ内の水平記録開始信号ＨＳＴＡ
ＲＴの入力回数をカウントして、その値を出力する。例
えば、タップが５であれば、“０→１→２→３→４→
０”、タップが２であれば、“０→１→０”にカウント
して、ＣＯ発生部１２及びＬＩ発生部１６へそれぞれ出
力すると同時に、ビデオメモリ（図示せず）に記録され
た水平ラインを判別する記録ライン指定信号ＦＭＷＥＢ
を発生する。
【００１２】そして、ＣＯ発生部１２は、垂直圧縮モー
ドＭＯＤ、飛越し走査／順次走査モードＩＮＴＰＲＯ、
奇数／偶数ＯＤＤ／ＥＶＥＮ、及びモードカウンティン
グ信号に対応する第１係数選択信号を発生させてＭＵＸ
１（２０）へ供給する。例えば、モードカウンティング
信号であるｎビット信号の入力が“０００”であれば
１、“００１”であれば１／８を選択する信号を発生す
る。前記第１係数選択信号は、第１係数発生部１８から
各モード別に発生したフィルタリング係数中のいずれか
を選択するのかを決定する信号であり、前記ＭＵＸ１
（２０）は、前記第１係数選択信号に対応した係数を選
択して加算器２２へ出力する。前記加算器２２は、前記
ＭＵＸ１（２０）の出力とラインメモリ３２の出力とを
加算してラッチ２４を通じてビデオメモリに記録データ
として供給する。
ドＭＯＤ、飛越し走査／順次走査モードＩＮＴＰＲＯ、
奇数／偶数ＯＤＤ／ＥＶＥＮ、及びモードカウンティン
グ信号に対応する第１係数選択信号を発生させてＭＵＸ
１（２０）へ供給する。例えば、モードカウンティング
信号であるｎビット信号の入力が“０００”であれば
１、“００１”であれば１／８を選択する信号を発生す
る。前記第１係数選択信号は、第１係数発生部１８から
各モード別に発生したフィルタリング係数中のいずれか
を選択するのかを決定する信号であり、前記ＭＵＸ１
（２０）は、前記第１係数選択信号に対応した係数を選
択して加算器２２へ出力する。前記加算器２２は、前記
ＭＵＸ１（２０）の出力とラインメモリ３２の出力とを
加算してラッチ２４を通じてビデオメモリに記録データ
として供給する。
【００１３】ＬＩ発生部１６は、前記ＣＯ発生部１２に
供給される同じ信号の入力によって第２係数発生部２６
から多様な圧縮モードに対応して出力された多数のフィ
ルタリング係数中のいずれか一つを選択するための第２
係数選択信号をＭＵＸ２（２８）へ供給する。従って、
このような動作により、第２係数発生部２６から出力さ
れるフィルタリング係数中の一つが加算器３０を通じて
ラインメモリ３２へ供給される。
供給される同じ信号の入力によって第２係数発生部２６
から多様な圧縮モードに対応して出力された多数のフィ
ルタリング係数中のいずれか一つを選択するための第２
係数選択信号をＭＵＸ２（２８）へ供給する。従って、
このような動作により、第２係数発生部２６から出力さ
れるフィルタリング係数中の一つが加算器３０を通じて
ラインメモリ３２へ供給される。
【００１４】前記ラインメモリ３２に入力されるフィル
タリング係数のデータは、ＣＯ発生部１２から出力され
るフィードバック制御信号ＦＥＥＤにより決定される。
例えば、前記フィードバック制御信号ＦＥＥＤが“１”
であれば、ＡＮＤゲート３４がイネーブルされるので、
第２係数発生部２６及びＭＵＸ２（２８）でマルチプレ
キシングされたフィルタリング係数データとラインメモ
リ３２からのデータとが、加算器３０によって加算され
てラインメモリ３２に記録される。もしも、前記フィー
ルドバック制御信号ＦＥＥＤが“０”であれば、ライン
メモリ３２から出力されるデータは、ＡＮＤゲート３４
のディスエーブルによって遮断されるので、第２係数発
生部２６から出力されてＭＵＸ２（２８）で選択された
フィルタリング係数データのみがラインメモリ３２に記
録される。前記ラインメモリ３２から出力されるデータ
は、加算器２２でＭＵＸ１（２０）の出力と加算された
後、ビデオメモリに記録データとして供給される。
タリング係数のデータは、ＣＯ発生部１２から出力され
るフィードバック制御信号ＦＥＥＤにより決定される。
例えば、前記フィードバック制御信号ＦＥＥＤが“１”
であれば、ＡＮＤゲート３４がイネーブルされるので、
第２係数発生部２６及びＭＵＸ２（２８）でマルチプレ
キシングされたフィルタリング係数データとラインメモ
リ３２からのデータとが、加算器３０によって加算され
てラインメモリ３２に記録される。もしも、前記フィー
ルドバック制御信号ＦＥＥＤが“０”であれば、ライン
メモリ３２から出力されるデータは、ＡＮＤゲート３４
のディスエーブルによって遮断されるので、第２係数発
生部２６から出力されてＭＵＸ２（２８）で選択された
フィルタリング係数データのみがラインメモリ３２に記
録される。前記ラインメモリ３２から出力されるデータ
は、加算器２２でＭＵＸ１（２０）の出力と加算された
後、ビデオメモリに記録データとして供給される。
【００１５】勿論、飛越し走査を維持するために、デー
タの入力が飛越し走査或いは順次走査方式にて入力され
た時、奇数フィールドと偶数フィールドとの間に垂直記
録タイミングを発生させる。例えば、データ入力が飛越
し走査モードであり、且つ垂直圧縮が１／２の場合に
は、図３に示すように、Ｈ（Ｚ）＝１／２Ｚ＋１／２Ｚ
-1，Ｈ（Ｚ）＝１／４＋１／２Ｚ-1＋１／４Ｚ-2の垂直
記録タイミングを発生する。ここで、ＣＯ“１００→１
／２”“０１０→１／４”、ＬＩ“１００→１／２”
“０１０→１／４”であれば、タイミングは図４のよう
に発生する。
タの入力が飛越し走査或いは順次走査方式にて入力され
た時、奇数フィールドと偶数フィールドとの間に垂直記
録タイミングを発生させる。例えば、データ入力が飛越
し走査モードであり、且つ垂直圧縮が１／２の場合に
は、図３に示すように、Ｈ（Ｚ）＝１／２Ｚ＋１／２Ｚ
-1，Ｈ（Ｚ）＝１／４＋１／２Ｚ-1＋１／４Ｚ-2の垂直
記録タイミングを発生する。ここで、ＣＯ“１００→１
／２”“０１０→１／４”、ＬＩ“１００→１／２”
“０１０→１／４”であれば、タイミングは図４のよう
に発生する。
【００１６】このように、飛越し走査の表示のための垂
直圧縮モード、例えば１／２、１／３、及び２／３等の
多様な垂直圧縮フィルタを一つのラインメモリを利用し
て簡単に構成できる。以上のような本発明では、モード
カウンタを用いてＦＭＷＥＢを発生させる実施例を説明
してきたが、本発明における技術的な思想を外れない範
囲内では多様な変化及び変形が可能であることは、本発
明における通常な知識を有する者ならば明らかに分かる
であろう。
直圧縮モード、例えば１／２、１／３、及び２／３等の
多様な垂直圧縮フィルタを一つのラインメモリを利用し
て簡単に構成できる。以上のような本発明では、モード
カウンタを用いてＦＭＷＥＢを発生させる実施例を説明
してきたが、本発明における技術的な思想を外れない範
囲内では多様な変化及び変形が可能であることは、本発
明における通常な知識を有する者ならば明らかに分かる
であろう。
【００１７】
【発明の効果】以上から述べてきたように、本発明は、
多様な垂直圧縮モードに対応して柔軟性且つ信頼性に優
れた垂直圧縮フィルタを実現することにより、ハードウ
ェアの簡略化が図れる。
多様な垂直圧縮モードに対応して柔軟性且つ信頼性に優
れた垂直圧縮フィルタを実現することにより、ハードウ
ェアの簡略化が図れる。
【図１】従来技術に従う映像再生装置の垂直圧縮回路を
示すブロック図である。
示すブロック図である。
【図２】本発明の実施例に従う垂直圧縮回路のブロック
図である。
図である。
【図３】本発明に従う垂直圧縮相関関係を説明するため
の図である。
の図である。
【図４】図２の動作を説明するための動作タイミング図
である。
である。
１２ ＣＯ発生部 １４ モードカウンタ １６ ＬＩ発生部 １８ 第１係数発生部 ２０ ＭＵＸ１ ２２ 加算器 ２４ ラッチ ２６ 第２係数発生部 ２８ ＭＵＸ２ ３０ 加算器 ３２ ラインメモリ ３４ ＡＮＤゲート
Claims (1)
- 【請求項１】 飛越し走査して映像を表示する映像再生
装置の垂直圧縮回路において、 フィルタリング係数を記憶して出力し、フィードバック
制御信号の入力に応じて前記出力信号と外部から入力さ
れるフィルタリング係数とを加算し、前記加算されたフ
ィルタリング係数を記憶して出力するラインメモリ部
と、 圧縮モード信号に対応して一つの垂直区間内の水平ライ
ンをカウントして出力すると同時に、ビデオＲＡＭに記
憶されたラインを指定する記録ライン指定信号を出力す
るモードカウンタと、 前記圧縮モード信号に対応した第１及び第２フィルタリ
ング係数を選択する係数選択信号及びフィードバック制
御信号を前記ラインメモリに供給する係数選択信号発生
部と、 入力されるデータを予め設定された多数の圧縮モードに
対応するフィルタリング係数を発生し、前記第１係数選
択信号によってこの多数の圧縮モードに対応して発生し
たフィルタリング係数中のいずれか一つを選択して出力
する第１係数発生選択出力部と、 入力されるデータを予め設定された多数の圧縮モードに
対応するフィルタリング係数を発生し、前記第２係数選
択信号によってこの多数の圧縮モードに対応して発生し
たフィルタリング係数中のいずれか一つを選択して前記
ラインメモリ部に供給する第２係数発生選択出力部と、 この第２係数発生選択出力部の出力とこのラインメモリ
部の出力を混合してラインメモリ部に供給する手段と、 から構成されることを特徴とする映像再生装置の垂直圧
縮回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19232/1996 | 1996-05-31 | ||
| KR1019960019232A KR100222682B1 (ko) | 1996-05-31 | 1996-05-31 | 영상 재생 장치의 수직 압축 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070701A JPH1070701A (ja) | 1998-03-10 |
| JP3011900B2 true JP3011900B2 (ja) | 2000-02-21 |
Family
ID=19460443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7004197A Expired - Fee Related JP3011900B2 (ja) | 1996-05-31 | 1997-03-24 | 映像再生装置の垂直圧縮回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6016165A (ja) |
| EP (1) | EP0810781A3 (ja) |
| JP (1) | JP3011900B2 (ja) |
| KR (1) | KR100222682B1 (ja) |
| CN (1) | CN1099187C (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000059735A (ja) * | 1998-08-04 | 2000-02-25 | Sony Corp | 画像処理装置および方法、並びに提供媒体 |
| JP2000175194A (ja) * | 1998-12-01 | 2000-06-23 | Sony Corp | 画像復号装置及び画像復号方法 |
| JP2006332975A (ja) * | 2005-05-25 | 2006-12-07 | Mitsubishi Electric Corp | 映像信号処理回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8410597D0 (en) * | 1984-04-25 | 1984-05-31 | Quantel Ltd | Video signal processing |
| GB2184316B (en) * | 1985-12-17 | 1989-10-11 | Sony Corp | Two-dimensional finite impulse response filter arrangements. |
| US5355328A (en) * | 1991-09-27 | 1994-10-11 | Northshore Laboratories, Inc. | Resampling apparatus suitable for resizing a video image |
| WO1994015435A1 (en) * | 1992-12-18 | 1994-07-07 | Sid Ahmed Maher A | Real-time television image pixel multiplication methods and apparatus |
| JP3231142B2 (ja) * | 1993-06-18 | 2001-11-19 | 株式会社日立製作所 | 映像圧縮拡大回路及び装置 |
| US5459528A (en) * | 1994-03-31 | 1995-10-17 | Texas Instruments Incorporated | Video signal processor and method for secondary images |
| JP3960622B2 (ja) * | 1995-05-10 | 2007-08-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ | 非線形アスペクト比調整 |
-
1996
- 1996-05-31 KR KR1019960019232A patent/KR100222682B1/ko not_active IP Right Cessation
-
1997
- 1997-02-27 EP EP19970301309 patent/EP0810781A3/en not_active Withdrawn
- 1997-03-21 CN CN97103348A patent/CN1099187C/zh not_active Expired - Fee Related
- 1997-03-24 JP JP7004197A patent/JP3011900B2/ja not_active Expired - Fee Related
- 1997-05-30 US US08/865,836 patent/US6016165A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1070701A (ja) | 1998-03-10 |
| KR100222682B1 (ko) | 1999-10-01 |
| EP0810781A3 (en) | 1999-03-17 |
| EP0810781A2 (en) | 1997-12-03 |
| US6016165A (en) | 2000-01-18 |
| CN1099187C (zh) | 2003-01-15 |
| CN1167322A (zh) | 1997-12-10 |
| KR970078684A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950014577B1 (ko) | 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치 | |
| JP2000500318A (ja) | 適応画像遅延装置 | |
| JPH04137886A (ja) | 四画面分割表示装置 | |
| US20050024534A1 (en) | Video signal conversion apparatus | |
| JPS6184183A (ja) | 順次走査ビデオ・プロセツサ | |
| JP3011900B2 (ja) | 映像再生装置の垂直圧縮回路 | |
| US5258839A (en) | Video system and method for displaying at least two images on a divided screen | |
| JPH10327393A (ja) | 映像信号処理装置 | |
| JPH02305190A (ja) | テレビジョン受像機 | |
| KR100483727B1 (ko) | 주사선변환장치 | |
| JP4439338B2 (ja) | 画像変換装置 | |
| EP0515180B1 (en) | Digital component video signal processor for two data rates | |
| JP3410117B2 (ja) | 信号処理アダプタ | |
| KR0173699B1 (ko) | 와이드 텔레비전의 이중화면 위치가변제어장치 | |
| JP3137994B2 (ja) | 映像切換装置 | |
| KR0141150B1 (ko) | 더블데크비디오테이프레코더와cd-ok시스템일체형더블/와이드텔레비젼수상기 | |
| JP2813270B2 (ja) | 多画面テレビジョン受像機とそのメモリ装置 | |
| KR930004640B1 (ko) | 방문자 정지화상 기록재생 장치 | |
| JPH01235483A (ja) | 画像拡大処理回路 | |
| JP4432154B2 (ja) | インターレース駆動パネル用フィールド反転パルス作成装置 | |
| JP3186097B2 (ja) | 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 | |
| KR0146111B1 (ko) | 화면 종횡비 변환장치 | |
| JP2976982B2 (ja) | 多重画面構成回路、及び、多重画面構成方法 | |
| JPH09294249A (ja) | 走査線変換装置 | |
| JPH06261297A (ja) | 映像信号変換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |