JP3011208B1 - イメージセンサ及びその製作方法 - Google Patents

Abstract

【要約】 【課題】 イメージセンサにおいて、ピクセルアレイと
周辺回路を、２分割又は４分割して配置できるようにす
る。 【解決手段】 開示されるイメージセンサは、ピクセル
を行方向と列方向とに二次元に配列したピクセルブロッ
ク１０１等を、行方向又は列方向に２個連接して配列し
てピクセルアレイ１００を形成し、ピクセルブロックを
形成する複数のピクセルの読み出し行を列方向に選択す
るロウ−スキャンシフトレジスタ１２１，ロウドライバ
１４１等を各ピクセルブロックの列側の外側に沿って配
置し、ピクセルブロックを形成する複数のピクセルの出
力列を行方向に選択するカラム−スキャンシフトレジス
タ１３１等を各ピクセルブロックの行側の外側に沿って
配置するとともに、出力列ごとにピクセル出力の雑音制
御を行う雑音制御回路１５１等をカラム−スキャンシフ
トレジスタに隣接して配置したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＭＯＳ（Coml
ementary Metal Oxide Semiconductor）型イメージセン
サに係り、特に、受光部と周辺回路を、それぞれ分割し
て形成することによって、性能を向上するとともに設計
工数を大幅に削減した、イメージセンサ及びその製作方
法に関する。

【０００２】

【従来の技術】従来のＣＭＯＳ型イメージセンサは、一
体化して形成された受光部に対して、一組だけの周辺回
路を備える構成を有していた。図９は、従来のＣＭＯＳ
型イメージセンサの構成を示す図である。ピクセルアレ
イ１０は、フォトダイオードを含む単位のピクセルを、
複数個、基板平面上にマトリクス状に配列して構成した
ものである。外部からのアドレス信号に応じて、アドレ
スデコーダ１１によって、ロウ（行）方向とカラム
（列）方向の先頭アドレスを生成して、ロウ−スキャン
シフトレジスタ１２と、カラム−スキャンシフトレジス
タ１３とに供給する。そして、クロックに応じて、ロウ
−スキャンシフトレジスタ１２で、垂直方向の先頭アド
レスから、順次シフトするロウアドレスを生成して、ロ
ウドライバ１４によって、ピクセルアレイ１０におけ
る、ロウアドレスに対応するワード線を駆動する。一
方、クロックに応じて、カラム−スキャンシフトレジス
タ１３によって、水平方向の先頭アドレスから、順次シ
フトするカラムアドレスを生成して、ピクセルアレイ１
０における、カラムアドレスに対応するビット線を駆動
する。これによって、ピクセルアレイ１０における、ロ
ウアドレスとカラムアドレスで指定されたピクセルにお
いて、フォトダイオードで発生した光電変換出力に対し
て、雑音制御回路１５によって、所要の雑音制御を行っ
て出力を発生する。クロック制御回路１６は、外部から
のクロック信号に応じて、アドレスデコーダ１１，ロウ
−スキャンシフトレジスタ１２，カラム−スキャンシフ
トレジスタ１３に対して、所要のクロックを供給する。

【０００３】このように、従来のイメージセンサでは、
ピクセルアレイとその周辺回路とを一組だけ有し、選択
された任意のロウアドレス及びカラムアドレスに従って
指定されたフォトダイオードで発生した、アナログ信号
からなる光電変換出力が、雑音制御回路を経て、順次、
外部に出力されるように構成されていた。

【０００４】

【発明が解決しようとする課題】ところで、イメージセ
ンサにおいて光電変換機能を受け持つピクセルアレイ
は、画質向上のために、画素数を増加することが要求さ
れており、そのため、ピクセルアレイを搭載する半導体
チップは、ピクセル数の増加に伴って、次第に大規模化
している。しかしながら、チップ規模が大きくなるに伴
って、基板上におけるピクセルアレイの配線負荷の影響
が大きくなり、そのため、イメージセンサとしての動作
速度が低下して、結果的にフームレートを下げなければ
ならなくなるという問題がある。また、大規模チップの
場合、回路設計及び基板露光用マスクのレイアウトのた
めの工数が著しく増大するという問題がある。

【０００５】この発明は、上述の事情に鑑みてなされた
ものであって、回路設計及びマスクレイアウトのための
工数を削減することができるとともに、基板上の配線負
荷を小さくすることが可能な、ＣＭＯＳ型イメージセン
サを提供することを目的としている。

【０００６】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、イメージセンサに係り、複
数のピクセルを行方向と列方向とに二次元に配列したピ
クセルブロックを、上記行方向又は列方向に２個連接し
て配列してピクセルアレイを形成するとともに、該ピク
セルブロックを形成する複数のピクセルの読み出し行を
列方向に選択するロウ選択手段を各ピクセルブロックの
列側の外側に沿って配置し、該ピクセルブロックを形成
する複数のピクセルの出力列を行方向に選択するカラム
選択手段を各ピクセルブロックの行側の外側に沿って配
置するとともに、該出力列ごとにピクセル出力の雑音制
御を行う雑音制御手段を上記カラム選択手段ごとに隣接
して配置したことを特徴としている。

【０００７】請求項２記載の発明は、イメージセンサに
係り、複数のピクセルを行方向と列方向とに二次元に配
列したピクセルブロックを、上記行方向及び列方向に２
個ずつ連接して配列してピクセルアレイを形成するとと
もに、該ピクセルブロックを形成する複数のピクセルの
読み出し行を列方向に選択するロウ選択手段を各ピクセ
ルブロックの列側の外側に沿って配置し、該ピクセルブ
ロックを形成する複数のピクセルの出力列を行方向に選
択するカラム選択手段を各ピクセルブロックの行側の外
側に沿って配置するとともに、該出力列ごとにピクセル
出力の雑音制御を行う雑音制御手段を上記カラム選択手
段ごとに隣接して配置したことを特徴としている。

【０００８】請求項３記載の発明は、請求項１又は２記
載のイメージセンサに係り、上記行方向及び／又は列方
向に連接する２個のピクセルブロックごとに、感度比較
・較正用ピクセルを設け、該感度比較・較正用ピクセル
に基づく両ピクセルブロックの雑音制御手段の出力を比
較することによって、該両雑音制御手段の出力増幅器の
利得ばらつきを検出するように構成したことを特徴とし
ている。

【０００９】請求項４記載の発明は、請求項３記載のイ
メージセンサに係り、上記利得ばらつきの検出結果に基
づいて、上記両雑音制御手段の出力増幅器の利得ばらつ
きを補正するように構成したことを特徴としている。

【００１０】また、請求項５記載の発明は、請求項１又
は２記載のイメージセンサに係り、上記各雑音制御手段
の出力側に該雑音制御手段からのアナログ信号からなる
出力をディジタル信号に変換するアナログディジタル変
換手段を設けたことを特徴としている。

【００１１】請求項６記載の発明は、イメージセンサに
係り、複数のピクセルを行方向と列方向とに二次元に配
列したピクセルブロックのパターンに対して、該ピクセ
ルブロックの列側の外側に沿って列側の周辺回路のパタ
ーンを配置し、該ピクセルブロックの行側の外側に沿っ
て行側の周辺回路のパターンを配置した第１のパターン
と、該第１のパターンを行方向又は列方向に反転した第
２のパターンとを、該両パターンにおける上記各ピクセ
ルブロックのパターンが、行方向又は列方向に連接して
配列してピクセルアレイのパターンを形成するように配
置した露光用マスクを用いて基板上に露光を行うことに
よって、該基板上にイメージセンサを形成することを特
徴としている。

【００１２】請求項７記載の発明は、イメージセンサに
係り、複数のピクセルを行方向と列方向とに二次元に配
列したピクセルブロックのパターンに対して、該ピクセ
ルブロックの列側の外側に沿って列側の周辺回路のパタ
ーンを配置し、該ピクセルブロックの行側の外側に沿っ
て行側の周辺回路のパターンを配置した第１のパターン
と、該第１のパターンを行方向に反転した第２のパター
ンと、該第１のパターンを列方向に反転した第３のパタ
ーンと、該第１のパターンを行方向及び列方向に反転し
た第４のパターンとを、該各パターンにおける上記各ピ
クセルブロックのパターンが、行方向及び列方向に連接
して配列してピクセルアレイのパターンを形成するよう
に配置した露光用マスクを用いて基板上に露光を行うこ
とによって、該基板上にイメージセンサを形成すること
を特徴としている。

【００１３】請求項８記載の発明は、イメージセンサに
係り、複数のピクセルを行方向と列方向とに二次元に配
列したピクセルブロックのパターンに対して、該ピクセ
ルブロックの列側の外側に沿って列側の周辺回路のパタ
ーンを配置し、該ピクセルブロックの行側の外側に沿っ
て行側の周辺回路のパターンを配置して形成した第１の
パターンを有する露光用マスクと、該第１のパターンを
行方向又は列方向に反転した第２のパターンを有する露
光用マスクとを用いて、該両露光用マスクによる上記両
ピクセルブロックのパターンが、行方向または列方向に
連接して配列してピクセルアレイのパターンを形成する
ように１つの基板上に順次露光を行うことによって、該
基板上にイメージセンサを形成することを特徴としてい
る。

【００１４】請求項９記載の発明は、イメージセンサに
係り、複数のピクセルを行方向と列方向とに二次元に配
列したピクセルブロックのパターンに対して、該ピクセ
ルブロックの列側の外側に沿って列側の周辺回路のパタ
ーンを配置し、該ピクセルブロックの行側の外側に沿っ
て行側の周辺回路のパターンを配置した第１のパターン
を有する露光用マスクと、該第１のパターンを行方向に
反転した第２のパターンを有する露光用マスクと、該第
１のパターンを列方向に反転した第３のパターンを有す
る露光用マスクと、該第１のパターンを行方向及び列方
向に反転した第４のパターンを有するた露光用マスクと
を用いて、該各露光用マスクによる上記各ピクセルブロ
ックのパターンが、行方向及び列方向に連接して配列し
てピクセルアレイのパターンを形成するように１つの基
板上に順次露光を行うことによって、該基板上にイメー
ジセンサを形成することを特徴としている。

【００１５】

【作用】この発明の構成では、１チップのピクセルアレ
イが、２分割又は４分割されていて、それぞれピクセル
ブロックを形成し、各ピクセルブロックにそれぞれに行
方向と列方向のアドレス発生部と読み出し信号に対する
雑音制御回路とを有する周辺回路を備えることによっ
て、それぞれ独立に分割動作と分割読み出しを行うの
で、ピクセルアレイ内の配線の負荷による遅延を小さく
し、読み出しのフレームレートを向上させることができ
るとともに、回路設計とマスクレイアウトの工数を大幅
に削減することができる。

【００１６】またこの発明の別の構成では、上述の構成
において、さらに、２個のピクセルブロックごとに、感
度比較・較正用ピクセルを設けたことによって、各ピク
セルブロックの雑音制御回路内の出力増幅器の利得ばら
つきを検出することができるとともに、検出結果に基づ
いて各出力増幅器の利得ばらつきを規正することができ
る。

【００１７】またこの発明のさらに別の構成では、各ピ
クセルブロックごとにアナログディジタル変換器を備え
て、それぞれの雑音制御回路の出力をディジタル信号に
変換してから出力するようにしたので、アナログ信号配
線を長く引き回すことに基づく、出力増幅器の利得ばら
つきや、電源及び周辺回路部などから混入する雑音を低
減することができる。

【００１８】またこの発明の方法では、ピクセルアレイ
を２分割または４分割したピクセルブロックごとに、そ
れぞれ周辺回路を備えたイメージセンサを製作する際
に、一組のピクセルブロックと周辺回路のみの回路設計
とマスクレイアウト設計のみを行って形成したパターン
と、このパターンを所要の向きに反転したパターンとを
用い、各組のパターンを、それぞれのピクセルブロック
が連接してピクセルアレイを形成するように配置して作
製した露光用マスクを用いて基板上に露光を行って、イ
メージセンサを製作するので、露光用マスクを作成する
ための回路設計とマスクレイアウトの工数を削減するこ
とができる。

【００１９】またこの発明の別の方法では、ピクセルア
レイを２分割または４分割したピクセルブロックごと
に、それぞれ周辺回路を備えたイメージセンサを製作す
る際に、一組のピクセルブロックと周辺回路のみの回路
設計とマスクレイアウト設計のみを行って形成したパタ
ーンによって作成した露光用マスクと、この露光用マス
クのパターンを所要の向きに反転したパターンによって
作成した露光用マスクとを用いて、基板上でそれぞれの
ピクセルブロックが連接してピクセルアレイを形成する
ように位置合わせして露光を行って、イメージセンサを
製作するので、露光用マスクを作成するための回路設計
とマスクレイアウトの工数を削減することができるとと
もに、２枚又は４枚の露光用マスクを用いて、２回又は
４回の露光を行うことによって、１つのイメージセンサ
のチップを作成するので、１枚の露光用マスクによって
露光可能な面積に対して、最大２倍又は４倍の面積規模
のイメージセンサを製作することができる。

【００２０】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行なう。 ◇第１実施例 図１は、この発明の第１実施例であるイメージセンサの
電気的構成を示すブロック図である。この例のイメージ
センサは、図１に示すように、ピクセルブロック１０
１，１０２と、アドレスデコーダ１１１，１１２と，ロ
ウ−スキャンシフトレジスタ１２１，１２２と、カラム
−スキャンシフトレジスタ１３１，１３２と、ロウドラ
イバ１４１，１４２と、雑音制御回路１５１，１５２
と、クロック制御回路１６１，１６２とから概略構成さ
れている。

【００２１】ピクセルブロック１０１，１０２は、１チ
ップのピクセルアレイを２分割した回路ブロックからな
り、一平面上に左右（行方向、以下略す）又は上下（列
方向、以下略す）に連続して並べたときに、ピクセルア
レイ１００を形成するように、基板のマスクレイアウト
時、又は基板露光時に配置されるが、これらは左右又は
上下でそれぞれ独立に分割動作と分割読み出しを行うこ
とができるようになっている。アドレスデコーダ１１
１，１１２は、それぞれ外部からのアドレス信号に応じ
て、垂直方向（列方向、以下略す）と水平方向（行方
向、以下略す）の先頭アドレスを生成して、ロウ−スキ
ャンシフトレジスタ１２１，１２２と、カラム−スキャ
ンシフトレジスタ１３１，１３２に供給する。ロウ−ス
キャンシフトレジスタ１２１，１２２は、それぞれクロ
ックに応じて、垂直方向の先頭アドレスから、順次シフ
トするロウアドレスを生成する。ロウドライバ１４１，
１４２は、ロウ−スキャンシフトレジスタ１２１，１２
２からのロウアドレスに応じて、それぞれピクセルブロ
ック１０１，１０２における、ロウアドレスに対応する
ワード線を駆動する。カラム−スキャンシフトレジスタ
１３１，１３２は、それぞれクロックに応じて、水平方
向の先頭アドレスから、順次シフトするカラムアドレス
を生成して、ピクセルブロック１０１，１０２におけ
る、カラムアドレスに対応するビット線を駆動する。雑
音制御回路１５１，１５２は、それぞれピクセルブロッ
ク１０１，１０２における、各ビット線から読み出され
る各ピクセルからの光電変換出力に対して、所要の雑音
制御を行って出力を発生する。クロック制御回路１６
１，１６２は、それぞれ、外部からのクロック信号に応
じて、アドレスデコーダ１１１，１１２，ロウ−スキャ
ンシフトレジスタ１２１，１２２，カラム−スキャンシ
フトレジスタ１３１，１３２に対して、所要のクロック
を供給する。

【００２２】次に、図１を参照して、この例のイメージ
センサの動作を説明する。ピクセルブロック１０１，１
０２では、それぞれクロック制御回路１６１，１６２に
よって、アドレスデコーダ１１１，１１２，ロウ−スキ
ャンシフトレジスタ１２１，１２２，カラム−スキャン
シフトレジスタ１３１，１３２にクロックを供給するこ
とによって、アドレスデコーダ１１１，１１２で生成さ
れた、ピクセルブロック１０１，１０２における、垂直
方向と水平方向の先頭アドレスに応じて、ロウ−スキャ
ンシフトレジスタ１２１，１２２において、それぞれク
ロックに応じて、垂直方向の先頭アドレスから順次シフ
トするアドレスを生成して、ロウドライバ１４１，１４
２を介して、ピクセルアレイブロック１０１，１０２に
おける、ロウアドレスに対応するワード線を駆動し、カ
ラム−スキャンシフトレジスタ１３１，１３２におい
て、それぞれクロックに応じて、水平方向の先頭アドレ
スから、順次シフトするカラムアドレスを生成して、ピ
クセルブロック１０１，１０２における、カラムアドレ
スに対応するビット線を駆動する。そして、ピクセルブ
ロック１０１，１０２における、ロウアドレスとカラム
アドレスで指定されたピクセルから、ビット線を介して
読み出される光電変換出力に対して、それぞれ雑音制御
回路１５１，１５２によって、所要の雑音制御を行って
出力を発生する。

【００２３】図示されない外部回路では、例えば１フレ
ーム分すなわち、１チップのピクセルアレイ相当のメモ
リを備えて、それぞれ雑音制御回路１５１，１５２から
出力された、ピクセルブロック１０１，１０２に基づく
画像情報を蓄積し、アドレス操作によって、ピクセルブ
ロック１０１，１０２における、対応するワード線の走
査が水平方向に連続して、順次、垂直方向に行われると
ともに、ビット線の読み出しが水平方向に順次、連続し
て行われて、１チップのピクセルアレイからの読み出し
と同様の出力が得られるように、所要の合成処理を行っ
て映像出力を発生する。

【００２４】このように、この例のイメージセンサで
は、読み出しが、カラム側（又はロウ側）で２分割され
るため、ピクセルアレイ内の配線の負荷による遅延が小
さくなるとともに、分割読み出しを行うため、読み出し
のフレームレートを向上させることができ、従って、イ
メージセンサの性能を向上させることができる。さら
に、１チップのピクセルアレイ中の任意の１／２の部分
の、回路設計とマスクレイアウトのみを行って、残りの
部分は、例えば左右（又は上下）に反転したパターンを
用意して、マスクレイアウト時または基板露光時に、両
ピクセルブロックが左右（又は上下）に連続的に並ぶよ
うに、２分割した回路ブロックを配置することによっ
て、ピクセルアレイを形成するので、イメージセンサの
設計工数を大幅に削減することができる。

【００２５】◇第２実施例 図２は、この発明の第２実施例であるイメージセンサの
電気的構成を示すブロック図である。この例のイメージ
センサは、図２に示すように、ピクセルブロック１０
１，１０２，１０３，１０４と、アドレスデコーダ１１
１，１１２，１１３，１１４と，ロウ−スキャンシフト
レジスタ１２１，１２２，１２３，１２４と、カラム−
スキャンシフトレジスタ１３１，１３２，１３３，１３
４と、ロウドライバ１４１，１４２，１４３，１４４
と、雑音制御回路１５１，１５２，１５３，１５４と、
クロック制御回路１６１，１６２，１６３，１６４とか
ら概略構成されている。

【００２６】ピクセルブロック１０１，１０２，１０
３，１０４は、１チップのピクセルアレイを４分割した
回路ブロックからなり、一平面上に左右，上下に連続し
て並べたとき、ピクセルアレイ１００Ａを形成するよう
に、基板のマスクレイアウト時、又は基板露光時に配置
されるが、これらは左右，上下でそれぞれ独立に分割動
作と分割読み出しを行うことができるようになってい
る。アドレスデコーダ１１１，１１２，１１３，１１４
は、それぞれ外部からのアドレス信号に応じて、垂直方
向と水平方向の先頭アドレスを生成して、ロウ−スキャ
ンシフトレジスタ１２１，１２２，１２３，１２４と、
カラム−スキャンシフトレジスタ１３１，１３２，１３
３，１３４に供給する。ロウ−スキャンシフトレジスタ
１２１，１２２，１２３，１２４は、それぞれクロック
に応じて、垂直方向の先頭アドレスから、順次シフトす
るロウアドレスを生成する。ロウドライバ１４１，１４
２，１４３，１４４は、ロウ−スキャンシフトレジスタ
１２１，１２２，１２３，１２４からのロウアドレスに
応じて、それぞれピクセルブロック１０１，１０２，１
０３，１０４における、ロウアドレスに対応するワード
線を駆動する。カラム−スキャンシフトレジスタ１３
１，１３２，１３３，１３４は、それぞれクロックに応
じて、水平方向の先頭アドレスから、順次シフトするカ
ラムアドレスを生成して、ピクセルブロック１０１，１
０２，１０３，１０４における、カラムアドレスに対応
するビット線を駆動する。雑音制御回路１５１，１５
２，１５３，１５４は、それぞれピクセルブロック１０
１，１０２，１０３，１０４における、各ビット線から
読み出された、各ピクセルの光電変換出力に対して、所
要の雑音制御を行って出力を発生する。クロック制御回
路１６１，１６２，１６３，１６４は、それぞれ、外部
からのクロック信号に応じて、アドレスデコーダ１１
１，１１２，１１３，１１４，ロウ−スキャンシフトレ
ジスタ１２１，１２２，１２３，１２４，カラム−スキ
ャンシフトレジスタ１３１，１３２，１３３，１３４に
対して、所要のクロックを供給する。

【００２７】次に、図２を参照して、この例のイメージ
センサの動作を説明する。ピクセルブロック１０１，１
０２，１０３，１０４では、それぞれクロック制御回路
１６１，１６２，１６３，１６４によって、アドレスデ
コーダ１１１，１１２，１１３，１１４，ロウ−スキャ
ンシフトレジスタ１２１，１２２，１２３，１２４，カ
ラム−スキャンシフトレジスタ１３１，１３２，１３
３，１３４にクロックを供給することによって、アドレ
スデコーダ１１１，１１２，１１３，１１４で生成され
た、ピクセルブロック１０１，１０２，１０３，１０４
における、垂直方向と水平方向の先頭アドレスに応じ
て、ロウ−スキャンシフトレジスタ１２１，１２２，１
２３，１２４において、それぞれクロックに応じて、垂
直方向の先頭アドレスから順次シフトするロウアドレス
を生成して、ロウドライバ１４１，１４２，１４３，１
４４を介して、ピクセルブロック１０１，１０２，１０
３，１０４における、ロウアドレスに対応するワード線
を駆動し、カラム−スキャンシフトレジスタ１３１，１
３２，１３３，１３４において、それぞれクロックに応
じて、水平方向の先頭アドレスから、順次シフトするカ
ラムアドレスを生成して、ピクセルブロック１０１，１
０２，１０３，１０４における、カラムアドレスに対応
するビット線を駆動する。そして、ピクセルブロック１
０１，１０２，１０３，１０４における、ロウアドレス
とカラムアドレスで指定されたピクセルから、ビット線
を介して読み出された光電変換出力に対して、それぞれ
雑音制御回路１５１，１５２，１５３，１５４によっ
て、所要の雑音制御を行って出力を発生する。

【００２８】図示されない外部回路では、例えば１フレ
ーム分すなわち、１チップのピクセルアレイ相当のメモ
リを備えて、それぞれ雑音制御回路１５１，１５２，１
５３，１５４から出力された、ピクセルブロック１０
１，１０２，１０３，１０４に基づく画像情報を蓄積
し、アドレス操作によって、ピクセルブロック１０１，
１０２及び１０３，１０４における、対応するワード線
の走査が水平方向に連続して、順次、垂直方向に行われ
るとともに、ピクセルブロック１０１，１０３及び１０
２，１０４における、対応するビット線の走査が垂直方
向に連続して、順次、水平方向に行われて、１チップの
ピクセルアレイからの読み出しと同様の出力が得られる
ように、所要の合成処理を行って映像出力を発生する。

【００２９】このように、この例のイメージセンサで
は、読み出しが、カラム側とロウ側とでそれぞれ２分割
されるため、ピクセルアレイ内の配線の負荷による遅延
が小さくなるとともに、分割読み出しを行うため、読み
出しのフレームレートを向上させることができ、従っ
て、イメージセンサの性能を向上させることができる。
さらに、１チップのピクセルアレイ中の任意の１／４の
部分の回路設計とマスクレイアウトのみを行って、残り
の部分は、例えば左右及び／又は上下に反転したパター
ンを用意して、マスクレイアウト時または基板の露光時
に、４個のピクセルブロックが左右，上下に連続的に並
ぶように、４分割した回路ブロックを配置することによ
って、ピクセルアレイを形成するので、イメージセンサ
の設計工数を大幅に削減することができる。

【００３０】◇第３実施例 図３は、この発明の第３実施例であるイメージセンサの
電気的構成を示すブロック図である。この例のイメージ
センサは、図３に示すように、ピクセルブロック１０
１，１０２と、アドレスデコーダ１１１，１１２と，ロ
ウ−スキャンシフトレジスタ１２１，１２２と、カラム
−スキャンシフトレジスタ１３１，１３２と、ロウドラ
イバ１４１，１４２と、雑音制御回路１５１Ａ，１５２
Ａと、クロック制御回路１６１，１６２と、感度比較・
較正用ピクセル１７１とから概略構成されている。

【００３１】この例において、ピクセルブロック１０
１，１０２と、アドレスデコーダ１１１，１１２と，ロ
ウ−スキャンシフトレジスタ１２１，１２２と、カラム
−スキャンシフトレジスタ１３１，１３２と、ロウドラ
イバ１４１，１４２と、クロック制御回路１６１，１６
２とは、それぞれ図１に示された第１実施例における、
同じ符号の回路要素と同じ構成を有し、それらの機能も
また同様なので、以下においては、これらについての詳
細な説明を省略し、又は簡略化する。感度比較・較正用
ピクセル１７１は、ピクセルアレイ１００の有効画素領
域外に設けられていて、図示されない制御部の制御に基
づいて、テスト時に、その光電変換出力を、それぞれ雑
音制御回路１５１Ａ，１５２Ａに読み出す。雑音制御回
路１５１Ａ，１５２Ａは、それぞれピクセルブロック１
０１，１０２における、各ビット線から読み出される、
各ピクセルからの光電変換出力に対して、所要の雑音制
御を行って出力を発生するとともに、図示されない制御
部の制御に基づいて、感度比較・較正用ピクセル１７１
の読み出し出力に基づく、両雑音制御回路１５１Ａ，１
５２Ａの出力増幅器における、出力レベルの比較を行
い、利得ばらつきを検出するとともに、検出結果に基づ
いて出力増幅器の利得を調整するように構成されてい
る。

【００３２】次に、図３を参照して、この例のイメージ
センサの動作を説明する。ピクセルブロック１０１，１
０２では、図１の場合と同様にして、分割動作と分割読
み出しを行って、ロウアドレスとカラムアドレスの指定
に応じて、各ピクセルからの光電変換出力を発生し、雑
音制御回路１５１Ａ，１５２Ａでは、これに対して、そ
れぞれ所要の雑音制御を行って出力を発生する。この
際、図示されない制御部の制御に応じて、感度比較・較
正用ピクセル１７１の出力に基づく、雑音制御回路１５
１Ａ，１５２Ａのそれぞれの出力増幅器の出力レベルを
比較することによって、両雑音制御回路１５１Ａ，１５
２Ａにおける、出力増幅器を含むそれぞれの利得ばらつ
きの有無と大きさを知ることができる。さらに、図示さ
れない制御部の制御に応じて、出力レベルの検出結果に
基づいて、両雑音制御回路１５１Ａ，１５２Ａにおけ
る、それぞれの出力増幅器の利得を制御することによっ
て、両雑音制御回路１５１Ａ，１５２Ａの利得を等しく
することができ、これによって、ピクセルブロック１０
１，１０２を構成する各ピクセルの能力が等しい限り、
等しい光入力レベル時における、両雑音制御回路１５１
Ａ，１５２Ａからの出力レベルが等しくなるようにする
ことができる。

【００３３】このように、この例のイメージセンサで
は、ピクセルアレイと周辺回路を、２分割して配置した
ので、ピクセルアレイ内の配線の負荷による遅延を小さ
くし、読み出しのフレームレートを向上させ、さらに、
イメージセンサの設計工数を大幅に削減することができ
るとともに、２分割したピクセルブロックに対して、感
度比較・較正用ピクセルを設けることによって、分割し
て配置されたピクセルブロックに対応する各雑音制御回
路内の出力用増幅器の利得ばらつきを検出するととも
に、両出力増幅器の利得ばらつきの補正を行うことがで
きる。

【００３４】◇第４実施例 図４は、この発明の第４実施例であるイメージセンサの
電気的構成を示すブロック図である。この例のイメージ
センサは、図４に示すように、ピクセルブロック１０
１，１０２，１０３，１０４と、アドレスデコーダ１１
１，１１２，１１３，１１４と，ロウ−スキャンシフト
レジスタ１２１，１２２，１２３，１２４と、カラム−
スキャンシフトレジスタ１３１，１３２，１３３，１３
４と、ロウドライバ１４１，１４２，１４３，１４４
と、雑音制御回路１５１Ａ，１５２Ａ，１５３Ａ，１５
４Ａと、クロック制御回路１６１，１６２，１６３，１
６４と、感度比較・較正用ピクセル１７１，１７２，１
７３，１７４とから概略構成されている。

【００３５】この例において、ピクセルブロック１０
１，１０２，１０３，１０４と、アドレスデコーダ１１
１，１１２，１１３，１１４と，ロウ−スキャンシフト
レジスタ１２１，１２２，１２３，１２４と、カラム−
スキャンシフトレジスタ１３１，１３２，１３３，１３
４と、ロウドライバ１４１，１４２，１４３，１４４
と、クロック制御回路１６１，１６２，１６３，１６４
とは、それぞれ図２に示された第２実施例における、同
じ符号の回路要素と同じ構成を有し、それらの機能もま
た同様である。感度比較・較正用ピクセル１７１，１７
２，１７３，１７４は、ピクセルアレイ１００の有効画
素領域外に設けられていて、図示されない制御部の制御
に基づいて、テスト時に、その光電変換出力を、それぞ
れ一対の雑音制御回路（１５１Ａ，１５２Ａ），（１５
１Ａ，１５３Ａ），（１５２Ａ，１５４Ａ），（１５３
Ａ，１５４Ａ）に読み出す。雑音制御回路１５１Ａ，１
５２Ａ，１５３Ａ，１５４Ａは、それぞれピクセルブロ
ック１０１，１０２，１０３，１０４における、各ビッ
ト線から読み出される、各ピクセルからの光電変換出力
に対して、所要の雑音制御を行って出力を発生するとと
もに、図示されない制御部の制御に基づいて、感度比較
・較正用ピクセル１７１，１７２，１７３，１７４の読
み出し出力に基づく、それぞれ一対の雑音制御回路（１
５１Ａ，１５２Ａ），（１５１Ａ，１５３Ａ），（１５
３Ａ，１５４Ａ），（１５２Ａ，１５４Ａ）の出力増幅
器における、出力レベルの比較を行い、各一対の出力増
幅器の間の利得ばらつきを検出するとともに、検出結果
に基づいて両出力増幅器の利得を調整するように構成さ
れている。

【００３６】次に、図４を参照して、この例のイメージ
センサの動作を説明する。ピクセルブロック１０１，１
０２，１０３，１０４では、図２の場合と同様にして、
分割動作と分割読み出しを行って、ロウアドレスとカラ
ムアドレスの指定に応じて、各ピクセルからの光電変換
出力を発生し、雑音制御回路１５１Ａ，１５２Ａ，１５
３Ａ，１５４Ａでは、これに対して、それぞれ所要の雑
音制御を行って出力を発生する。この際、図示されない
制御部の制御に応じて、感度比較・較正用ピクセル１７
１，１７２，１７３，１７４の読み出し出力に基づく、
それぞれ一対の雑音制御回路（１５１Ａ，１５２Ａ），
（１５１Ａ，１５３Ａ），（１５２Ａ，１５４Ａ），
（１５３Ａ，１５４Ａ）の出力増幅器における、出力レ
ベルの比較を行うことによって、各雑音制御回路１５１
Ａ，１５２Ａ，１５３Ａ，１５４Ａにおける、出力増幅
器を含むそれぞれの利得ばらつきの有無と大きさを知る
ことができる。さらに、図示されない制御部の制御に基
づいて、出力レベルの検出結果に基づいて、各雑音制御
回路１５１Ａ，１５２Ａ，１５３Ａ，１５４Ａにおけ
る、それぞれの出力増幅器の利得を制御することによっ
て、各雑音制御回路１５１Ａ，１５２Ａ，１５３Ａ，１
５４Ａの利得を等しくすることができ、これによって、
ピクセルブロック１０１，１０２，１０３，１０４を構
成する各ピクセルの能力が等しい限り、等しい光入力レ
ベル時における、各雑音制御回路１５１Ａ，１５２Ａ，
１５３Ａ，１５４Ａからの出力レベルが等しくなるよう
にすることができる。

【００３７】このように、この例のイメージセンサで
は、ピクセルアレイと周辺回路を、４分割して配置した
ので、ピクセルアレイ内の配線の負荷による遅延が小さ
し、読み出しのフレームレートを向上させ、さらに、イ
メージセンサの設計工数を大幅に削減することができる
とともに、４分割したピクセルブロックに対して、２つ
のピクセルブロックごとに、感度比較・較正用ピクセル
を設けることによって、分割して配置されたピクセルブ
ロックに対応する各雑音制御回路内の出力用増幅器の利
得ばらつきを検出するとともに、両出力増幅器の利得ば
らつきの補正を行うことができる。

【００３８】◇第５実施例 図５は、この発明の第５実施例であるイメージセンサの
電気的構成を示すブロック図である。この例のイメージ
センサは、図５に示すように、ピクセルブロック１０
１，１０２と、アドレスデコーダ１１１，１１２と，ロ
ウ−スキャンシフトレジスタ１２１，１２２と、カラム
−スキャンシフトレジスタ１３１，１３２と、ロウドラ
イバ１４１，１４２と、雑音制御回路１５１，１５２
と、クロック制御回路１６１，１６２と、アナログディ
ジタル（Ａ／Ｄ）変換器１８１，１８２とから概略構成
されている。

【００３９】この例において、ピクセルブロック１０
１，１０２と、アドレスデコーダ１１１，１１２と，ロ
ウ−スキャンシフトレジスタ１２１，１２２と、カラム
−スキャンシフトレジスタ１３１，１３２と、ロウドラ
イバ１４１，１４２と、雑音制御回路１５１，１５２
と、クロック制御回路１６１，１６２とは、それぞれ図
１に示された第１実施例における、同じ符号の回路要素
と同じ構成を有し、それらの機能もまた同様である。Ａ
／Ｄ変換器１８１，１８２は、それぞれピクセルブロッ
ク１０１，１０２からカラムごとに読み出され、雑音制
御回路１５１，１５２において雑音制御を行われた、ア
ナログ信号からなる出力を、ディジタル信号に変換して
出力する。

【００４０】次に、図５を参照して、この例のイメージ
センサの動作を説明する。ピクセルブロック１０１，１
０２では、図１の場合と同様にして、分割動作と分割読
み出しを行って、ロウアドレスとカラムアドレスの指定
に応じて、各ピクセルからの光電変換出力を発生し、雑
音制御回路１５１，１５２では、これに対して、それぞ
れ所要の雑音制御を行って出力を発生する。Ａ／Ｄ変換
器１８１，１８２は、それぞれ雑音制御回路１５１，１
５２からの、アナログ信号からなる出力を、ディジタル
信号に変換して出力する。

【００４１】イメージセンサを用いた映像機器におい
て、アナログ信号配線を長く引き回すことによって、出
力増幅器の利得ばらつきや、電源及び周辺回路などから
混入する雑音の影響を受ける可能性が高くなり、映像出
力レベルのばらつきや雑音の原因となる場合がある。そ
こで、ピクセルアレイの近くにＡ／Ｄ変換器をおいて、
雑音制御回路からのアナログ信号からなる出力を、ディ
ジタル信号に変換して出力するようにすれば、アナログ
信号の引き回しが少なくなり、映像出力レベルにばらつ
きを生じる恐れが少なくなるとともに、ノイズを低減す
ることができる。

【００４２】このように、この例のイメージセンサで
は、ピクセルアレイと周辺回路を、２分割して配置した
ので、ピクセルアレイ内の配線の負荷による遅延を小さ
くし、読み出しのフレームレートを向上させ、さらに、
イメージセンサの設計工数を大幅に削減することができ
るとともに、雑音制御回路出力にＡ／Ｄ変換器を設け
て、イメージセンサ出力をディジタル信号化したので、
映像出力におけるレベルばらつきとノイズを低減するこ
とができる。

【００４３】◇第６実施例 図６は、この発明の第６実施例であるイメージセンサの
電気的構成を示すブロック図である。この例のイメージ
センサは、図６に示すように、ピクセルブロック１０
１，１０２，１０３，１０４と、アドレスデコーダ１１
１，１１２，１１３，１１４と，ロウ−スキャンシフト
レジスタ１２１，１２２，１２３，１２４と、カラム−
スキャンシフトレジスタ１３１，１３２，１３３，１３
４と、ロウドライバ１４１，１４２，１４３，１４４
と、雑音制御回路１５１，１５２，１５３，１５４と、
クロック制御回路１６１，１６２，１６３，１６４と、
アナログディジタル（Ａ／Ｄ）変換器１８１，１８２，
１８３，１８４とから概略構成されている。

【００４４】この例において、ピクセルブロック１０
１，１０２，１０３，１０４と、アドレスデコーダ１１
１，１１２，１１３，１１４と，ロウ−スキャンシフト
レジスタ１２１，１２２，１２３，１２４と、カラム−
スキャンシフトレジスタ１３１，１３２，１３３，１３
４と、ロウドライバ１４１，１４２，１４３，１４４
と、クロック制御回路１６１，１６２，１６３，１６４
とは、それぞれ図２に示された第２実施例における、同
じ符号の回路要素と同じ構成を有し、それらの機能もま
た同様である。Ａ／Ｄ変換器１８１，１８２，１８３，
１８４は、それぞれピクセルブロック１０１，１０２，
１０３，１０４からカラムごとに読み出され、雑音制御
回路１５１，１５２，１５３，１５４において雑音制御
を行われた、アナログ信号からなる出力を、ディジタル
信号に変換して出力する。

【００４５】次に、図６を参照して、この例のイメージ
センサの動作を説明する。ピクセルブロック１０１，１
０２，１０３，１０４では、図２の場合と同様にして、
分割動作と分割読み出しを行って、ロウアドレスとカラ
ムアドレスの指定に応じて、各ピクセルから光電変換出
力を発生し、雑音制御回路１５１，１５２，１５３，１
５４では、これに対して、それぞれ所要の雑音制御を行
って出力を発生する。Ａ／Ｄ変換器１８１，１８２，１
８３，１８４は、それぞれ雑音制御回路１５１，１５
２，１５３，１５４からの、アナログ信号からなる出力
を、ディジタル信号に変換して出力する。

【００４６】イメージセンサを用いた映像機器におい
て、アナログ信号配線を長く引き回すことによって、出
力増幅器の利得ばらつきや、電源及び周辺回路などから
混入する雑音の影響を受ける可能性が高くなり、映像出
力レベルのばらつきや雑音の原因となる場合がある。そ
こで、ピクセルアレイの近くにＡ／Ｄ変換器をおいて、
雑音制御回路からのアナログ信号からなる出力を、ディ
ジタル信号に変換して出力するようにすれば、アナログ
信号の引き回しが少なくなり、映像出力レベルにばらつ
きを生じる恐れが少なくなるとともに、ノイズを低減す
ることができる。

【００４７】このように、この例のイメージセンサで
は、ピクセルアレイと周辺回路を、４分割して配置した
ので、ピクセルアレイ内の配線の負荷による遅延を小さ
くし、読み出しのフレームレートを向上させ、さらに、
イメージセンサの設計工数を大幅に削減することができ
るとともに、雑音制御回路出力にＡ／Ｄ変換器を設け
て、イメージセンサ出力をディジタル信号化したので、
映像出力におけるレベルばらつきとノイズを低減するこ
とができる。

【００４８】◇第７実施例 図７は、この発明の第７実施例であるイメージセンサの
製作方法を説明する図である。この例の露光用マスク２
１は、図７（ａ）に示すように、複数のピクセルを水平
方向と垂直方向とに二次元に配列したピクセルブロック
のパターン１９Ａ，１９Ｂに対して、同じ添字によって
対応する、列側の周辺回路のパターン２０Ａ１，２０Ｂ
１を、それぞれピクセルブロックのパターン１９Ａ，１
９Ｂの列側の外側に配置し、行側の周辺回路のパターン
２０Ａ２，２０Ｂ２を、それぞれピクセルブロックのパ
ターン１９Ａ，１９Ｂの行側の外側に配置したパターン
を、１枚のマスク上に形成したものである。

【００４９】ここで、ピクセルブロックのパターン１９
Ａは、例えば第１実施例の場合のピクセルブロック１０
１に対応するものであり、周辺回路のパターン２０Ａ１
は、例えば第１実施例の場合の、アドレスデコーダ１１
１，ロウ−スキャンシフトレジスタ１１１，ロウドライ
バ１４１，クロック制御回路１６１のパターンを含むも
のであり、周辺回路２０Ａ２のパターンは、例えば第１
実施例の場合の、カラム−スキャンシフトレジスタ１３
１，雑音制御回路１５１のパターンを含むものである。
他のピクセルブロックのパターン１９Ｂと、周辺回路の
パターン２０Ｂ１，２０Ｂ２との関係も同様である。ま
た、周辺回路の構成が、第３実施例，第５実施例に対応
するものである場合も同様である。

【００５０】この際の回路設計とマスクレイアウトは、
例えば、ピクセルブロックのパターン１９Ａと周辺回路
のパターン２０Ａ１，２０Ａ２のみに対して行ったの
ち、ピクセルブロックのパターン１９Ａと周辺回路のパ
ターン２０Ａ１，２０Ａ２とからなるパターンを左右に
反転したものによって、ピクセルブロックのパターン１
９Ｂと周辺回路のパターン２０Ｂ１，２０Ｂ２とを形成
して、これをピクセルブロックのパターン１９Ｂがピク
セルブロックのパターン１９Ａの右側に隣接する位置に
配置することによって、マスク２１を作成する。

【００５１】このようにして作成されたマスク２１を用
いて、イメージセンサを製作する場合には、図７（ｂ）
に示すように、マスク２１を使用してシリコン基板上に
１回の露光を行うことによって、ピクセルブロック２２
Ａ，２２Ｂが連接してなるピクセルアレイ２２０と、各
ピクセルブロック２２Ａ，２２Ｂの周囲にそれぞれ周辺
回路（２３Ａ１，２３Ａ２），（２３Ｂ１，２３Ｂ２）
が配置されたイメージセンサ基板２４の露光が行われる
ので、以後、現像等の周知の処理を行うことによって、
イメージセンサのチップを製作することができる。

【００５２】このように、この例のイメージセンサの製
作方法では、一つのピクセルブロックとその周辺回路に
対する回路設計とマスクレイアウトによって形成された
パターンと、このパターンを左右に反転して形成したパ
ターンとによって、露光用マスクを作成し、この露光用
マスクによる１回の露光によって、イメージセンサ基板
を製作するので、イメージセンサの回路設計とマスクレ
イアウトに必要な工数を削減することができる。

【００５３】◇第８実施例 図８は、この発明の第８実施例であるイメージセンサの
製作方法を説明する図である。この例の露光用マスク２
１Ａは、図８（ａ）に示すように、複数のピクセルを水
平方向と垂直方向とに二次元に配列したピクセルブロッ
クのパターン１９Ａ，１９Ｂ，１９Ｃ，１９Ｄに対し
て、同じ添字によって対応する、列側の周辺回路のパタ
ーン２０Ａ１，２０Ｂ１，２０Ｃ１，２０Ｄ１を、それ
ぞれピクセルブロックのパターン１９Ａ，１９Ｂ，１９
Ｃ，１９Ｄの列側の外側に配置し、行側の周辺回路のパ
ターン２０Ａ２，２０Ｂ２，２０Ｃ２，２０Ｄ２を、そ
れぞれピクセルブロックのパターン１９Ａ，１９Ｂ，１
９Ｃ，１９Ｄの行側の外側に配置したパターンを、１枚
のマスク上に形成したものである。

【００５４】ここで、ピクセルブロックのパターン１９
Ａは、例えば第２実施例の場合のピクセルブロック１０
１に対応するものであり、周辺回路のパターン２０Ａ１
は、例えば第２実施例の場合の、アドレスデコーダ１１
１，ロウ−スキャンシフトレジスタ１２１，ロウドライ
バ１４１，クロック制御回路１６１のパターンを含むも
のであり、周辺回路２０Ａ２のパターンは、例えば第２
実施例の場合の、カラム−スキャンシフトレジスタ１３
１，雑音制御回路１５１のパターンを含むものである。
他のピクセルブロックのパターン１９Ｂ，１９Ｃ，１９
Ｄと、周辺回路のパターン（２０Ｂ１，２０Ｂ２），
（２０Ｃ１，２０Ｃ２），（２０Ｄ１，２０Ｄ２）との
関係も同様である。また、周辺回路の構成が、第４実施
例，第６実施例に対応するものである場合も同様であ
る。

【００５５】この際の回路設計とマスクレイアウトは、
例えば、ピクセルブロックのパターン１９Ａと周辺回路
のパターン２０Ａ１，２０Ａ２のみに対して行ったの
ち、ピクセルブロックのパターン１９Ａと周辺回路のパ
ターン２０Ａ１，２０Ａ２とからなるパターンを左右に
反転したものによって、ピクセルブロックのパターン１
９Ｂと周辺回路のパターン２０Ｂ１，２０Ｂ２とを形成
して、これをピクセルブロックのパターン１９Ｂがピク
セルブロックのパターン１９Ａの右側に隣接する位置に
配置し、ピクセルブロックのパターン１９Ａと周辺回路
のパターン２０Ａ１，２０Ａ２とからなるパターンを上
下に反転したものによって、ピクセルブロックのパター
ン１９Ｃと周辺回路のパターン２０Ｃ１，２０Ｃ２とを
形成して、これををピクセルブロックのパターン１９Ｃ
がピクセルブロックのパターン１９Ａの下側に隣接する
位置に配置し、ピクセルブロックのパターン１９Ａと周
辺回路のパターン２０Ａ１，２０Ａ２とからなるパター
ンを左右と上下に反転したものによって、ピクセルブロ
ックのパターン１９Ｄと周辺回路のパターン２０Ｄ１，
２０Ｄ２とを形成して、これををピクセルブロックのパ
ターン１９Ｄがピクセルブロックのパターン１９Ａの右
下側の、ピクセルブロックのパターン１９Ｂとピクセル
ブロックのパターン１９Ｃとに隣接する位置に配置する
ことによって、露光用マスク２１Ａを作製する。

【００５６】このようにして作成された露光用マスクを
用いて、イメージセンサを製作する場合には、図８
（ｂ）に示すように、マスク２１Ａを使用してシリコン
基板上に１回の露光を行うことによって、ピクセルブロ
ック２２Ａ，２２Ｂ，２２Ｃ，２２Ｄが連接してなるピ
クセルアレイ２２１と、各ピクセルブロック２２Ａ，２
２Ｂ，２２Ｃ，２２Ｄの周囲にそれぞれ周辺回路（２３
Ａ１，２３Ａ２），（２３Ｂ１，２３Ｂ２），（２３Ｃ
１，２３Ｃ２），（２３Ｄ１，２３Ｄ２）が配置された
イメージセンサ基板２４Ａの露光が行われるので、以
後、現像等の周知の処理を行うことによって、イメージ
センサのチップを製作することができる。

【００５７】このように、この例のイメージセンサの製
作方法では、一つのピクセルブロックとその周辺回路に
対する回路設計とマスクレイアウトによって形成された
パターンと、このパターンを左右に反転して形成したパ
ターンと、上下に反転して形成したパターンと，左右と
上下に反転して形成したパターンとによって、露光用マ
スクを作成し、この露光用マスクによる１回の露光によ
って、イメージセンサ基板を製作するので、イメージセ
ンサの回路設計とマスクレイアウトに必要な工数を削減
することができる。

【００５８】図９は、この発明の第９実施例であるイメ
ージセンサの製作方法を説明する図である。この例の露
光用マスクは、図９（ａ）に示すような、複数のピクセ
ルを水平方向と垂直方向とに二次元に配列したピクセル
ブロックのパターン２５Ａと、列側の周辺回路のパター
ン２６Ａ１と行側の周辺回路のパターン２６Ａ２とから
なるパターンを有するマスク２７Ａと、図９（ｂ）に示
すような、複数のピクセルを水平方向と垂直方向とに二
次元に配列したピクセルブロックのパターン２５Ｂと、
列側の周辺回路のパターン２６Ｂ１と行側の周辺回路の
パターン２６Ｂ２とからなるパターンを有するマスク２
７Ｂとからなっている。

【００５９】ここで、ピクセルブロックのパターン２５
Ａは、例えば第１実施例の場合のピクセルブロック１０
１に対応するものであり、周辺回路のパターン２６Ａ１
は、例えば第１実施例の場合の、アドレスデコーダ１１
１，ロウ−スキャンシフトレジスタ１２１，ロウドライ
バ１４１，クロック制御回路１６１からなるパターンを
含むものであり、周辺回路のパターン２６Ａ２は、例え
ば第１実施例の場合の、カラム−スキャンシフトレジス
タ１３１，雑音制御回路１５１からなるパターンを含む
ものである。他のピクセルブロックのパターン２５Ｂ
と、周辺回路のパターン２６Ｂ１，２６Ｂ２との関係も
同様である。また、周辺回路の構成が、第３実施例，第
５実施例に対応するものである場合も同様である。

【００６０】この際の回路設計とマスクレイアウトは、
例えば、ピクセルブロックのパターン２５Ａと周辺回路
のパターン２６Ａ１，２６Ａ２のみに対して行ってマス
ク２７Ａを作成し、マスク２７Ａのパターンを左右に反
転したものによって、ピクセルブロックのパターン２５
Ｂと周辺回路のパターン２６Ｂ１，２６Ｂ２とからなる
パターンを有するマスク２７Ｂを作成する。

【００６１】このようにして作製された露光用マスクを
用いてイメージセンサを製作する場合には、図９（ｃ）
に示すように、マスク２７Ａ，２７Ｂを使用して、順
次、位置合わせを行いながら、シリコン基板上に２回の
露光を行うことによって、ピクセルブロック２８Ａ，２
８Ｂが左右に連接してピクセルアレイ２８０を形成する
とともに、各ピクセルブロック２８Ａ，２８Ｂの周囲に
それぞれ周辺回路（２９Ａ１，２９Ａ２），（２９Ｂ
１，２９Ｂ２）が配置されたイメージセンサ基板３０の
露光が行われるので、以後、現像等の周知の処理を行う
ことによって、イメージセンサのチップを製作すること
ができる。

【００６２】このように、この例のイメージセンサの製
作方法では、一つのピクセルブロックとその周辺回路の
みに対する回路設計とマスクレイアウトによって形成し
たパターンによって作成した露光用マスクと、このパタ
ーンを左右に反転して形成したパターンによって作成し
た露光用マスクとを用い、順次、位置合わせしながら２
回の露光を行うことによって、イメージセンサ基板を製
作するので、イメージセンサの回路設計とマスクレイア
ウトに必要な工数を削減することができる。また、この
例のイメージセンサの製作方法では、２枚の露光用マス
クを用いて２回の露光を行って１つのイメージセンサの
チップを作成するため、１枚の露光用マスクによって露
光可能な面積に対して、最大２倍の面積規模のイメージ
センサを製作することができる。

【００６３】図１０は、この発明の第１０実施例である
イメージセンサの製作方法を説明する図である。この例
の露光用マスクは、図１０（ａ）に示すような、複数の
ピクセルを水平方向と垂直方向とに二次元に配列したピ
クセルブロックのパターン２５Ａと、列側の周辺回路の
パターン２６Ａ１と行側の周辺回路のパターン２６Ａ２
とからなるパターンを有するマスク２７Ａと、同図
（ｂ）に示すような、複数のピクセルを水平方向と垂直
方向とに二次元に配列したピクセルブロックのパターン
２５Ｂと、列側の周辺回路のパターン２６Ｂ１と行側の
周辺回路のパターン２６Ｂ２とからなるパターンを有す
るマスク２７Ｂと、同図（ｃ）に示すような、複数のピ
クセルを水平方向と垂直方向とに二次元に配列したピク
セルブロックのパターン２５Ｃと、列側の周辺回路のパ
ターン２６Ｃ１と行側の周辺回路のパターン２６Ｃ２と
からなるパターンを有するマスク２７Ｃと、同図（ｄ）
に示すような、複数のピクセルを水平方向と垂直方向と
に二次元に配列したピクセルブロックのパターン２５Ｄ
と、列側の周辺回路のパターン２６Ｄ１と行側の周辺回
路のパターン２６Ｄ２とからなるパターンを有するマス
ク２７Ｄとからなっている。

【００６４】ここで、ピクセルブロックのパターン２５
Ａは、例えば第２実施例の場合のピクセルブロック１０
１に対応するものであり、周辺回路のパターン２６Ａ１
は、例えば第２実施例の場合の、アドレスデコーダ１１
１，ロウ−スキャンシフトレジスタ１２１，ロウドライ
バ１４１，クロック制御回路１６１からなるパターンを
含むものであり、周辺回路のパターン２６Ａ２は、例え
ば第２実施例の場合の、カラム−スキャンシフトレジス
タ１３１，雑音制御回路１５１からなるパターンを含む
ものである。他のピクセルブロックのパターン２５Ｂ，
２５Ｃ，２５Ｄと、周辺回路のパターン（２６Ｂ１，２
６Ｂ２），（２６Ｃ１，２６Ｃ２），（２６Ｄ１，２６
Ｄ２）との関係も同様である。また、周辺回路の構成
が、第４実施例，第６実施例に対応するものである場合
も同様である。

【００６５】この際の回路設計とマスクレイアウトは、
例えば、ピクセルブロックのパターン２５Ａと周辺回路
のパターン２６Ａ１，２６Ａ２のみに対して行ってマス
ク２７Ａを作成し、マスク２７Ａのパターンを左右に反
転したものによって、ピクセルブロックのパターン２５
Ｂと周辺回路のパターン２６Ｂ１，２６Ｂ２とからなる
パターンを有するマスク２７Ｂを作製し、マスク２７Ａ
のパターンを上下に反転したものによって、ピクセルブ
ロックのパターン２５Ｃと周辺回路のパターン２６Ｃ
１，２６Ｃ２とからなるパターンを有するマスク２７Ｃ
を作成し、マスク２７Ａのパターンを左右と上下に反転
したものによって、ピクセルブロックのパターン２５Ｄ
と周辺回路のパターン２６Ｄ１，２６Ｄ２とからなるパ
ターンを有するマスク２７Ｄを作成する。

【００６６】このようにして作成された露光用マスクを
用いてイメージセンサを製作する場合には、同図（ｅ）
に示すように、マスク２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ
を使用して、順次、位置合わせを行いながら、シリコン
基板上に４回の露光を行うことにより、ピクセルブロッ
ク２８Ａ，２８Ｂ，２７Ｃ，２７Ｄが左右上下に連接し
てピクセルアレイ２８１を形成するとともに、各ピクセ
ルブロック２８Ａ，２８Ｂ，２７Ｃ，２７Ｄの周囲にそ
れぞれ周辺回路（２９Ａ１，２９Ａ２），（２９Ｂ１，
２９Ｂ２），（２９Ｃ１，２９Ｃ２），（２９Ｄ１，２
９Ｄ２）が配置されたイメージセンサ基板３０Ａの露光
が行われるので、以後、現像等の周知の処理を行うこと
により、イメージセンサのチップを製作することができ
る。

【００６７】このように、この例のイメージセンサの製
作方法では、一つのピクセルブロックとその周辺回路に
対する回路設計とマスクレイアウトによって形成したパ
ターンによって作成した露光用マスクと、このパターン
を左右に反転して形成したパターンによって作成した露
光用マスクと、上下に反転して形成したパターンによっ
て作成した露光用マスクと、左右と上下に反転して形成
したパターンによって作成した露光用マスクとを用い、
順次、位置合わせしながら４回の露光を行うことによっ
て、イメージセンサ基板を製作するので、イメージセン
サの回路設計とマスクレイアウトに必要な工数を削減す
ることができる。また、この例のイメージセンサの製作
方法では、４枚の露光用マスクを用いて４回の露光を行
って１つのイメージセンサのチップを作成するため、１
枚の露光用マスクによって露光可能な面積に対して、最
大４倍の面積規模のイメージセンサを製作することがで
きる。

【００６８】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、各ピクセ
ルブロックとそれぞれの周辺回路とは、同時に動作させ
てもよく、又はそれぞれ異なる時刻に順次動作させるよ
うにしてもよい。後者の方法によれば、イメージセンサ
を動作させるための電力を低減することができる。ま
た、感度比較・較正用ピクセルとして、各ピクセルブロ
ック内のピクセルを使用して、このピクセルに基づく雑
音制御回路の出力を比較してばらつきを検出し、出力が
等しくなるように両出力増幅器の利得の補正を行うよう
にしてもよく、この方法によれば、有効画素領域外に感
度比較・較正用ピクセル及びその制御回路を設ける必要
がなくなる。

【００６９】

【発明の効果】以上説明したように、この発明のイメー
ジセンサによれば、ピクセルアレイと周辺回路を、２分
割又は４分割して配置したので、ピクセルアレイ内の配
線の負荷による遅延を小さくして、読み出しのフレーム
レートを向上させ、さらに、イメージセンサの設計工数
を大幅に削減することができる。さらに、ピクセルアレ
イを２分割又は４分割したピクセルブロックに対して、
感度比較・較正用ピクセルを設けたので、分割して配置
されたピクセルブロックに対応する各雑音制御回路内の
出力用増幅器の利得ばらつきを検出するとともに、利得
ばらつきの補正を行うことができる。また、雑音制御回
路出力にＡ／Ｄ変換器を設けて、イメージセンサ出力を
ディジタル信号化したので、アナログ信号の引き回しが
少なくなり、映像出力においてレベルばらつきを生じる
恐れが少なくなるとともに、ノイズを低減することがで
きる。また、２枚又は４枚の露光用マスクを用いて、２
回又は４回の露光を行うことによって、１つのイメージ
センサのチップを製作するため、１枚の露光用マスクで
露光可能な面積に対して、最大２倍又は４倍の面積規模
のイメージセンサを製作することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図２】この発明の第２実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図３】この発明の第３実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図４】この発明の第４実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図５】この発明の第５実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図６】この発明の第６実施例であるイメージセンサの
電気的構成を示すブロック図である。

【図７】この発明の第７実施例であるイメージセンサの
製作方法を説明するための説明図である。

【図８】この発明の第８実施例であるイメージセンサの
製作方法を説明するための説明図である。

【図９】この発明の第９実施例であるイメージセンサの
製作方法を説明するための説明図である。

【図１０】この発明の第１０実施例であるイメージセン
サの製作方法を説明するための説明図である。

【図１１】従来のＣＭＯＳ型イメージセンサの構成を示
す図である。

【符号の説明】

１９Ａ，１９Ｂ，１９Ｃ，１９Ｄ，２５Ａ，２５Ｂ，２
５Ｃ，２５Ｄピクセルブロックのパターン ２０Ａ１，２０Ｂ１，２０Ｃ１，２０Ｄ１，２６Ａ１，
２６Ｂ１，２６Ｃ１，２６Ｄ１
列側の周辺回路のパターン ２０Ａ２，２０Ｂ２，２０Ｃ２，２０Ｄ２，２６Ａ２，
２６Ｂ２，２６Ｃ２，２６Ｄ２
行側の周辺回路のパターン ２１，２１Ａ，２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ
露光用マスク ２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ，２８Ａ，２８Ｂ，２
８Ｃ，２８Ｄピクセルブロック ２３Ａ１，２３Ｂ１，２３Ｃ１，２３Ｄ１，２９Ａ１，
２９Ｂ１，２９Ｃ１，２９Ｄ１
列側の周辺回路 ２３Ａ２，２３Ｂ２，２３Ｃ２，２３Ｄ２，２９Ａ２，
２９Ｂ２，２９Ｃ２，２９Ｄ２
行側の周辺回路 ２４，２４Ａ，３０，３０Ａ 基板 １００，１００Ａ ピクセルアレイ １０１，１０２，１０３，１０４ ピクセルブロッ
ク １１１，１１２，１１３，１１４ アドレスデコー
ダ １２１，１２２，１２３，１２４ ロウ−スキャン
シフトレジスタ（ロウ選択手段） １３１，１３２，１３３，１３４ カラム−スキャ
ンシフトレジスタ（カラム選択手段） １４１，１４２，１４３，１４４ ロウドライバ
（ロウ選択手段） １５１，１５１Ａ，１５２，１５２Ａ，１５３，１５３
Ａ，１５４，１５４Ａ雑音制御回路（雑音制御手段） １６１，１６２，１６３，１６４ クロック制御回
路 １７１，１７２，１７３，１７４ 感度比較・較正
用ピクセル １８１，１８２，１８３，１８４ Ａ／Ｄコンバー
タ（アナログディジタル変換手段） ２２０，２２１，２８０，２８１ イメージセンサ
基板

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−135013（ＪＰ，Ａ) 特開 平６−339072（ＪＰ，Ａ) 特開 平６−217206（ＪＰ，Ａ) 特開 平５−308580（ＪＰ，Ａ) 特開 平５−153499（ＪＰ，Ａ) 特開 平５−137071（ＪＰ，Ａ) 特開 平５−95513（ＪＰ，Ａ) 特開 平４−315378（ＪＰ，Ａ) 実開 平１−175074（ＪＰ，Ｕ) 実開 平１−153783（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/30 - 5/335

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 複数のピクセルを行方向と列方向とに二
   次元に配列したピクセルブロックを、前記行方向又は列
   方向に２個連接して配列してピクセルアレイを形成する
   とともに、該ピクセルブロックを形成する複数のピクセ
   ルの読み出し行を列方向に選択するロウ選択手段を各ピ
   クセルブロックの列側の外側に沿って配置し、該ピクセ
   ルブロックを形成する複数のピクセルの出力列を行方向
   に選択するカラム選択手段を各ピクセルブロックの行側
   の外側に沿って配置するとともに、該出力列ごとにピク
   セル出力の雑音制御を行う雑音制御手段を前記カラム選
   択手段ごとに隣接して配置したことを特徴とするイメー
   ジセンサ。
2. 【請求項２】 複数のピクセルを行方向と列方向とに二
   次元に配列したピクセルブロックを、前記行方向及び列
   方向に２個ずつ連接して配列してピクセルアレイを形成
   するとともに、該ピクセルブロックを形成する複数のピ
   クセルの読み出し行を列方向に選択するロウ選択手段を
   各ピクセルブロックの列側の外側に沿って配置し、該ピ
   クセルブロックを形成する複数のピクセルの出力列を行
   方向に選択するカラム選択手段を各ピクセルブロックの
   行側の外側に沿って配置するとともに、該出力列ごとに
   ピクセル出力の雑音制御を行う雑音制御手段を前記カラ
   ム選択手段ごとに隣接して配置したことを特徴とするイ
   メージセンサ。
3. 【請求項３】 前記行方向及び／又は列方向に連接する
   ２個のピクセルブロックごとに、感度比較・較正用ピク
   セルを設け、該感度比較・較正用ピクセルに基づく両ピ
   クセルブロックの雑音制御手段の出力を比較することに
   よって、該両雑音制御手段の出力増幅器の利得ばらつき
   を検出するように構成したことを特徴とする請求項１又
   は２記載のイメージセンサ。
4. 【請求項４】 前記利得ばらつきの検出結果に基づい
   て、前記両雑音制御手段の出力増幅器の利得ばらつきを
   補正するように構成したことを特徴とする請求項３記載
   のイメージセンサ。
5. 【請求項５】 前記各雑音制御手段の出力側に該雑音制
   御手段からのアナログ信号からなる出力をディジタル信
   号に変換するアナログディジタル変換手段を設けたこと
   を特徴とする請求項１又は２記載のイメージセンサ。
6. 【請求項６】 複数のピクセルを行方向と列方向とに二
   次元に配列したピクセルブロックのパターンに対して、
   該ピクセルブロックの列側の外側に沿って列側の周辺回
   路のパターンを配置し、該ピクセルブロックの行側の外
   側に沿って行側の周辺回路のパターンを配置した第１の
   パターンと、該第１のパターンを行方向又は列方向に反
   転した第２のパターンとを、該両パターンにおける前記
   各ピクセルブロックのパターンが、行方向又は列方向に
   連接して配列してピクセルアレイのパターンを形成する
   ように配置した露光用マスクを用いて基板上に露光を行
   うことによって、該基板上にイメージセンサを形成する
   ことを特徴とするイメージセンサの製作方法。
7. 【請求項７】 複数のピクセルを行方向と列方向とに二
   次元に配列したピクセルブロックのパターンに対して、
   該ピクセルブロックの列側の外側に沿って列側の周辺回
   路のパターンを配置し、該ピクセルブロックの行側の外
   側に沿って行側の周辺回路のパターンを配置した第１の
   パターンと、該第１のパターンを行方向に反転した第２
   のパターンと、該第１のパターンを列方向に反転した第
   ３のパターンと、該第１のパターンを行方向及び列方向
   に反転した第４のパターンとを、該各パターンにおける
   前記各ピクセルブロックのパターンが、行方向及び列方
   向に連接して配列してピクセルアレイのパターンを形成
   するように配置した露光用マスクを用いて基板上に露光
   を行うことによって、該基板上にイメージセンサを形成
   することを特徴とするイメージセンサの製作方法。
8. 【請求項８】 複数のピクセルを行方向と列方向とに二
   次元に配列したピクセルブロックのパターンに対して、
   該ピクセルブロックの列側の外側に沿って列側の周辺回
   路のパターンを配置し、該ピクセルブロックの行側の外
   側に沿って行側の周辺回路のパターンを配置して形成し
   た第１のパターンを有する露光用マスクと、該第１のパ
   ターンを行方向又は列方向に反転した第２のパターンを
   有する露光用マスクとを用いて、該両露光用マスクによ
   る前記両ピクセルブロックのパターンが、行方向または
   列方向に連接して配列してピクセルアレイのパターンを
   形成するように１つの基板上に順次露光を行うことによ
   って、該基板上にイメージセンサを形成することを特徴
   とするイメージセンサの製作方法。
9. 【請求項９】 複数のピクセルを行方向と列方向とに二
   次元に配列したピクセルブロックのパターンに対して、
   該ピクセルブロックの列側の外側に沿って列側の周辺回
   路のパターンを配置し、該ピクセルブロックの行側の外
   側に沿って行側の周辺回路のパターンを配置した第１の
   パターンを有する露光用マスクと、該第１のパターンを
   行方向に反転した第２のパターンを有する露光用マスク
   と、該第１のパターンを列方向に反転した第３のパター
   ンを有する露光用マスクと、該第１のパターンを行方向
   及び列方向に反転した第４のパターンを有するた露光用
   マスクとを用いて、該各露光用マスクによる前記各ピク
   セルブロックのパターンが、行方向及び列方向に連接し
   て配列してピクセルアレイのパターンを形成するように
   １つの基板上に順次露光を行うことによって、該基板上
   にイメージセンサを形成することを特徴とするイメージ
   センサの製作方法。