JP3011163B2 - 命令トレース装置 - Google Patents
命令トレース装置Info
- Publication number
- JP3011163B2 JP3011163B2 JP9322374A JP32237497A JP3011163B2 JP 3011163 B2 JP3011163 B2 JP 3011163B2 JP 9322374 A JP9322374 A JP 9322374A JP 32237497 A JP32237497 A JP 32237497A JP 3011163 B2 JP3011163 B2 JP 3011163B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- trace
- traced
- execution
- sample signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、情報処理装置の性能分析に必要なトレース情
報を格納するための命令トレース装置に関する。
し、特に、情報処理装置の性能分析に必要なトレース情
報を格納するための命令トレース装置に関する。
【０００２】
【従来の技術】この種の従来の命令トレース装置は、１
命令実行ごとに命令アドレスや命令語やクロック値をト
レースメモリに記録していた。このため、トレースメモ
リのメモリ不足、及びこれに対処するためのメモリ容量
の増大を招くことになる。
命令実行ごとに命令アドレスや命令語やクロック値をト
レースメモリに記録していた。このため、トレースメモ
リのメモリ不足、及びこれに対処するためのメモリ容量
の増大を招くことになる。
【０００３】このような問題の解決を図るため、例えば
特開平５−１２０７０号公報には、トレースメモリの容
量を浪費せず、メモリ容量の増加を防止する命令トレー
ス装置として、トレース情報を出力する複数のプロセッ
サと、そのトレース情報を記憶するトレースメモリと、
トレース情報のトレースの実行の有無を判断する判断手
段と、この判断手段によりトレースの実行が有のとき前
記トレースメモリの次アドレスを生成するアドレス生成
手段と、このアドレス生成手段により生成されたトレー
スメモリの次アドレスに前記トレース実行の有を示すト
レース情報を記憶する記憶手段と、前記判断手段により
トレース情報の実行が無のとき、当該トレース情報の前
記トレースメモリへの記憶を中断する手段と、を備えた
命令トレース格納装置が提案されている。
特開平５−１２０７０号公報には、トレースメモリの容
量を浪費せず、メモリ容量の増加を防止する命令トレー
ス装置として、トレース情報を出力する複数のプロセッ
サと、そのトレース情報を記憶するトレースメモリと、
トレース情報のトレースの実行の有無を判断する判断手
段と、この判断手段によりトレースの実行が有のとき前
記トレースメモリの次アドレスを生成するアドレス生成
手段と、このアドレス生成手段により生成されたトレー
スメモリの次アドレスに前記トレース実行の有を示すト
レース情報を記憶する記憶手段と、前記判断手段により
トレース情報の実行が無のとき、当該トレース情報の前
記トレースメモリへの記憶を中断する手段と、を備えた
命令トレース格納装置が提案されている。
【０００４】トレース情報が出力されるとトレースの実
行の有無を判断し、当該トレースの実行が有のときトレ
ースメモリの次アドレスを生成して当該次アドレスにト
レース情報を記憶し、一方トレースの実行が無のとき当
該トレース情報のトレースメモリへの記憶を中断するの
で、トレースメモリのメモリ容量の浪費を防止する効果
がある。
行の有無を判断し、当該トレースの実行が有のときトレ
ースメモリの次アドレスを生成して当該次アドレスにト
レース情報を記憶し、一方トレースの実行が無のとき当
該トレース情報のトレースメモリへの記憶を中断するの
で、トレースメモリのメモリ容量の浪費を防止する効果
がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の装置においては、分岐命令から分岐命令までの基本
ブロックごとの性能情報やサブルーチンごとの性能情報
が効果的に長時間得られない、という問題点を有してい
る。
来の装置においては、分岐命令から分岐命令までの基本
ブロックごとの性能情報やサブルーチンごとの性能情報
が効果的に長時間得られない、という問題点を有してい
る。
【０００６】その理由は、トレースの実行が有の場合、
全ての命令を記憶することからトレースメモリが不足す
る、ためである。また分岐命令以外のトレースの実行を
無にすると、分岐命令以外の場所で起きた性能低下情
報、例えばキャッシュミスなどの情報を得ることができ
ない、ためである。
全ての命令を記憶することからトレースメモリが不足す
る、ためである。また分岐命令以外のトレースの実行を
無にすると、分岐命令以外の場所で起きた性能低下情
報、例えばキャッシュミスなどの情報を得ることができ
ない、ためである。
【０００７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、基本ブロックご
との性能情報やサブルーチンごとの性能情報のトレース
を得る場合に、分岐命令間の命令やサブルーチン間の命
令全部をトレースメモリに格納することを要し無くし、
トレースメモリの浪費を防ぐ、命令トレース装置を提供
することにある。
てなされたものであって、その目的は、基本ブロックご
との性能情報やサブルーチンごとの性能情報のトレース
を得る場合に、分岐命令間の命令やサブルーチン間の命
令全部をトレースメモリに格納することを要し無くし、
トレースメモリの浪費を防ぐ、命令トレース装置を提供
することにある。
【０００８】また、本発明の他の目的は、サイクル数や
実行命令数だけでなく、他の性能低下要因、例えばＴＬ
Ｂ（ｔｒａｎｓｌａｔｉｏｎ ｌｏｏｋ−ａｓｉｄｅ
ｂｕｆｆｅｒ；アドレス変換を高速化する機構）ミス回
数や、キャッシュミス回数などを被トレースイベントと
することにより、より効果的な性能情報のトレースを取
得可能とした命令トレース装置を提供することにある。
実行命令数だけでなく、他の性能低下要因、例えばＴＬ
Ｂ（ｔｒａｎｓｌａｔｉｏｎ ｌｏｏｋ−ａｓｉｄｅ
ｂｕｆｆｅｒ；アドレス変換を高速化する機構）ミス回
数や、キャッシュミス回数などを被トレースイベントと
することにより、より効果的な性能情報のトレースを取
得可能とした命令トレース装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明の命令トレース装置は、１回目の分岐命令が
実行された後から次の分岐命令の実行までの間、もしく
はサーブルーチン命令が実行された後からリターン命令
の実行までの間に生起した被トレースイベント情報の数
を計数し、前記命令アドレス情報とともに前記被トレー
スイベント情報計数値をトレースメモリに格納するよう
に制御する手段を備えたことを特徴としたものである。
め、本発明の命令トレース装置は、１回目の分岐命令が
実行された後から次の分岐命令の実行までの間、もしく
はサーブルーチン命令が実行された後からリターン命令
の実行までの間に生起した被トレースイベント情報の数
を計数し、前記命令アドレス情報とともに前記被トレー
スイベント情報計数値をトレースメモリに格納するよう
に制御する手段を備えたことを特徴としたものである。
【００１０】本発明は、好ましくは、トレースする命令
語の条件を指定するトレース条件指定手段と、実行命令
語がトレース条件指定手段で指定された条件に一致した
場合にサンプル信号を出力するサンプル信号生成手段
と、実行命令アドレスをサンプル信号によって格納する
第１の命令アドレス格納手段と、前記手段の出力をサン
プル信号によって格納する第２の命令アドレス格納手段
と、複数の被トレースイベント信号をシステムクロック
信号によって計数し、サンプル信号によってリセットさ
れる複数の被トレースイベント計数手段と、前記計数手
段の出力をサンプル信号によって格納する被トレースイ
ベント格納手段と、サンプル信号によって書込み信号を
出力する書込み信号生成手段と、前記書込み信号に従い
前記第２の命令アドレス格納手段の出力と前記複数の被
トレースイベント格納手段の出力とを順番に記録するト
レースメモリと、を備えている。
語の条件を指定するトレース条件指定手段と、実行命令
語がトレース条件指定手段で指定された条件に一致した
場合にサンプル信号を出力するサンプル信号生成手段
と、実行命令アドレスをサンプル信号によって格納する
第１の命令アドレス格納手段と、前記手段の出力をサン
プル信号によって格納する第２の命令アドレス格納手段
と、複数の被トレースイベント信号をシステムクロック
信号によって計数し、サンプル信号によってリセットさ
れる複数の被トレースイベント計数手段と、前記計数手
段の出力をサンプル信号によって格納する被トレースイ
ベント格納手段と、サンプル信号によって書込み信号を
出力する書込み信号生成手段と、前記書込み信号に従い
前記第２の命令アドレス格納手段の出力と前記複数の被
トレースイベント格納手段の出力とを順番に記録するト
レースメモリと、を備えている。
【００１１】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の命令トレース装置は、その好まし
い実施の形態において、トレース対象の命令語の条件を
指定するトレース条件指定手段（図１の１０）と、実行
命令語が前記トレース条件指定手段で指定された条件に
一致した場合にサンプル信号を出力するサンプル信号生
成手段（図１の１２）と、実行命令アドレスを前記サン
プル信号によって格納する第１の命令アドレス格納手段
（図１の２１）と、前記第１の命令アドレス格納手段の
出力をサンプル信号によって格納する第２の命令アドレ
ス格納手段（図１の２２）と、複数の被トレースイベン
ト信号をシステムクロック信号によって計数し前記サン
プル信号によってリセットされる複数の被トレースイベ
ント計数手段（図１の３０、３２、３４、３６）と、前
記複数の被トレースイベント計数手段の計数値を前記サ
ンプル信号によってそれぞれ格納する複数の被トレース
イベント格納手段（図１の３１、３３、３５、３７）
と、前記サンプル信号によって書込み信号を出力する書
込み信号生成手段（図１の１３）と、前記書込み信号に
従い前記第２の命令アドレス格納手段（図１の２２）の
出力と前記複数の被トレースイベント格納手段（図１の
３１、３３、３５、３７）の出力とを順番に記録するト
レースメモリ（図１の４０）と、を備える。
に説明する。本発明の命令トレース装置は、その好まし
い実施の形態において、トレース対象の命令語の条件を
指定するトレース条件指定手段（図１の１０）と、実行
命令語が前記トレース条件指定手段で指定された条件に
一致した場合にサンプル信号を出力するサンプル信号生
成手段（図１の１２）と、実行命令アドレスを前記サン
プル信号によって格納する第１の命令アドレス格納手段
（図１の２１）と、前記第１の命令アドレス格納手段の
出力をサンプル信号によって格納する第２の命令アドレ
ス格納手段（図１の２２）と、複数の被トレースイベン
ト信号をシステムクロック信号によって計数し前記サン
プル信号によってリセットされる複数の被トレースイベ
ント計数手段（図１の３０、３２、３４、３６）と、前
記複数の被トレースイベント計数手段の計数値を前記サ
ンプル信号によってそれぞれ格納する複数の被トレース
イベント格納手段（図１の３１、３３、３５、３７）
と、前記サンプル信号によって書込み信号を出力する書
込み信号生成手段（図１の１３）と、前記書込み信号に
従い前記第２の命令アドレス格納手段（図１の２２）の
出力と前記複数の被トレースイベント格納手段（図１の
３１、３３、３５、３７）の出力とを順番に記録するト
レースメモリ（図１の４０）と、を備える。
【００１２】トレース条件指定手段（図１の１０）には
トレースする命令語の条件を指定する。基本ブロックご
とのトレース情報を得たい場合は、分岐命令全体を指定
しておく。
トレースする命令語の条件を指定する。基本ブロックご
とのトレース情報を得たい場合は、分岐命令全体を指定
しておく。
【００１３】被トレースイベント信号には、“１”（実
行サイクル数を計数するため）、ＴＬＢミス生起信号、
キャッシュミス生起信号などを割り当てる。このように
設定すると、分岐命令ごとに、サンプル信号が生成さ
れ、分岐命令間、即ち基本ブロックで計数された被トレ
ースイベントが、分岐命令アドレスとともにトレースメ
モリに記録される。このようにして基本ブロックごとの
性能情報トレースが得られる。
行サイクル数を計数するため）、ＴＬＢミス生起信号、
キャッシュミス生起信号などを割り当てる。このように
設定すると、分岐命令ごとに、サンプル信号が生成さ
れ、分岐命令間、即ち基本ブロックで計数された被トレ
ースイベントが、分岐命令アドレスとともにトレースメ
モリに記録される。このようにして基本ブロックごとの
性能情報トレースが得られる。
【００１４】サブルーチンごとのトレース情報を得たい
場合は、トレース条件指定手段（図１の１０）にサブル
ーチンコール命令とリターン命令を指定すればよい。
場合は、トレース条件指定手段（図１の１０）にサブル
ーチンコール命令とリターン命令を指定すればよい。
【００１５】
【実施例】次に、上記した本発明の実施の形態について
更に詳細に説明すべく、本発明の実施例について図面を
参照して説明する。
更に詳細に説明すべく、本発明の実施例について図面を
参照して説明する。
【００１６】図１は本発明の一実施例の構成を示す図で
ある。図１を参照すると、本発明の一実施例において、
トレース条件指定手段１０には、トレースする命令語の
条件が指定される。実行命令語１１には、実行した命令
語が、実行命令アドレス２０にはそのアドレスがセット
（表示）される。トレース条件指定手段１０に指定され
た命令語が実行命令語１１にセットされると、サンプル
信号生成手段１２は、サンプル信号を出力する。サンプ
ル信号が発生すると第１の命令アドレス格納手段２１に
出力が格納される。
ある。図１を参照すると、本発明の一実施例において、
トレース条件指定手段１０には、トレースする命令語の
条件が指定される。実行命令語１１には、実行した命令
語が、実行命令アドレス２０にはそのアドレスがセット
（表示）される。トレース条件指定手段１０に指定され
た命令語が実行命令語１１にセットされると、サンプル
信号生成手段１２は、サンプル信号を出力する。サンプ
ル信号が発生すると第１の命令アドレス格納手段２１に
出力が格納される。
【００１７】本実施例では４個の被トレースイベント信
号３，４，５，６と４個の被トレースイベント計数手段
３０，３２，３４，３６と、４個の被トレースイベント
格納手段３１，３３，３５，３７を備えているが、これ
らの数は必要に応じて増減してよい。
号３，４，５，６と４個の被トレースイベント計数手段
３０，３２，３４，３６と、４個の被トレースイベント
格納手段３１，３３，３５，３７を備えているが、これ
らの数は必要に応じて増減してよい。
【００１８】本実施例では、被トレースイベント信号と
して、３に論理“１”、４に命令終了信号、５にＴＬＢ
ミス生起信号、６にキャッシュミス生起信号を割り当て
ている。これらがシステムクロック信号２によって、被
トレースイベント計数手段３３０，３２，３４，３６で
それぞれ計数され、それぞれサイクル数、実行命令数、
ＴＬＢミス回数、キャッシュミス回数として出力され
る。
して、３に論理“１”、４に命令終了信号、５にＴＬＢ
ミス生起信号、６にキャッシュミス生起信号を割り当て
ている。これらがシステムクロック信号２によって、被
トレースイベント計数手段３３０，３２，３４，３６で
それぞれ計数され、それぞれサイクル数、実行命令数、
ＴＬＢミス回数、キャッシュミス回数として出力され
る。
【００１９】各被トレースイベント計数手段３０，３
２，３４，３６は、サンプル信号生成手段１２からサン
プル信号が与えられるたびに、その出力が被トレースイ
ベント格納手段３１，３３，３５，３７に格納され、各
被トレースイベント計数手段は０にリセットされる。
２，３４，３６は、サンプル信号生成手段１２からサン
プル信号が与えられるたびに、その出力が被トレースイ
ベント格納手段３１，３３，３５，３７に格納され、各
被トレースイベント計数手段は０にリセットされる。
【００２０】第２の命令アドレス格納手段２２は、サン
プル信号が与えられると第１の命令アドレス格納手段２
１の出力を格納する。
プル信号が与えられると第１の命令アドレス格納手段２
１の出力を格納する。
【００２１】書込み信号生成手段１３はサンプル信号が
与えられると適切なタイミングで書込み信号をトレース
メモリ４０に出力する。
与えられると適切なタイミングで書込み信号をトレース
メモリ４０に出力する。
【００２２】トレースメモリ４０は、書込み信号に従い
第２の命令アドレス格納手段２２，被トレースイベント
格納手段３１，３３，３５，３７の出力を書込アドレス
を順番に変えながら記録する。
第２の命令アドレス格納手段２２，被トレースイベント
格納手段３１，３３，３５，３７の出力を書込アドレス
を順番に変えながら記録する。
【００２３】次に、本発明の実施例の動作について図１
を参照して詳細に説明する。
を参照して詳細に説明する。
【００２４】基本ブロックごとのトレース情報を得たい
場合には、トレース条件指定手段１０に分岐命令全体を
指定しておく。実行命令語１１に分岐命令が表示される
と、サンプル信号生成手段１２はサンプル信号を出力す
る。
場合には、トレース条件指定手段１０に分岐命令全体を
指定しておく。実行命令語１１に分岐命令が表示される
と、サンプル信号生成手段１２はサンプル信号を出力す
る。
【００２５】これにより第１の命令アドレス格納手段２
１に分岐命令のアドレスが格納される。
１に分岐命令のアドレスが格納される。
【００２６】２回めの分岐命令が命令実行語１１に表示
されると、第２のアドレス格納手段２２には第１の命令
アドレス格納手段２１の出力、即ち１回めの分岐命令の
アドレスが格納され、被トレースイベント格納手段３
１，３３，３５，３７には１回めの分岐命令と、２回め
の分岐命令の間に計数されたサイクル数、実行命令数、
ＴＬＢミス回数、キャッシュミス回数が格納される。
されると、第２のアドレス格納手段２２には第１の命令
アドレス格納手段２１の出力、即ち１回めの分岐命令の
アドレスが格納され、被トレースイベント格納手段３
１，３３，３５，３７には１回めの分岐命令と、２回め
の分岐命令の間に計数されたサイクル数、実行命令数、
ＴＬＢミス回数、キャッシュミス回数が格納される。
【００２７】第２のアドレス格納手段２２，被トレース
イベント格納手段３１，３３，３５，３７の出力は、書
込み信号生成手段１３により出力された書込み信号に従
い、トレースメモリ４０に順番に記録される。
イベント格納手段３１，３３，３５，３７の出力は、書
込み信号生成手段１３により出力された書込み信号に従
い、トレースメモリ４０に順番に記録される。
【００２８】このようにして分岐命令が実行命令語１１
に表示されるたびに分岐命令間即ち基本ブロックで計数
された被トレースイベントがトレースメモリ４０に記録
され、基本ブロックごとのトレース情報が得られる。
に表示されるたびに分岐命令間即ち基本ブロックで計数
された被トレースイベントがトレースメモリ４０に記録
され、基本ブロックごとのトレース情報が得られる。
【００２９】サブルーチンごとのトレース情報を得たい
場合には、トレース条件指定手段１０にサブルーチンコ
ール命令とリターン命令を指定すればよい。
場合には、トレース条件指定手段１０にサブルーチンコ
ール命令とリターン命令を指定すればよい。
【００３０】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
記記載の効果を奏する。
【００３１】本発明の第１の効果は、基本ブロックごと
のトレース情報、サブルーチンごとのトレース情報を得
る場合に、トレースメモリを浪費することがない、とい
うことである。これにより長時間のトレースが可能にな
る。
のトレース情報、サブルーチンごとのトレース情報を得
る場合に、トレースメモリを浪費することがない、とい
うことである。これにより長時間のトレースが可能にな
る。
【００３２】その理由は、本発明においては、分岐命令
間の命令やサブルーチンコール間の命令全部をトレース
メモリに格納することなく、基本ブロックごとのトレー
ス情報、サブルーチンごとのトレース情報が得られるた
めである。
間の命令やサブルーチンコール間の命令全部をトレース
メモリに格納することなく、基本ブロックごとのトレー
ス情報、サブルーチンごとのトレース情報が得られるた
めである。
【００３３】本発明の第２の効果は、サイクル数や実行
命令数だけでなく、ＴＬＢミス回数やキャッシュミス回
数などの他の性能低下要因の情報を得ることができる、
ということである。
命令数だけでなく、ＴＬＢミス回数やキャッシュミス回
数などの他の性能低下要因の情報を得ることができる、
ということである。
【００３４】その理由は、本発明においては、被トレー
スイベント信号に任意の信号を割り当てることができる
からである。
スイベント信号に任意の信号を割り当てることができる
からである。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
２ システムクロック信号 ３，４，５，６ 被トレースイベント信号 １０ トレース条件指定手段 １１ 実行命令語 １２ サンプル信号生成手段 １３ 書込み信号生成手段 ２０ 実行命令アドレス ２１ 第１のアドレス格納手段 ２２ 第２のアドレス格納手段 ３０，３２，３４，３６ 被トレースイベント計数手段 ３１，３３，３５，３７ 被トレースイベント格納手段 ４０ トレースメモリ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/28 310 G06F 11/34
Claims (4)
- 【請求項１】トレースする命令語の条件を指定するトレ
ース条件指定手段と、 実行命令語が前記トレース条件指定手段で指定された条
件に一致した場合にサンプル信号を出力するサンプル信
号生成手段と、 実行命令アドレスを前記サンプル信号によって格納する
第１の命令アドレス格納手段と、 前記第１の命令アドレス格納手段の出力をサンプル信号
によって格納する第２の命令アドレス格納手段と、 複数の被トレースイベント信号をシステムクロック信号
によって計数し前記サンプル信号によってリセットされ
る複数の被トレースイベント計数手段と、 前記複数の被トレースイベント計数手段の計数値を前記
サンプル信号によってそれぞれ格納する複数の被トレー
スイベント格納手段と、 前記サンプル信号によって書込み信号を出力する書込み
信号生成手段と、 前記書込み信号に従い前記第２の命令アドレス格納手段
の出力と前記複数の被トレースイベント格納手段の出力
とを順番に記録するトレースメモリと、 を備えたことを特徴とする命令トレース装置。 - 【請求項２】１回目の分岐命令が実行された後から次の
分岐命令の実行までの間、もしくはサーブルーチン命令
が実行された後からリターン命令の実行までの間に生起
した被トレースイベント情報の数を計数し、前記命令ア
ドレス情報とともに前記被トレースイベント情報計数値
をトレースメモリに格納するように制御する手段を備え
たことを特徴とする命令トレース装置。 - 【請求項３】前記被トレースイベント情報として、サイ
クル数や、実行命令数の他に、さらに性能低下要因であ
るＴＬＢミス信号数、キャッシュミス信号数など、任意
の信号が選択可能である、ことを特徴とする請求項２記
載の命令トレース装置。 - 【請求項４】トレース対象の前記分岐命令、もしくは前
記サーブルーチン命令及びリターン命令の命令語の条件
を指定する手段を備えると共に、実行命令語が前記指定
された命令語の条件に一致した場合に、サンプル信号を
出力する手段を備え、 前記サンプル信号に基づき、被トレースイベント情報の
数の計数の開始、及び、前記命令のアドレス情報、前記
被トレースイベント情報計数値をトレースメモリに格納
する、ように制御することを特徴とする請求項２記載の
命令トレース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322374A JP3011163B2 (ja) | 1997-11-07 | 1997-11-07 | 命令トレース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322374A JP3011163B2 (ja) | 1997-11-07 | 1997-11-07 | 命令トレース装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11143735A JPH11143735A (ja) | 1999-05-28 |
| JP3011163B2 true JP3011163B2 (ja) | 2000-02-21 |
Family
ID=18142942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322374A Expired - Fee Related JP3011163B2 (ja) | 1997-11-07 | 1997-11-07 | 命令トレース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3011163B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244393A (ja) * | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | パフォーマンス評価装置、及びパフォーマンス評価方法 |
-
1997
- 1997-11-07 JP JP9322374A patent/JP3011163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11143735A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7447946B2 (en) | Storage of trace data within a data processing apparatus | |
| US20020188831A1 (en) | Annotations for transaction tracing | |
| US6327643B1 (en) | System and method for cache line replacement | |
| JP3011163B2 (ja) | 命令トレース装置 | |
| JP3335808B2 (ja) | ベクトル処理装置 | |
| JP2780552B2 (ja) | キャッシュ・メモリ内蔵型マイクロプロセッサ | |
| JP3206559B2 (ja) | ソフトウェア評価システム | |
| JPS59197946A (ja) | メモリ装置 | |
| JP3068451B2 (ja) | 電子計算機 | |
| JP3061818B2 (ja) | マイクロ・プロセッサ用アクセス・モニタ装置 | |
| JPH0415844A (ja) | キャッシュメモリ制御回路 | |
| JPH09282231A (ja) | ライトバック型キャッシュ装置 | |
| JPS581467B2 (ja) | フアイル アクセススイイキロクソウチ | |
| JP2982197B2 (ja) | キャッシュ用バスモニタ回路 | |
| JPH03156653A (ja) | キャッシュメモリ制御方式 | |
| JPS5816361A (ja) | 記憶装置 | |
| JPH0760389B2 (ja) | パイプライン処理型情報処理装置 | |
| JPH05241910A (ja) | トレース情報記憶方式 | |
| Holy et al. | Non-intrusive tool for software testing and debugging: an actual industrial application example | |
| JPH04243436A (ja) | 実行履歴記憶装置 | |
| JPS58223854A (ja) | デ−タ処理システム | |
| JPS605355A (ja) | プログラムル−ト記録装置 | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPH0497459A (ja) | キャッシュ一致処理方式 | |
| JPS6242237A (ja) | 命令バツフアへのロ−ド方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991109 |
|
| LAPS | Cancellation because of no payment of annual fees |