JP3009449B2 - シリコンウェーハに精密な貫通孔を形成する方法 - Google Patents

シリコンウェーハに精密な貫通孔を形成する方法

Info

Publication number
JP3009449B2
JP3009449B2 JP2310124A JP31012490A JP3009449B2 JP 3009449 B2 JP3009449 B2 JP 3009449B2 JP 2310124 A JP2310124 A JP 2310124A JP 31012490 A JP31012490 A JP 31012490A JP 3009449 B2 JP3009449 B2 JP 3009449B2
Authority
JP
Japan
Prior art keywords
wafer
etching
circuit
hole
corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2310124A
Other languages
English (en)
Other versions
JPH03184865A (ja
Inventor
ジェイ ドレイク ドナルド
ジー ホーキンス ウィリアム
アール カンパネリ マイケル
エイ テリア トーマス
Original Assignee
ゼロックス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼロックス コーポレーション filed Critical ゼロックス コーポレーション
Publication of JPH03184865A publication Critical patent/JPH03184865A/ja
Application granted granted Critical
Publication of JP3009449B2 publication Critical patent/JP3009449B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1603—Production of bubble jet print heads of the front shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、（100）シリコンウェーハの上に集積回路
を作る前または後に、方向依存性エッチング（ODE）で
ウェーハに貫通孔を精密に形成する方法に関するもので
ある。より詳細には、本発明は、方向依存性エッチング
により、接合アレイを作るための接合縁すなわち接合面
を形成する精密な貫通孔をもつ集積回路（IC）ウェーハ
チップを作る方法に関するものである。集積回路ウェー
ハサブユニット（チップ）の接合縁すなわち接合面の位
置および寸法を精密に定める能力は、チップモジュール
を使用するすべての拡張型アレイのウェーハチップの形
状を精密に定める場合に使用することができる。これら
のウェーハチップを拡張型アレイに一直線に配列して、
インクジェットプリンタのベージ幅印字ヘッドあるいは
RISアレイやROSアレイが作られる。
従来の技術 集積回路を製作したあとシリコンウェーハに貫通孔を
形成する従来の試みは、多くの問題に直面した。集積回
路の大部分は（100）シリコンウェーハの中に製作され
るので、最も精密な製作工程は、ウェーハの表面に（11
1）面のトラフすなわち凹部をエッチングする必要があ
る。しかし、高熱処理（800℃以上）のためにシリコン
とアルミニウムの相互拡散が生じるので、集積回路網の
上に熱分解窒化シリコンの標準耐蝕マスク層を塗布する
ことはできない。このため、貫通孔を形成する従来の方
法の１つは、ウェーハの上面（回路面）とはは反対側の
ウェーハの底面に、ウェーハの上面とちょうど交差する
ように、（111）面のトラフをエッチングする。ウェー
ハの底面にトラフのみをエッチングする場合の基本的な
問題点は、エッチングされない上面側の開口の幅がウェ
ーハの厚さの関数であることである。ウェーハの厚さに
相違があるのは普通であるから、開口をウェーハの回路
面に精密に設けることができなかった。たとえば、貫通
孔Ｈが集積回路ICの隣で20ミル厚のウェーハW1の集積回
路面CSとちょうど交差するように（第1B図参照）エッチ
ングマスクを設計すれば、19ミル厚のウェーハW2につい
ては、実際に1.4ミル幅の開口が生じ（第1A図参照）、2
1ミル厚のウェーハW3については、開口はまったく生じ
ないであろう（第1C図参照）。
ウェーハの厚さの相違による効果は、米国特許第4,16
9,008号に指摘されている。この米国特許は、（100）シ
リコンウェーハの上面および底面にトラフをエッチング
することによってウェーハにインクジェットノズルを形
成する方法を開示している。この方法は接合縁を形成し
ていないし、またウェーハに集積回路を製作したあと実
施されていない。また、この方法に使用されている耐蝕
層はプラズマ窒化シリコンではない。
サーマルインクジェットプリンタは、印字ヘッドたと
えば第２図に示した米国特許第4,169,008号に記載のル
ーフシューター型印字ヘッドを有する。印字ヘッドは、
ノズル２、ノズル口へインクジェットを供給するリザー
バ３、および集積回路網４を含むシリコンウェーハサブ
ユニット（チップ）から成っている。集積回路網は、電
気的刺激に応じて通路６内のインクを蒸発させる抵抗発
熱体を有する。インクの蒸発で発生した気泡により、イ
ンク滴が発生し、記録媒体へ向かって発射される。ある
印字ヘッドたとえば第３図に示した米国特許第4,601,77
7号に記載のサイドシューター型印字ヘッドは、接合さ
れて支持板の上に積層された多数のウェーハチップS1,S
2,S3から成っている。サイドシューター型印字ヘッド
は、ノズル７と、各ノズル７から噴射されるインクを制
御するため発熱体板９の上に設置された抵抗発熱体回路
８を有する。どちらの場合も、印字ヘッドは、インク源
に通じているドーター（娘）ボードとワイヤボンディン
グされている。ドーターボードは、記録媒体たとえば用
紙の表面を横切って往復するインクジェットプリンタの
キャリッジの上に搭載されている。上記の代わりに、多
数のチップS1,S2,S3をページ幅の長さに接合して、第４
図に示すようなページ幅アレイを作ることができる。ペ
ージ幅アレイ構造の場合は、アレイが固定されていて、
記録媒体のほうがアレイに直角な方向に一定速度で動
く。
現在は、ページ幅に相当する長さのシリコンウェーハ
を入手できないので、シリコンウェーハの上にノズル、
通路、および集積回路網を作り、これらのウェーハを接
合面すなわち接合縁を有するサブユニット（チップ）に
分割し、それらの接合面で接合してチップを一直線に配
列し、ページ幅のアレイを作り、そのアレイを基板に取
りつけてページ幅印字ヘッドを作ることが行われてい
る。もし必要ならば、完全な印字ヘッドを作るためのウ
ェーハの積層工程を、チップに分割する前または後に行
うことができる。チップが均一になるように、回路網に
対する接合面すなわち接合縁の位置は正確でなければな
らない。それに加えて、ウェーハをチップに分割する工
程は、チップを配列してアレイを作る工程の前に一括し
て行われるので、後の配列工程は、通例、さまざまな厚
さのチップが入っている容器からチップを選び出す必要
がある。チップS1,S2,S3に斜めの接合面を作ると、隣接
するチップ間の高さの差Δｈによって、チップの回路面
のCSに0.7Δｈの横ずれが生じる（第５図参照）。
第6A図および第6B図に示した接合縁を形成する従来の
方法は、ウェーハの一方の面に溝10を方向依存性エッチ
ングし、ウェーハの反対側の面にダイスカット11を設
け、線12に沿って力Ｆを加え、ウェーハをチップに折断
して接合縁13を形成する（第6A図）。この方法の欠点
は、折断縁がパッシベーション層に50ミクロンに達する
ひび割れを生じさせることがあること、接合縁13が鋭い
縁であるため容易に損傷すること、２つのチップの厚さ
の差Δｈによって一方のチップ面が他方のチップ面に対
し0.7Δｈの横ずれを起こすことである。この横ずれ
は、（111）エッチング面の角度のせいである。
第３図に示した接合面を形成する別の従来の方法は、
ウェーハを完全に貫くトラフを方向依存性エッチングし
て、ウェーハに平行四辺形断面を与える。この方法によ
れば、接合面15,16は（111）結晶面である。この方法の
利点は、（１）ウェットエッチングにより接合面が穏や
かに形成されること、（２）接合面が丈夫な結晶面であ
ることである。欠点は、２つの別個の貫通エッチングを
行う必要があることと、接合面間の面積が広いため、塵
の粒子がぴったりした接合を妨げる可能性があることで
ある。
第7A図および第7B図に示したさらに別の従来の方法
は、必要な貫通エッチングは１つだけであり、ウェーハ
の一方の面に少なくとも１つの貫通エッチング20を行っ
て第１接合面21を形成すると共に、ウェーハをチップ１
とチップ２に分割し、次にトラフ22を貫いてダイスカッ
ト23を行ない第２接合面24を形成する。そのあと各チッ
プの第１接合面21と隣のチップの第２接合面24を突き合
わしてアレーを作る（第7B図）。この方法は、必要なエ
ッチング時間が短く、また接合面の面積が狭い。しか
し、ダイスカットが必要なので、パッシベーション層に
ひび割れが生じる可能性がある。また、この方法は、隣
接するチップの高さの差Δｈによって0.7Δｈの横ずれ
を生じやすい。
第8A図および第8B図に示したさらに別の従来の方法で
は、回路面から、底面に切削した溝Ｇまで、反応性イオ
ンエッチング（RIE）によって接合縁を形成する。この
方法は、垂直接合面25,26を形成するので、隣接するチ
ップの高さの差による横ずれが生じないという利点があ
る。欠点は、高エネルギーのイオンで酸化物が損傷する
おそれがあるので、金属酸化物シリコン（MOS）を作る
前に、RIE深溝をエッチングしなければならないことで
ある。
米国特許第4,601,777号は、（100）シリコンウェーハ
で作られたサーマルインクジェット印字ヘッドを開示し
ている。ウェーハをチップに分割して印字ヘッドを作
り、その印字ヘッドを一直線に整列させてページ幅アレ
イを作ることができる。ウェーハはダイシングによって
印字ヘッドに分割される。
米国特許第4,612,554号は、サーマルインクジェット
印字ヘッドとその製造方法を開示している。印字ヘッド
は（100）シリコンウェーハから作られる。耐蝕性熱分
解窒化シリコン層を塗布したあと、集積回路がシリコン
ウェーハの上に作られる。この方法はダイシングによっ
て接合縁を形成している。
米国特許第4,784,721号は、空気流のための薄膜マイ
クロセンサを製作する方法を開示している。この方法
は、（100）シリコンウェーハの底面をエッチングする
だけで、ウェーハに貫通孔を設けていないし、また接合
縁の形成については述べていない。
発明が解決しようとする課題 本発明の第１の目的は、特に、ウェーハに集積回路を
作ったあと、方向依存性エッチングを使用して（100）
シリコンウェーハに精密な貫通孔を作ることである。
第２の目的は、精密な接合縁をもつ（100）シリコン
ウェーハチップを作ることである。
第３の目的は、隣接する（100）シリコンウェーハチ
ップを精密に一直線に整列させてページ幅印字ヘッドを
作ることである。
課題を解決するための手段 本発明は、シリコンとアルミニウムの相互拡散なしに
ウェーハの回路面をマスクすることができる比較的低温
（250〜450℃）で塗布できるエッチング剤たとえばプラ
ズマ窒化シリコンを使用している。
本発明の方法は、集積回路を（100）シリコンウェー
ハの上に製作する。集積回路を製作したあと、回路およ
びウェーハの底面に耐蝕層を塗布する。これらの耐蝕性
層をパターニングして、上部および下部エッチング口を
形成したあと、ウェーハを異方性エッチングして、前記
上部および下部エッチング口に対応する上部および下部
凹部を形成する。これらの上部および下部凹部は互いに
交差して、ウェーハ上の集積回路網と精密に整合した貫
通孔を形成する。
そのあと、ウェーハを貫通孔に沿って分割し、精密に
形成された接合縁をもつウェーハサブユニット（チッ
プ）を作ることができる。これらの接合縁はダイシング
せずに形成されるので、ウェーハのパッシベーション層
を損傷させる可能性は少ない。ウェーハチップを一列に
並べて、ページ幅インクジェット印字ヘッド、あるいは
（100）シリコンウェーハチップの拡張型アレイが必要
な他の形式の装置を作ることができる。
以下、添付図面を参照して発明を詳細に説明する。
実施例 本発明の方法は、（100）シリコンウェーハの上に集
積回路を製作したあと異方性エッチングによってウェー
ハに所定の寸法の貫通孔を作る。貫通孔はウェーハを貫
通してウェーハの回路面からウェーハの平行な底面まで
伸びている。本発明はウェーハの回路面上の集積回路に
対し貫通孔を正確に設けることができる。貫通孔に沿っ
て接合縁すなわち接合面を形成することができるので、
接合縁すなわち接合面は貫通孔の正確な位置および寸法
を有する。
第９図に示すように、上面31（以下、回路面と呼ぶ）
と反対側の底面32をもつ（100）ウェーハ（シリコンが
好ましい）が準備される。（100）ウェーハは、結晶の
平行六面体構造の面に平行な平面として、単結晶シリコ
ンの電子物理的ジオメトリで定義される（100）面を有
する。上面および底面は、一般に、この（100）面の±
１゜の範囲内にある。結晶シリコンのもう１つの面は、
（111）面と呼ばれ、（100）面に対し54.7゜の角度で傾
いている。本発明は、（100）面を、（111）面よりも相
当早い速度でエッチングするエッチング剤を選択して使
用する。
最初に回路面31と底面32をもつ（100）シリコンウェ
ーハ30を準備し、ウェーハの回路面に集積回路を製作す
る。次にウェーハの回路面および底面に、プラズマ窒化
シリコンの耐蝕性層34（第9B図）を塗布する。続いて回
路面上のプラズマ窒化シリコン耐蝕層をパターニングし
て、貫通孔の所定の位置および寸法を定める上部エッチ
ング口35（第9C図）を所定の位置に所定の寸法で形成す
る。そのあと、底面上のプラズマ窒化シリコン耐蝕層を
パターニングして、上部エッチング口35と一直線に並ん
だ下部エッチング口36を所定の公差で作る。次にウェー
ハを異方性エッチングして、ウェーハの回路面の上部エ
ッチング口35に対応する第１凹部37（第9D図）と、ウェ
ーハの底面の下部エッチング口36に対応する第２凹部38
を作る。第１凹部37は点Ｐで終わっているが、第２凹部
38は矢印で示すように第１凹部37に向かって腐食し続け
る。これらの第１および第２凹部は、（111）面の側壁
が境界をなしている。第２凹部38の異方性エッチング
は、最後に第１凹部37と交差し（第9E図）、（111）面
の側壁40,41が境界をなす貫通孔39を形成する（第9F
図）。この貫通孔は、ウェーハの回路面の上部エッチン
グ口のパターニングで定められた寸法および位置を有す
る。
エッチングにおいて、第１凹部37の（111）面は迅速
にエッチングされ、そして第２凹部38の（111）面に平
行な（111）面で取って代わられる。その理由は、第１
凹部の（111）面と第２凹部の（111）面との交点Ｉ（第
9E図）の所では、エッチングが（111）面に直角な方向
のエッチング速度に比べて迅速に進行するためである。
しかし、第１凹部37の元の（111）面が迅速に腐食して
除かれると、新しい１組の（111）面が出現する。この
新しい１組の（111）面も上部エッチング口35のパター
ンによって決まる。これにより、エッチング突起42が生
じる。エッチング突起は下部エッチング口36のパターン
のほうへ動いて、最後にそのパターンで終わる。内側で
交差する２つの（111）面はエッチング突起42の所で交
差し、エッチングを終わらせる。
上に述べたように、本発明はウェーハの反対側でエッ
チングパターンを使用する。下部エッチング口36のパタ
ーンはウェーハを貫いてエッチングするためのものであ
るが、上部エッチング口35のパターン（通例、下部エッ
チング口のパターンより小さい）は貫通孔の位置および
寸法を制御するように計画される。
本発明は、250〜450℃の温度で塗布される耐蝕性材料
を使用する。これにより、シリコンとアルミニウムの相
互拡散を起こさずに、集積回路に耐蝕層を塗布すること
ができる。シリコンとアルミニウムの相互拡散は高温
（800℃）熱分解窒化シリコン耐蝕性材料を塗布したと
きに起こる。プラズマ窒化シリコンは好ましい耐蝕性材
料であるが、250〜450℃（350℃が好ましい）の温度で
塗布できるものであれば、他の材料を使用してもよい。
本方法によれば、貫通孔の位置および寸法は、回路面
と底面間のウェーハの厚さに関係なく、ウェーハの回路
面に設けたエッチング口によって制御される。従来の方
法はウェーハの厚さの相違によつて貫通孔の位置に誤差
が生じやすいので、これは重要な利点の１つである。
回路面と底面の両方に耐蝕層を塗布する方法の１つ
は、グファイトボートを使用するやり方である。最初
に、一方の面たとえば回路面に耐蝕層を塗布して第１の
被覆面を作り、次に、この第１被覆面をグラファイトボ
ートの上に置き、他方の面に耐蝕層を塗布する。どちら
の面を先に被覆してもよい。回路面および底面の両方を
耐蝕層で十分に被覆することができれば、他の方法を使
用してもよい。
耐蝕層をパターニングして上部および下部エッチング
口を形成する工程は、両面アライナーを使用して実施す
ることできるが、別の方法を使用してもよい。ウェーハ
の回路面のエッチングパターニングは、ODE貫通孔の精
密な開口を定めるばかりでなく、その位置を精密に定め
る働きをする。ウェーハの底面のエッチングパターン
は、一般に、大きく、貫通エッチングの大部分をもたら
す働きをする。したがって、下部エッチング口は、上部
エッチング口と同程度に精密に位置決めする必要はな
い。しかし、異方性エッチングで形成された下部凹部が
回路面の上部エッチング口に対応する上部凹部と交わる
ように、下部エッチング口は上部エッチング口と所定の
公差の範囲内で整合していなければならない。
第10A図〜第10D図に示した本発明の好ましい実施例で
は、異方性エッチングが完了したあと集積回路ウェーハ
の接触パッド51を開くことを考慮してウェーハ50を作
る。この実施例では、最初に回路面53に塗布した耐蝕層
52をパターンニングして、集積回路IC上の所定の位置に
接触パッド口54を作る（第10A図）。次に、上部エッチ
ング口35をさらすが、接触パッド口54を被覆するよう
に、回路面の上に低温酸化物層55を塗布する（第10B
図）。この低温酸化物層は化学気相蒸着法（CVD）で塗
布することができる。次に同様にパターニングして上部
エッチング口35をさらすが、接触パッド口54を被覆する
ように、低温酸化物層55の上に追加耐蝕層56を塗布す
る。（第10C図）。ウェーハを異方性エッチングしたあ
と、追加耐蝕層56を除去して低温酸化物層55をさらし、
そのあと低温酸化物層55を除去して接触パッド口をもつ
最初の耐蝕層52をさらす（第10D図）。これにより接触
パッドをワイヤボンディングすることができる。追加耐
蝕層56は、たとえばCF4/O2プラズマまたは高温燐酸で除
去することができる。低温酸化物層は、たとえば緩衝HF
溶液の中で容易に除去することができる。
本発明の方法は、通常のフォトリトグラフィーでウェ
ーハの回路面に貫通エッチング孔の形状を精密に（寸法
的および位置的に）定めることができるので、多くの用
途を有する。本方法は、機械的工程なしにチップに接合
縁を形成する際に使用することができる。本方法を使用
すれば、必要なワークステーションの数が減り、かつパ
ッシベーション層の損傷が防止されるので有益である。
また、本方法は「ルーフシューター」型サーマルイング
ジェット印字ヘッドの貫通充填孔の形状を精密に定める
場合にも使用することができる。本方法はウェーハのダ
イシング加工の代替手段として使用することができる。
この場合は、化学エッチングによって分割線を形成した
あと、そのエッチング線に沿って折り割って分割する。
第11A図および第11B図に示した本発明の別の実施例
は、ウェーハの回路面と底面間の第１および第２の所定
の深さでエッチングが停止するように、異方性エッチン
グを制御する。本方法はとりわけウェーハの回路面より
下の一様な距離の所に接合可能性縁があるウェーハチッ
プを製作する場合に使用することができる。
（100）シリコンウェーハの回路面と反対側の平行な
底面の間に接合可能縁を形成する１つの方法は、ウェー
ハ底面のエッチングを、その厚さに達しない深さで停止
するように制御する。最初に、（100）シリコンウェー
ハ60（第11A図）を準備し、ウェーハの回路面に集積回
路67を製作する。前述と同じやり方で、ウェーハの回路
面と底面に耐蝕層62,63を塗布する。前述のように、耐
蝕層は250〜450℃の温度で塗布すべきであり、ウェーハ
の回路面に集積回路を製作したあと耐蝕層を塗布する場
合、耐蝕層はプラズマ窒化シリコンが好ましい。次に、
底面の耐蝕層をパターニングして下部エッチング口を形
成する。ウェーハを異方性エッチングして、ウェーハの
底面の下部エッチング口に対応し、（111）面の側壁が
境界をなす凹部66（第11B図）を形成する。この凹部66
はウェーハの厚さ以下の第１の所定の深さを有する。次
に、凹部66をそれ以上エッチングしないように、底面に
別の耐蝕層64を塗布する。そのあと、ウェーハの回路面
の耐蝕層をパターニングして、凹部66と一直線をなす所
定の位置に集積回路に対し所定の寸法をもつ上部エッチ
ング口を形成する。ウェーハを異方性エッチングして、
回路面の上部エッチング口に対応し、（111）面の側壁
が境界をなすトラフ65を形成する。トラフ65の異方性エ
ッチングは、凹部66と交差して第２の所定の深さまで続
き、凹部66の（111）面側壁とトラフ65の（111）面側壁
とが交わることによって接合可能縁Ｅが形成される。次
に、隣接するチップS1,S2,S3をそれらの接合可能縁Ｅに
沿って接合する（第11B図）。
エッチングの深さを制御する１つの方法は、回路を製
作する前にシリコンウェーハにインプラントすなわち比
較的浅い（たとえば、２ミクロン）p+領域を拡散するも
のである。集積回路を完成したあと、耐蝕層の塗布およ
びパターニングを実施する。確実に薄い（たとえば、２
ミクロン）再生可能なシリコン層が残るようにp+領域に
達したときエッチングを著しく減速するため、ドータパ
ントに敏感なエッチング剤たとえばKOHを選択する。し
たがって、もしp+領域がエッチングを十分に減速できれ
ば、ウェーハの厚さ以下でウェーハの回路面から一様な
距離の所で停止するように、底面からのエッチングの深
さを制御することができる。
したがって、ウェーハの回路面に所定の深さのトラフ
を形成する異方性エッチングは、凹部およびトラフの
（111）面の側壁の交差を制御することにより、接合可
能縁の位置を定める。また、上部トラフと下部凹部の交
点は上部トラフの寸法と下部凹部の深さによって制御さ
れるから、底面のエッチング開口の位置、寸法、および
アライメントはそれほど重要ではない。本方法は、たと
えば印字ヘッドのウェーハチップを作る場合に使用でき
る。作られたウェーハチップは、そのあと接合縁を互い
に接した状態でページ幅に相当する長さに配列され、こ
の配列したウェーハチップ列はページ幅に相当する長さ
の支持基板に固定されて印字ヘッドが作られる。この接
合縁は小さいので、ほこりが接合面を汚染する可能性は
少ない。
第12A図および第12B図に示すように、ウェーハに集積
回路を加工したあと、方向依存性エッチングで（100）
シリコンウェーハに接合可能面を形成するもう１つの方
法は、最初に回路面をエッチングするものである。最初
に方向依存性エッチングにより、（100）シリコンウェ
ーハ70の周辺にアライメント孔71を作る。このアライメ
ント孔71は（111）面の側壁72を形成する。次にアライ
メント孔71の（111）面の側壁72と一直線に並べてウェ
ーハの回路面に集積回路73を作る。そのあと、ウェーハ
の回路面と底面に耐蝕層74,75（たとえば、プラズマ窒
化シリコン）を塗布する。次に回路面の耐蝕層をパター
ニングして上部エッチング口を形成し、そのあとウェー
ハを異方性エッチングして、上部エッチング口に対応
し、（111）面の側壁72が境界をなすトラフ76を形成す
る。このトラフは第１の所定の深さを有し、第１の接合
可能面80を形成する。次に異方性エッチングを停止し、
そしてトラフ76がそれ以上腐食しないように、回路面に
耐蝕層77を再塗布する。続いて底面の耐蝕層をパターニ
ングして２個の下部エッチング口81,81を形成する。各
下部エッチング口はウェーハの底面にアライメント孔71
に対し所定の位置に設ける。第１のエッチング口81はト
ラフ76と一直線上にある。次にウェーハを異方性エッチ
ングして、下部エッチング口の１つに対応し、（111）
面の側壁が境界をなす２個の凹部78,79を形成する。第
１のエッチング口81に対応する一方の凹部78はトラフ76
と十分に交わる第２の所定の深さを有する。他方の凹部
79はウェーハを貫いて異方性エッチングされ、アライメ
ント孔の（111）面の側壁72に平行な第２の接合可能面9
0を形成する。分割したあと、チップの第１接合可能面8
0を隣のチップの第２接合可能面90に接触させて、チッ
プを接合する。このように、本方法は機械的な損傷ある
いはイオンビームによる損傷を与えずに精密な接合縁を
有するチップを作ることができる。
以上、貫通孔を作る場合について本発明を説明した
が、貫通孔により、隣接するチップを接合して精密に配
列されたアレイを作ることを可能にする接合面が形成さ
れることは、この分野の専門家ならば理解されるであろ
う。たとえは、本発明によれば、ウェーハを方向依存性
エッチングし、そのエッチングで形成された接合可能面
に沿ったウェーハをチップに分割することにより、１個
のウェーハから多数のチップを製作することが可能であ
る。
また、ウェーハ上に集積回路を製作したあと貫通孔を
作る場合について本発明を説明したが、ダイシングによ
らずにウェーハを切断してチップにする方法が得られれ
ば、集積回路を製作する前に、ウェーハの製造過程に本
発明を適用することが可能である。
好ましい実施例について説明したが、記載した実施例
は発明を限定するものではなく、説明のためのものであ
り、特許請求の範囲に記載した発明の要旨および発明の
範囲内で、実施例にさまざまな変更な修正を施すことが
できる。
【図面の簡単な説明】
第1A図〜第1C図は、ウェーハの底面を貫いて異方性エッ
チングするだけで接合縁を形成する従来の方法を示す略
図、 第２図は、ある形式のインクジェット印字ヘッドを示す
略図、 第３図は、インクジェット印字ヘッドのアレイを示す略
図、 第４図は、インクジェット印字ヘッドの別のアレイを示
す略図、 第５図は、互いに接合した異なる厚さのウェーハチップ
を示す略図、 第6A図と第6B図は、折断によって接合縁を形成する従来
の方法を示す略図、 第7A図と第7B図は、異方性エッチングとダイシングによ
って接合縁を形成する従来の方法を示す略図、 第8A図と第8B図は、反応性イオンエッチングによって接
合縁を形成する従来の方法を示す略図、 第9A図〜第9F図は、本発明の実施例を示す略図、 第10A図〜第10D図は、接触パッド口を形成する本発明の
第２の実施例を示す略図、 第11A図と第11B図は、本発明の第３の実施例を示す略
図、および 第12A図と第12B図は、本発明の第４の実施例を示す略図
である。 符号の説明 CS……回路面、Ｅ……接合可能縁、Ｆ……力、IC……集
積回路、W1,W2,W3……ウェーハ、Ｈ……貫通孔、S1,S2,
S3……ウェーハチップ、１……シリコンウェーハチッ
プ、２……ノズル、３……リザーバ、４……集積回路
網、６……通路、７……ノズル、８……抵抗発熱体、９
……発熱体板、10……溝、11……ダイスカット、12……
力の方向、13……接合縁、15,16……接合面、20……貫
通エッチング、21……第１接合縁、22……トラフ、23…
…ダイスカット、24……第２接合縁、25,26……垂直接
合面、30……（100）シリコンウェーハ、31……回路
面、32……底面、33……回路網、34……耐蝕層、35……
上部エッチング口、36……下部エッチング口、37……第
１凹部、38……第２凹部、39……貫通孔、40,41……（1
11）面の側壁、42……エッチング突起、50……ウェー
ハ、51……接触パッド、52……耐蝕層、53……回路面、
54……接触パッド口、55……低温酸化物層、56……追加
耐蝕層、60……（100）シリコンウェーハ、62,63,64…
…耐蝕層、65……第１凹部（トラフ）、66……第２凹
部、70……（100）シリコンウェーハ、71……アライメ
ント孔、72……（111）面の側壁、73……集積回路、74,
75……耐蝕層、76……トラフ、77……耐蝕層、78,79…
…凹部、80……第１接合可能（111）面、81……下部エ
ッチング口、90……第２接合可能面。
フロントページの続き (72)発明者 ウィリアム ジー ホーキンス アメリカ合衆国 ニューヨーク州 14580 ウェブスター ストーニー ポ イント トレイル 175 (72)発明者 マイケル アール カンパネリ アメリカ合衆国 ニューヨーク州 14580 ウェブスター マリーゴールド ドライヴ 1105 (72)発明者 トーマス エイ テリア アメリカ合衆国 ニューヨーク州 14589 ウィリアムソン グリーンヴィ ュー レーン ３ (56)参考文献 特開 平２−2009（ＪＰ，Ａ) 特開 昭64−73622（ＪＰ，Ａ) 特開 平２−229050（ＪＰ，Ａ) 特開 昭57−117971（ＪＰ，Ａ) 特開 昭52−67272（ＪＰ，Ａ) 特開 平３−153359（ＪＰ，Ａ) 米国特許4169008（ＵＳ，Ａ) 米国特許4822755（ＵＳ，Ａ) 米国特許4829324（ＵＳ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】（100）シリコンウェーハの上に集積回路
    を完成したあと、異方性エッチングにより、ウェーハの
    回路面上の集積回路に対し所定の位置に、ウェーハの回
    路面とウェーハの反対側の平行な底面との間にウェーハ
    を貫いて伸びる少なくとも１個の所定の寸法の貫通孔を
    形成する方法であって、 ウェーハの回路面に集積回路を作ること、 ウェーハの回路面および底面にプラズマ窒化シリコンの
    耐蝕層を塗布すること、 前記回路面のブラズマ窒化シリコン耐蝕層をパターニン
    グして、前記貫通孔の所定の位置および寸法を定める上
    部エッチング口を所定の位置に所定の寸法で形成するこ
    と。 前記底面のプラズマ窒化シリコン耐蝕層をパターニング
    して、前記上部エッチング口と一直線に並んだ下部エッ
    チング口を所定の公差内に形成すること、および ウェーハを異方性エッチングして、回路面の上部エッチ
    ング口に対応する第１凹部と、底面の下部エッチング口
    に対応する第２凹部を形成すること、 の諸ステップから成り、前記第１および第２凹部は（11
    1）面の側壁がそれらの境界をなしており、前記第２凹
    部の異方性エッチングは前記第１凹部と交差して、（11
    1）面の側壁が境界をなしていて、前記上部エッチング
    口のパターニングによって定められた所定の位置および
    寸法を有する貫通孔を形成することを特徴とする方法。
JP2310124A 1989-11-22 1990-11-15 シリコンウェーハに精密な貫通孔を形成する方法 Expired - Lifetime JP3009449B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/440,296 US4961821A (en) 1989-11-22 1989-11-22 Ode through holes and butt edges without edge dicing
US440296 1989-11-22

Publications (2)

Publication Number Publication Date
JPH03184865A JPH03184865A (ja) 1991-08-12
JP3009449B2 true JP3009449B2 (ja) 2000-02-14

Family

ID=23748209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2310124A Expired - Lifetime JP3009449B2 (ja) 1989-11-22 1990-11-15 シリコンウェーハに精密な貫通孔を形成する方法

Country Status (4)

Country Link
US (1) US4961821A (ja)
EP (1) EP0430593B1 (ja)
JP (1) JP3009449B2 (ja)
DE (1) DE69033135T2 (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297260A (en) * 1986-03-12 1994-03-22 Hitachi, Ltd. Processor having a plurality of CPUS with one CPU being normally connected to common bus
US6379998B1 (en) * 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
DE19538634C2 (de) * 1995-10-17 1997-09-04 Itt Ind Gmbh Deutsche Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
DE4012080A1 (de) * 1990-04-14 1991-10-17 Bosch Gmbh Robert Verfahren zum aufbau von mikromechanischen sensoren
US5041190A (en) * 1990-05-16 1991-08-20 Xerox Corporation Method of fabricating channel plates and ink jet printheads containing channel plates
US5131978A (en) * 1990-06-07 1992-07-21 Xerox Corporation Low temperature, single side, multiple step etching process for fabrication of small and large structures
US5097274A (en) * 1990-06-18 1992-03-17 Xerox Corporation Overlapping chip replaceable subunits, methods of making same, and methods of making RIS or ROS array bars incorporating these subunits
US5272114A (en) * 1990-12-10 1993-12-21 Amoco Corporation Method for cleaving a semiconductor crystal body
AU657930B2 (en) * 1991-01-30 1995-03-30 Canon Kabushiki Kaisha Nozzle structures for bubblejet print devices
DE69204828T2 (de) * 1992-06-09 1996-05-02 Ibm Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer.
DE4220284C1 (de) * 1992-06-20 1993-09-30 Bosch Gmbh Robert Verfahren zum Zerteilen von Verbundwafern
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法，エッチング方法及び自動エッチング装置，並びに半導体装置の製造方法
US5387314A (en) * 1993-01-25 1995-02-07 Hewlett-Packard Company Fabrication of ink fill slots in thermal ink-jet printheads utilizing chemical micromachining
US5462636A (en) * 1993-12-28 1995-10-31 International Business Machines Corporation Method for chemically scribing wafers
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
US5487483A (en) * 1994-05-24 1996-01-30 Xerox Corporation Nozzles for ink jet devices and method for microfabrication of the nozzles
US5596222A (en) * 1994-08-12 1997-01-21 The Charles Stark Draper Laboratory, Inc. Wafer of transducer chips
FR2727648B1 (fr) * 1994-12-01 1997-01-03 Commissariat Energie Atomique Procede de fabrication micromecanique de buses pour jets de liquide
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
US5620614A (en) * 1995-01-03 1997-04-15 Xerox Corporation Printhead array and method of producing a printhead die assembly that minimizes end channel damage
AU734775B2 (en) * 1995-06-30 2001-06-21 Canon Kabushiki Kaisha Manufacturing method of ink jet head
JP3343875B2 (ja) * 1995-06-30 2002-11-11 キヤノン株式会社 インクジェットヘッドの製造方法
US5658471A (en) * 1995-09-22 1997-08-19 Lexmark International, Inc. Fabrication of thermal ink-jet feed slots in a silicon substrate
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
US5901425A (en) 1996-08-27 1999-05-11 Topaz Technologies Inc. Inkjet print head apparatus
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5971527A (en) * 1996-10-29 1999-10-26 Xerox Corporation Ink jet channel wafer for a thermal ink jet printhead
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
US6093330A (en) * 1997-06-02 2000-07-25 Cornell Research Foundation, Inc. Microfabrication process for enclosed microstructures
JP3416468B2 (ja) * 1997-06-20 2003-06-16 キヤノン株式会社 Ｓｉ異方性エッチング方法、インクジェットヘッド、及びその製造方法
US6188415B1 (en) 1997-07-15 2001-02-13 Silverbrook Research Pty Ltd Ink jet printer having a thermal actuator comprising an external coil spring
US7556356B1 (en) 1997-07-15 2009-07-07 Silverbrook Research Pty Ltd Inkjet printhead integrated circuit with ink spread prevention
US6935724B2 (en) 1997-07-15 2005-08-30 Silverbrook Research Pty Ltd Ink jet nozzle having actuator with anchor positioned between nozzle chamber and actuator connection point
US6682174B2 (en) 1998-03-25 2004-01-27 Silverbrook Research Pty Ltd Ink jet nozzle arrangement configuration
US7195339B2 (en) 1997-07-15 2007-03-27 Silverbrook Research Pty Ltd Ink jet nozzle assembly with a thermal bend actuator
AUPP398798A0 (en) * 1998-06-09 1998-07-02 Silverbrook Research Pty Ltd Image creation method and apparatus (ij43)
US7468139B2 (en) 1997-07-15 2008-12-23 Silverbrook Research Pty Ltd Method of depositing heater material over a photoresist scaffold
US7465030B2 (en) 1997-07-15 2008-12-16 Silverbrook Research Pty Ltd Nozzle arrangement with a magnetic field generator
US6712453B2 (en) 1997-07-15 2004-03-30 Silverbrook Research Pty Ltd. Ink jet nozzle rim
US7337532B2 (en) 1997-07-15 2008-03-04 Silverbrook Research Pty Ltd Method of manufacturing micro-electromechanical device having motion-transmitting structure
US6648453B2 (en) 1997-07-15 2003-11-18 Silverbrook Research Pty Ltd Ink jet printhead chip with predetermined micro-electromechanical systems height
US6156585A (en) 1998-02-02 2000-12-05 Motorola, Inc. Semiconductor component and method of manufacture
US6013540A (en) * 1998-05-01 2000-01-11 Lucent Technologies, Inc. Laser diode with substrate-side protection
US6180536B1 (en) 1998-06-04 2001-01-30 Cornell Research Foundation, Inc. Suspended moving channels and channel actuators for microfluidic applications and method for making
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6507001B1 (en) 1999-01-19 2003-01-14 Xerox Corporation Nozzles for ink jet devices and laser ablating or precision injection molding methods for microfabrication of the nozzles
US6935023B2 (en) 2000-03-08 2005-08-30 Hewlett-Packard Development Company, L.P. Method of forming electrical connection for fluid ejection device
US6444499B1 (en) 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
JP2002103572A (ja) * 2000-09-27 2002-04-09 Kyocera Corp インクジェットプリンタ
US6629756B2 (en) 2001-02-20 2003-10-07 Lexmark International, Inc. Ink jet printheads and methods therefor
DE10122839B4 (de) * 2001-05-11 2007-11-29 Qimonda Ag Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes Halbleitersubstrat
US6805432B1 (en) 2001-07-31 2004-10-19 Hewlett-Packard Development Company, L.P. Fluid ejecting device with fluid feed slot
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US6818464B2 (en) 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
ITTO20011019A1 (it) * 2001-10-25 2003-04-28 Olivetti I Jet Procedimento perfezionato per la costruzione di un condotto di alimentazione per una testina di stampa a getto di inchiostro.
US6942320B2 (en) * 2002-01-24 2005-09-13 Industrial Technology Research Institute Integrated micro-droplet generator
US7105097B2 (en) * 2002-01-31 2006-09-12 Hewlett-Packard Development Company, L.P. Substrate and method of forming substrate for fluid ejection device
US7051426B2 (en) 2002-01-31 2006-05-30 Hewlett-Packard Development Company, L.P. Method making a cutting disk into of a substrate
US6911155B2 (en) * 2002-01-31 2005-06-28 Hewlett-Packard Development Company, L.P. Methods and systems for forming slots in a substrate
JP3856123B2 (ja) * 2002-04-17 2006-12-13 セイコーエプソン株式会社 マスク及びその製造方法、エレクトロルミネッセンス装置及びその製造方法並びに電子機器
JP2003311982A (ja) * 2002-04-23 2003-11-06 Canon Inc 液体吐出ヘッド
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
KR100425331B1 (ko) * 2002-06-26 2004-03-30 삼성전자주식회사 잉크 젯 프린트 헤드의 제조 방법
US6881600B2 (en) * 2002-07-29 2005-04-19 Digital Optics Corp Etching in combination with other processing techniques to facilitate alignment of a die in a system and structures formed thereby
US6716737B2 (en) 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6902872B2 (en) 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6821450B2 (en) * 2003-01-21 2004-11-23 Hewlett-Packard Development Company, L.P. Substrate and method of forming substrate for fluid ejection device
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US6890836B2 (en) * 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
EP2937897A3 (en) 2003-09-15 2016-03-23 Nuvotronics LLC Device package and methods for the fabrication and testing thereof
US7214568B2 (en) * 2004-02-06 2007-05-08 Agere Systems Inc. Semiconductor device configured for reducing post-fabrication damage
JP2005249436A (ja) * 2004-03-02 2005-09-15 Enplas Corp 液滴吐出装置及び液滴吐出装置の製造方法
US7681306B2 (en) 2004-04-28 2010-03-23 Hymite A/S Method of forming an assembly to house one or more micro components
JP4955935B2 (ja) * 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法
US7279110B2 (en) * 2004-12-27 2007-10-09 Asml Holding N.V. Method and apparatus for creating a phase step in mirrors used in spatial light modulator arrays
TWI250629B (en) 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof
US7538032B2 (en) * 2005-06-23 2009-05-26 Teledyne Scientific & Imaging, Llc Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
US7214324B2 (en) * 2005-04-15 2007-05-08 Delphi Technologies, Inc. Technique for manufacturing micro-electro mechanical structures
CN100463801C (zh) * 2005-07-27 2009-02-25 国际联合科技股份有限公司 喷墨印字头装置的通孔与喷口板的制造方法
CN100393519C (zh) * 2005-07-27 2008-06-11 国际联合科技股份有限公司 喷墨印字头装置的通孔与喷口板的制造方法
US20070072338A1 (en) * 2005-09-26 2007-03-29 Advanced Chip Engineering Technology Inc. Method for separating package of WLP
US7989915B2 (en) * 2006-07-11 2011-08-02 Teledyne Licensing, Llc Vertical electrical device
US7786014B2 (en) * 2006-09-22 2010-08-31 Ipdia Electronic device and method for making the same
US7829462B2 (en) 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
US8809923B2 (en) * 2008-02-06 2014-08-19 Omnivision Technologies, Inc. Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
US8187972B2 (en) 2008-07-01 2012-05-29 Teledyne Scientific & Imaging, Llc Through-substrate vias with polymer fill and method of fabricating same
US20100001378A1 (en) * 2008-07-01 2010-01-07 Teledyne Scientific & Imaging, Llc Through-substrate vias and method of fabricating same
US8088667B2 (en) 2008-11-05 2012-01-03 Teledyne Scientific & Imaging, Llc Method of fabricating vertical capacitors in through-substrate vias
US8118405B2 (en) * 2008-12-18 2012-02-21 Eastman Kodak Company Buttable printhead module and pagewide printhead
US8263876B2 (en) * 2009-12-30 2012-09-11 Harvatek Corporation Conductive substrate structure with conductive channels formed by using a two-sided cut approach and a method for manufacturing the same
US9018094B2 (en) * 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
JP2013175497A (ja) * 2012-02-23 2013-09-05 Canon Inc 貫通孔形成方法、該貫通孔形成方法による貫通孔を有するシリコン基板の製造方法
JP6223006B2 (ja) * 2013-06-12 2017-11-01 キヤノン株式会社 液体吐出ヘッドチップ及びその製造方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10336074B1 (en) 2018-01-18 2019-07-02 Rf Printing Technologies Inkjet printhead with hierarchically aligned printhead units
CN109920759B (zh) * 2019-02-03 2021-03-09 中国科学院微电子研究所 芯片的切割方法
US10773522B1 (en) * 2019-03-14 2020-09-15 Ricoh Company, Ltd. Nozzle geometry for printheads
US11220102B2 (en) * 2019-12-12 2022-01-11 Xerox Corporation Venturi inlet printhead
US11712766B2 (en) * 2020-05-28 2023-08-01 Toyota Motor Engineering And Manufacturing North America, Inc. Method of fabricating a microscale canopy wick structure having enhanced capillary pressure and permeability

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169008A (en) 1977-06-13 1979-09-25 International Business Machines Corporation Process for producing uniform nozzle orifices in silicon wafers
US4822755A (en) 1988-04-25 1989-04-18 Xerox Corporation Method of fabricating large area semiconductor arrays
US4829324A (en) 1987-12-23 1989-05-09 Xerox Corporation Large array thermal ink jet printhead

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601777A (en) * 1985-04-03 1986-07-22 Xerox Corporation Thermal ink jet printhead and process therefor
US4612554A (en) * 1985-07-29 1986-09-16 Xerox Corporation High density thermal ink jet printhead
US4789425A (en) * 1987-08-06 1988-12-06 Xerox Corporation Thermal ink jet printhead fabricating process
US4774530A (en) * 1987-11-02 1988-09-27 Xerox Corporation Ink jet printhead
US4784721A (en) * 1988-02-22 1988-11-15 Honeywell Inc. Integrated thin-film diaphragm; backside etch
US4863560A (en) * 1988-08-22 1989-09-05 Xerox Corp Fabrication of silicon structures by single side, multiple step etching process
US4875968A (en) * 1989-02-02 1989-10-24 Xerox Corporation Method of fabricating ink jet printheads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169008A (en) 1977-06-13 1979-09-25 International Business Machines Corporation Process for producing uniform nozzle orifices in silicon wafers
US4829324A (en) 1987-12-23 1989-05-09 Xerox Corporation Large array thermal ink jet printhead
US4822755A (en) 1988-04-25 1989-04-18 Xerox Corporation Method of fabricating large area semiconductor arrays

Also Published As

Publication number Publication date
US4961821A (en) 1990-10-09
DE69033135T2 (de) 1999-10-28
JPH03184865A (ja) 1991-08-12
EP0430593A2 (en) 1991-06-05
EP0430593A3 (en) 1991-11-27
DE69033135D1 (de) 1999-07-08
EP0430593B1 (en) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3009449B2 (ja) シリコンウェーハに精密な貫通孔を形成する方法
JP2806576B2 (ja) 大型アレー半導体デバイスを製造する方法
US4639748A (en) Ink jet printhead with integral ink filter
JP2957003B2 (ja) 印字ヘッドチップの精密な接合縁を作る方法
US4829324A (en) Large array thermal ink jet printhead
JP2604065B2 (ja) ウェーハ内に開口部を形成する方法
US5132707A (en) Ink jet printhead
US4899181A (en) Large monolithic thermal ink jet printhead
US7238293B2 (en) Slotted substrate and method of making
JPS61230954A (ja) 感熱インクジエツト用印字ヘツドの製造方法
JPH01166965A (ja) インク・ジェット印字ヘッド製造方法
JPH07100375B2 (ja) インクジェットプリントヘッド用の接着剤の選択的塗布及び接合方法
JP4656670B2 (ja) 液体吐出ヘッド及び液体吐出ヘッドの製造方法
JPH01313956A (ja) 集積回路チップを切り離す方法
US5870123A (en) Ink jet printhead with channels formed in silicon with a (110) surface orientation
US4899178A (en) Thermal ink jet printhead with internally fed ink reservoir
US4835553A (en) Thermal ink jet printhead with increased drop generation rate
US6485126B1 (en) Ink jet head and method of producing the same
JPH07205423A (ja) インクジェット印刷ヘッド
JP2007290203A (ja) インクジェット記録ヘッド及びその作製方法
JPH111000A (ja) ノズルプレートの製造方法、インクジェットヘッド、ノズルプレート及びインクジェット記録装置
US6958125B2 (en) Method for manufacturing liquid jet recording head
JP2865524B2 (ja) サーマルインクジェットヘッド
JP2008265234A (ja) インクジェット記録ヘッド及びその作製方法
JP2015112721A (ja) 液体吐出ヘッドおよびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

EXPY Cancellation because of completion of term