JP3008587B2 - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JP3008587B2 JP3008587B2 JP3215701A JP21570191A JP3008587B2 JP 3008587 B2 JP3008587 B2 JP 3008587B2 JP 3215701 A JP3215701 A JP 3215701A JP 21570191 A JP21570191 A JP 21570191A JP 3008587 B2 JP3008587 B2 JP 3008587B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- channel layer
- doped gallium
- grown
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
およびその製造方法に関し、特に、ゲート・ドレイン間
にアバランシェ増倍が発生するような高電界が集中する
電界効果トランジスタとその製造方法に関する。
およびその製造方法に関し、特に、ゲート・ドレイン間
にアバランシェ増倍が発生するような高電界が集中する
電界効果トランジスタとその製造方法に関する。
【０００２】
【従来の技術】従来の電界効果トランジスタは、化合物
半導体を用いたものでは半絶縁性基板上に、６００℃の
基板温度で成長した、ノンドープガリウム・ヒ素や、ノ
ンドープ・アルミニウム・ガリウムヒ素、及びその上に
同じ温度で成長したＳｉ28ドープ・ガリウムヒ素を有し
ているものや、基板上の６００℃成長のノンドープガリ
ウム・ヒ素の上に同温度成長のノンドープ・アルミニウ
ムガリウムヒ素、Ｓｉ28ドープ・アルミニウムガリウム
・ヒ素を形成し、２ＤＥＧ（２次元電子ガス）によるチ
ャネルを作成しているトランジスタ、シリコンを用いた
ものでは、絶縁物の上にシリコンを成長させて、チャネ
ルを形成したトランジスタ等があった。
半導体を用いたものでは半絶縁性基板上に、６００℃の
基板温度で成長した、ノンドープガリウム・ヒ素や、ノ
ンドープ・アルミニウム・ガリウムヒ素、及びその上に
同じ温度で成長したＳｉ28ドープ・ガリウムヒ素を有し
ているものや、基板上の６００℃成長のノンドープガリ
ウム・ヒ素の上に同温度成長のノンドープ・アルミニウ
ムガリウムヒ素、Ｓｉ28ドープ・アルミニウムガリウム
・ヒ素を形成し、２ＤＥＧ（２次元電子ガス）によるチ
ャネルを作成しているトランジスタ、シリコンを用いた
ものでは、絶縁物の上にシリコンを成長させて、チャネ
ルを形成したトランジスタ等があった。
【０００３】
【発明が解決しようとする課題】この従来の電界効果ト
ランジスタは、そのサイズの縮小化に伴い、ゲート・ド
レイン間距離が、例えば０．５μｍ程度の時、その間に
５Ｖの電圧が印加されると、電界は１×１０5 Ｖ／ｃｍ
にも達するため、アバランシェ増倍が発生し、それによ
り発生したホールが基板側に蓄積され、トランジスタの
しきい値を変化させたり、大信号動作時に非線形な要素
を生成し、トランジスタの利得を低下させたりするとい
う問題点があった。
ランジスタは、そのサイズの縮小化に伴い、ゲート・ド
レイン間距離が、例えば０．５μｍ程度の時、その間に
５Ｖの電圧が印加されると、電界は１×１０5 Ｖ／ｃｍ
にも達するため、アバランシェ増倍が発生し、それによ
り発生したホールが基板側に蓄積され、トランジスタの
しきい値を変化させたり、大信号動作時に非線形な要素
を生成し、トランジスタの利得を低下させたりするとい
う問題点があった。
【０００４】
【課題を解決するための手段】本発明によれば、基板上
に分子線エピタキシー法（以下、ＭＢＥという）によ
り、基板温度３００℃以下２００℃以上で成長したノン
ドープ・ガリウムヒ素と、その上に基板温度６００℃で
成長した厚さ５００〜１０００オングストロームのノン
ドープ・ガリウムヒ素、及びその上に形成したチャネル
層を備え、かつ、アルシンふん囲気中で８００℃、２５
分のキャップレスアニールを施し、その後ソース・ドレ
イン・ゲートの各電極を形成した電界効果トランジスタ
およびその製造方法を得る。
に分子線エピタキシー法（以下、ＭＢＥという）によ
り、基板温度３００℃以下２００℃以上で成長したノン
ドープ・ガリウムヒ素と、その上に基板温度６００℃で
成長した厚さ５００〜１０００オングストロームのノン
ドープ・ガリウムヒ素、及びその上に形成したチャネル
層を備え、かつ、アルシンふん囲気中で８００℃、２５
分のキャップレスアニールを施し、その後ソース・ドレ
イン・ゲートの各電極を形成した電界効果トランジスタ
およびその製造方法を得る。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の半導体チップの
断面図である。このチップの製造にあたっては、まず半
絶縁性基板１上にＭＢＥにより、基板温度を２９２℃に
制御した状態で、ノンドープガリウム・ヒ素２を成長さ
せる。次に基板温度を６００℃にして、ノンドープ・ガ
リウムヒ素７を５００オングストローム成長した後、Ｓ
ｉ28をドープしながらガリウム・ヒ素３を成長させる。
次にアルシンふん囲気中で８００℃、２５分のキャップ
レスアニールを施す。最後にそのガリウム・ヒ素にオー
ミックコンタクトをとりドレイン・ソース電極４，５を
形成し、そこから各々０．５μｍの位置にショットキー
接合を持つゲート電極６を形成する。
断面図である。このチップの製造にあたっては、まず半
絶縁性基板１上にＭＢＥにより、基板温度を２９２℃に
制御した状態で、ノンドープガリウム・ヒ素２を成長さ
せる。次に基板温度を６００℃にして、ノンドープ・ガ
リウムヒ素７を５００オングストローム成長した後、Ｓ
ｉ28をドープしながらガリウム・ヒ素３を成長させる。
次にアルシンふん囲気中で８００℃、２５分のキャップ
レスアニールを施す。最後にそのガリウム・ヒ素にオー
ミックコンタクトをとりドレイン・ソース電極４，５を
形成し、そこから各々０．５μｍの位置にショットキー
接合を持つゲート電極６を形成する。
【０００７】高出力動作のためソース・ドレイン電圧を
８Ｖに設定し、ゲート・ソース電圧を−１．５Ｖに設定
し、大信号動作させると、ゲート・ドレイン間には約１
０Ｖの電圧がかかり、ゲート・ドレイン間距離は、０．
５μｍであるため電界は２＋１０5 Ｖ／ｃｍに達し、ア
バランシェ増倍が発生する。それにより生じたホール
は、一部はゲート電極に流入するが、そのほとんどは電
位の低い基板側に拡散する。
８Ｖに設定し、ゲート・ソース電圧を−１．５Ｖに設定
し、大信号動作させると、ゲート・ドレイン間には約１
０Ｖの電圧がかかり、ゲート・ドレイン間距離は、０．
５μｍであるため電界は２＋１０5 Ｖ／ｃｍに達し、ア
バランシェ増倍が発生する。それにより生じたホール
は、一部はゲート電極に流入するが、そのほとんどは電
位の低い基板側に拡散する。
【０００８】ところが、本発明の２９２℃成長ガリウム
・ヒ素は、図２に示すように高濃度でその活性化エネル
ギー，捕獲断面積共に深い準位を有しており、かつ電子
により高い確率で占有されているため、熱平衡状態から
ずれて発生してくるホールに対しては、再結合中心とし
て働く。よって、拡散してきたホールは蓄積されること
なく、すべて消滅してしまうため、その影響は全く現れ
ないことになる。また、ノンドープ・ガリウム・ヒ素７
を有しているため２９２℃成長ガリウムヒ素が、チャネ
ルに与える影響も妨げると供に、高温アニールを必要と
される場合でも、その効果を保持する事が可能である。
・ヒ素は、図２に示すように高濃度でその活性化エネル
ギー，捕獲断面積共に深い準位を有しており、かつ電子
により高い確率で占有されているため、熱平衡状態から
ずれて発生してくるホールに対しては、再結合中心とし
て働く。よって、拡散してきたホールは蓄積されること
なく、すべて消滅してしまうため、その影響は全く現れ
ないことになる。また、ノンドープ・ガリウム・ヒ素７
を有しているため２９２℃成長ガリウムヒ素が、チャネ
ルに与える影響も妨げると供に、高温アニールを必要と
される場合でも、その効果を保持する事が可能である。
【０００９】
【発明の効果】以上説明したように、本発明は基板とチ
ャネル層との間に３００℃以下２００℃以上で成長した
ノンドープガリウム・ヒ素を成長させると共に、その上
に６００℃で成長した５００〜１０００オングストロー
ムのノンドープガリウムヒ素を成長することにより、２
００℃〜３００℃成長のガリウムヒ素がチャネルに与え
る悪影響を防ぎつつ、ゲート・ドレイン間のアバランシ
ェ増倍により生じたホールを蓄積させることなく、すべ
て再結合消滅させるため、大信号動作時の、しきい値の
シフトや、非線形要素の増加による利得の低下を防ぐと
いう効果を有する。
ャネル層との間に３００℃以下２００℃以上で成長した
ノンドープガリウム・ヒ素を成長させると共に、その上
に６００℃で成長した５００〜１０００オングストロー
ムのノンドープガリウムヒ素を成長することにより、２
００℃〜３００℃成長のガリウムヒ素がチャネルに与え
る悪影響を防ぎつつ、ゲート・ドレイン間のアバランシ
ェ増倍により生じたホールを蓄積させることなく、すべ
て再結合消滅させるため、大信号動作時の、しきい値の
シフトや、非線形要素の増加による利得の低下を防ぐと
いう効果を有する。
【図１】本発明の一実施例によるチップ断面図。
１ 半絶縁性基板 ２ ２９２℃成長ノンドープ・ガリウム・ヒ素 ３ Ｓｉドープ・ガリウム・ヒ素 ４ ソース電極 ５ ドレイン電極 ６ ゲート電極 ７ ６００℃成長ノンドープガリウムヒ素
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−275642（ＪＰ，Ａ) ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶ ＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．９, Ｎｏ．２，（1988），ｐ．77−80 ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶ ＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．11, Ｎｏ．12，（1990），ｐ．561−563 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 21/28 301 H01L 21/324 H01L 29/812
Claims (2)
- 【請求項１】 基板上に分子線エピタキシー法により、
成長基板温度３００℃以下２００℃以上で成長したノン
ドープ・ガリウムヒ素と、その上に成長基板温度６００
℃で成長した厚さ５００オングストローム〜１０００オ
ングストロームのノンドープ・ガリウム・ヒ素と、その
上に形成したチャネル層、及びそのチャネル層にオーミ
ックコンタクトをとったドレイン電極およびソース電極
と、前記チャネル層に流れる電流を制御するためのゲー
ト電極とを有し、かつ、アルシン雰囲気中で８００℃〜
９００℃、２５分程度のキャップレスアニールを施すこ
とを特徴とする電界効果トランジスタ。 - 【請求項２】 半絶縁性基板上に分子線エピタキシー法
により成長基板温度２００℃以上３００℃以下でノンド
ープ・ガリウム・ヒ素を成長する工程と、その上に成長
基板温度６００℃で厚さ５００オングストローム〜１０
００オングストロームのノンドープ・ガリウムヒ素を成
長する工程と、その上にチャンネル層を形成する工程
と、アルシン雰囲気中８００℃〜９００℃でキャップレ
スアニールを施す工程と、該チャンネル層にオーミック
コンタクトするソース電極およびドレイン電極を形成す
る工程と、該ソース電極およびドレイン電極間の前記チ
ャンネル層に流れる電流を制御するゲート電極を形成す
る工程とを有することを特徴とする電界効果トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215701A JP3008587B2 (ja) | 1991-08-28 | 1991-08-28 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215701A JP3008587B2 (ja) | 1991-08-28 | 1991-08-28 | 電界効果トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555265A JPH0555265A (ja) | 1993-03-05 |
| JP3008587B2 true JP3008587B2 (ja) | 2000-02-14 |
Family
ID=16676733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215701A Expired - Fee Related JP3008587B2 (ja) | 1991-08-28 | 1991-08-28 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008587B2 (ja) |
-
1991
- 1991-08-28 JP JP3215701A patent/JP3008587B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．１１，Ｎｏ．１２，（１９９０），ｐ．５６１−５６３ |
| ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．９，Ｎｏ．２，（１９８８），ｐ．７７−８０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555265A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449116B2 (ja) | 半導体装置 | |
| JPH0521468A (ja) | 電界効果トランジスタの製造方法 | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US4866491A (en) | Heterojunction field effect transistor having gate threshold voltage capability | |
| JP3008587B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3036404B2 (ja) | 半導体装置とその製造方法 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH10335350A (ja) | 電界効果トランジスタ | |
| KR940010557B1 (ko) | 반도체장치 | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| EP0690511A1 (en) | Compound semiconductor device and its manufacturing method | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| EP0278110B1 (en) | Heterojunction field effect transistor | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH0513448A (ja) | 半導体装置 | |
| JP2643871B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH036029A (ja) | 変調ドープヘテロ接合電界効果トランジスタ | |
| JP3347837B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH0260224B2 (ja) | ||
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |
|
| LAPS | Cancellation because of no payment of annual fees |