JPH036029A - 変調ドープヘテロ接合電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野） 本発明は、変調ドープヘテロ接合型の電界効果トランジ
スタに関し、特に、高ドレイン電圧印加時のドレインコ
ンダクタンスの増大を抑制し得る構造を有する変調ドー
プヘテロ接合型の電界効果トランジスタに関する。

（従来の技術） Ｇ　ａ　Ａ　ｓ　／　Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ系を中心
とした変調ドープヘテロ接合電界効果トランジスタ（以
下では、ｒＭｏ　Ｄ　Ｆ　Ｅ　ＴＪと称す）は、低雑音
性及び高速性に優れている。従って、ＭＯＤＦＥＴは近
年、衛星放送受信用の初段低雑音増幅器に盛んに用いら
れており、また超高周波帯に於ける電力増幅器や高速コ
ンピュータ用集積回路への応用研究が進められている。

従来のＭＯＤＦＥＴの一例を第３図に示す。このＭＯＤ
ＦＥＴでは、半絶縁性ＧａＡｓ基板１上に、エピタキシ
ャル法により、／ンドーブＧａＡＳバッファ層２、ノン
ドープＡｌＧａＡｓバッファ層３ａｓ　　ノンドープＧ
ａＡｓチャネル層４、ノンドープＡｌＧａＡｓスペーサ
層５、ドナー不純物Ｓ１がドープ（Ｉ　Ｘ　１０１８Ｃ
ｍ−３，）されたｎ型ＡｌＧａＡｓ電子供給層６、及び
ｎ型ＧａＡｓキャソブ層７が順に積層されている。牛−
１”ｙプ層７上には、ソース電極９とドレイン電極１０
とが形成されている。また、キャップ層７に設けられた
リセス溝の底に、ゲート電極１１が設けられている。

チャネル層４のスペーサ層５近傍には、ＡｌＧａＡｓと
ＧａＡｓとの間には電子親和力に差があるために生じる
二次元電子が蓄積されている。二次元電子が蓄積されて
いる領域を、第３図中の破線（参照符号８）で示す。

ＡｌＧａＡｓバッファ層３ａが設けられているので、Ａ
ｌＧａＡｓバッファ層３ａとＧａＡｓチャネル層４との
界面には、０．３ｅＶ程度の電位障壁が形成される。従
って、ゲート電圧を負に印加した状態で高いドレイン電
圧を印加して使用した場合、二次元電子のスペーサ層５
と反対の方向、即ちＧａＡｓ基板１の方向への拡がりが
防止される。

ＡｌＧａＡｓバッファ層３ａが設けられていない場合に
は、二次元電子の基板１側への拡がりが生じると、ＭＯ
ＤＦＥＴのピンチオフ電圧にずれが生じたり、ドレイン
電流を小さく抑制したところでのトランスフンダクタン
スが小さくなる等の問題が生じる。

従来のＭＯＤＦＥＴの他の例としては、上述の東３図の
構造に於けるＡｌＧａＡｓバッファ層３ａの代わりに、
超格子バッファ層を設けたものがある。超格子バッファ
層は、薄いノンドープＡｌＧａＡｓ層と、薄いノンドー
プＧａＡｓ層とを交互に積層したものであり、上記Ａｌ
ＧａＡｓバッファ層３ａと同様に、二次元電子の拡がり
を防止する。ＡｌＧａＡｓバッファ層３ａを用いた場合
には、ＧａＡｓチャネル層４とＡｌＧａＡｓバッファ層
３ａとの界面に凹凸が生じるという問題があるが、該超
格子バッファ層を用いた場合には、この凹凸が低減され
る。従って、超格子バッファ層を用いた構造が近年よく
用いられている。

このように、ＡｌＧａＡｓバッファ層又は超格子バッフ
ァ層は、ＭＯＤＦＥＴのチャネル電子を閉じ込めるのに
有効なものである。

ところで、最近では、ＭＯＤＥＥＴのカットオフ周波数
を高めるために、そのゲート長を０．　２μｍ以下にま
で短くすることが試みられている。

（発明が解決しようとする課題） しかしながら、上述した従来のＭＯＤＦＥＴに於いてゲ
ート長を短く、例えば０．　２μｍ以下とした場合、高
ドレイン電圧を印加すると出力電流電圧特性（Ｉｏ−Ｖ
ｏ特性）に異常の見られることがある。

このＩ！１−Ｖｌ）特性の異常とは、例えば第２図（ｂ
〉に、その−例を示すように、ドレイン電圧が低い状態
ではほぼ正常なＩｎ−ＶＤ特性を示すものの、ドレイン
電圧がある値（第２図（ｂ）では３Ｖ付近）になったと
きに、ドレインフンダクタンスが急激に増大しとそれ共
にドレイン電流が大きくなり、更にドレイン電圧を高く
すると、ドレインフンダクタンスが再び小さくなりＩｏ
−Ｖｏカーブの傾きが再度小さくなるものである。

上記のような異常ＩＩＩ　　Ｖｌｌ特性を示すＭＯＤＦ
ＥＴは、高ドレイン電圧で使用することが多い電力増幅
器に用いることはできない。また、比較的低ドレイン電
圧で使用する小信号増幅器に用いる場合であっても、Ｆ
ＥＴのバイアス条件が限定されるため、実用上極めて不
都合である。

本発明の目的は、上述のような従来のＭＯＤＦＥＴにお
ける出力電流電圧特性の異常を効果的に解消し得る構造
を備えたＭＯＤＦＥＴを提供することにある。

（課題を解決するための手段） 本発明の変調ドープヘテロ接合電界効果トランジスタは
、バッファ層と、チャネル層と、・ｎ型不純物がドープ
された電子供給層とを有する積層構造を備えた変調ドー
プヘテロ接合電界効果トランジスタであって、該バッフ
ァ層の不純物濃度が、該　変調ドープヘテロ接合電界効
果トランジスタの動作状態に於いて、該バッファ層と該
チャネル層との動作状態に於いて発生する空乏層内でイ
ンパクトイオン化現象が起こらない濃度とされており、
そのことにより上記目的が達成される。

また、前記バッファ層は、が超格子構造を有していでも
よい。

前記バッファ層は、電子親和力の小さい半導体で構成さ
れており、チャネル層は電子親和力の大きい半導体層で
構成されており、電子供給層は電子親和力の小さい半導
体層で構成されているのが好ましい。また、バッファ層
は、電子親和力の小さい半導体層と、電子親和力の大き
い半導体層とが半導体層とが交互に積層された構造であ
ってもよい。

（作用） 第４図を用いて本発明の詳細な説明する。第４図に示す
ＭＯＤＦＥＴは前述の第３図のＭＯＤＦＥＴに於いて、
短いゲート長の場合でも良好に二次元電子の拡がりを抑
制するために、バッファ層３ａに代えて超格子バッファ
層３ｂを有するものであり、超格子バッファ層３ｂと、
スペーサ層５との間の距離を極めて短く　（例えば５０
０人）されている。

また、一連のエピタキシャル成長層は、通常のエピタキ
シャル法、例えばＭＢＥ法により基板温度６００°Ｃ程
度で形成したものである。従って、超格子バッファ層３
ｂは、その構成層の一つであるＡｌＧａＡｓ層の成長の
際にチャンバー内の残留不純物、例えば炭素Ｃを取り込
みやすいため、ノンドープであっても平均不純物ＪＲが
１×１０１５ｃｍ−３以上のＰ型となっている。

このようなＭＯＤＦＥＴに高いドレインバイアスを印加
した場合、前述したようなｌｏ−ＶＤ特性の異常が現れ
る。この現象は、Ｎ型ＭＯ３ＦＥＴ（例えば、ＩＥＥＥ
　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮ
　ＤＥ’／ＩＣＥＳ、　Ｖｏｌ、　ＥＤ−３２、Ｎｏ、
　３．　ｐ７２２〜７２５、Ｍａｒｃｈ　１９８５）や
、　ＧａＡｓ−ＭＥＳＦＥＴ　　（ＩＥＥＥ　ＥＬＥＣ
ＴＲＯＮ　ＤＥＶＩＣＥＳ　ＬＥＴＴＥＲＳ、　Ｖｏｌ
、ＥＤＬ−８，Ｎｏ、５．　ｐｔａａ　〜１９０．　Ｍ
ａｙ　１９８７）等で知られている寄生バイポーラ効果
によるものと考えられる。

上述のＭＯＤＦＥＴに高いドレイン電圧を印加した場合
には、第４図に示すように２つの電流バスＡ及びＢが存
在すると考えられる。即ち、ソース領域領域Ｒ１から、
二次元電子蓄積層を通過してドレイン領域Ｒ４に抜ける
Ｍ　ＯＤ　Ｆ　Ｅ　Ｔ本来の電流バスＡと、ソース領域
から超格子バッファ層３ｂの内部（領域Ｒ２及びＲｓ）
を通ってドレイン領域に抜ける電流バスＢとが存在する
。

このうち電流バスＢは、ソース領域Ｒ１をエミッタ、超
格子バッファ層３ｂをベース、ドレイン領域Ｒ４をコレ
クタとした、フローティングベースのＮＰＮ型バイポー
ラトランジスタとして機能するものと考えられる。

ところで、上記ベース・エミッタ及びベース・コレクタ
接合の境界にはＰＮ濃度比に反比例した幅ををする空乏
層が接合境界の両側に広がっている。前述のように、超
格子バッファ層３ｂは低濃度Ｐ型である。一方、領域Ｒ
１、Ｒ４は本来はアンドープＧａＡｓ層であるので低濃
度Ｎ型であるが、電流の主パスであるため、実効的には
高濃度Ｎ型となっている。従って、上記２つの接合面に
存在する空乏層は、共にベース側にのみ広がっている。

前述の領域Ｒ２、Ｒ３はこれらの空乏層領域を指してい
る。

以下、前述の１Ｏ−ＶＤ特性の異常発生のメカニズムに
ついて説明する。

第５図（ａ）及び（ｂ）は、第４図の電流バスＢの異な
るドレインバイアス状態に於けるエネルギ帯図を示す。

第５図中に示されている領域Ｒ】〜Ｒ４は、それぞれ、
第４図の領域Ｒ１〜Ｒ４に対応している。

先ず、ドレインバイアスが低い状態を考える。

この場合、電流バスＢのエネルギ帯図は第５図（ａ）の
ようになり、ベース領域を通る電流の流れが阻止されて
いる。従って、７４流バスＢはＦＥＴのドレイン電流に
まったく寄与しないため、ＩＤＶｎ特性は正常である。

次に、ドレインバイアスがある所定の値（例えば第２図
（ｂ）の場合には３Ｖ）になった場合を考える。この場
合、電流バスＢのエネルギ帯図は第５図（ｂ）のように
なる。図に於いて、丸中の印は電子を、丸中の十印はホ
ールを疑似的に示している。図に示されているように、
このバイアス状態では、領域Ｒ３に於いてはインパクト
イオン化現象が起きるのに充分な電界が印加されている
ため、電子−ホール対が形成される。

発生した電子は領域Ｒ４に注入され、ドレイン電流とな
る。ところが、発生したホールは、領域Ｒ１の方向に流
れるが、ＰＮ接合のビルトイン電圧が存在するため、領
域Ｒ２に留まり、領域Ｒ２がホール過剰領域となる。こ
のため、エミッターベース間が実効的に順バイアスされ
たことになり、エミッタからコレクタへ多量の電子が流
れる。即ち、電流バスＢは、ドレイン電流に顕著に寄与
することになり、第２ｆｆｉ（ｂ）に示したようなＩｎ
−ＶＤ特性の異常が発生する。

ドレインバイアスがさらに高くなった状態を考える。こ
の場合、ベース領域に流れる電子が多（なり、過剰なホ
ールと電子との再結合が促進されるため、ある種の負帰
還が行われることとなる。

従って、１Ｏ−ＶＩ＋ＩＩは次第に飽和してくる。

以上説・明したように、前述のｒＤ−ｖｏ特性の異常は
、真性ＭＯＤＦＥＴに寄生的に存在するバイポーラトラ
ンジスタのベース−コレクタ間のインパクトイオン化現
象が主因となっていることがわかる。

そこで、本発明者は、前述のインパクトイオン化現象が
起こる領域Ｒ３が、一連のエピタキシャル層の中の特に
超格子バッファ層３ｂのチャネル層４側に位置する部分
であろうことに着目した。また、ＰＮ接合においてイン
パクトイオン化現象が起こる閾値電界強度は、濃度の小
さい側の半導体不純物濃度が小さいほど大きいという一
般的事実にも着目し、上記バッファ層３ｂの平均的不純
物濃度を意図的に小さくすることにより、前述のＩｏ−
ＶＤ特性の異常の防止につながるものと考え、本発明を
なすに至ったものである。

（実施例） 以下に本発明を実施例について説明する。

第１図は、本発明ＭＯＤＦＥＴの一実施例の断面図であ
る。第１図のＭＯＤＦＥＴでは、　（１００）面を主面
とする半絶縁性ＧａＡｓ基板１１上に、厚さ５０００人
のノンドープＧａＡｓ層１２、超格子バッファ層１３ｂ
１　厚さ５００人のノンドープＧａＡｓ層で構成された
チャネル層１４、厚さ２０人のノンドープＡ　１８．２
８Ｇ　ａ　１１．７４Ａ　Ｓ層で構成されたスペーサ層
１５、厚さ４５０人のｎ型Ａ　Ｉ　ｌ＋、２６Ｇ　ａ　
１１．ＴＪＡ　Ｓ層で構成された電子供給層１６、及び
厚さ１０００人のｎ型ＧａＡｓ層で構成されたキャップ
層１７がエピタキシャル成長されている。超格子バッフ
ァ層１３１）は、厚さ１５０人のノンドープＡ　Ｉ　Ｉ
Ｉ、２１５Ｇ　ａ　ｓ、７４Ａ　ｓ層と、厚さ３０Ａの
ノンドープＧａＡｓ層との１０周期交互層により構成さ
れている。

キャップ層１７上には、Ａ　ｕ　Ｇ　ｅ　／　Ｎ　１　
／　Ａ　ｕの３層の金属を合金化することにより形成し
たソース電極１９及びドレイン電極２０が、キャップ層
１７を貫通するように形成された溝の底部には、電子供
給層１６とショット牛−接合を形成するゲート電極２１
が配置されている。ゲート電極２１のゲート長は０．１
５μｍ１　　ソース−ドレイン電極間隔は２μｍである
。二次元電子が蓄積されている領域を、破線１８で示す
。

上述のエピタキシャル構造はＭＢＥ法により次のように
して成長させた。先ず、ＧａＡｓ基板１１上にノンドー
プＧａＡｓ層１２を基板温度６５０℃で成長させた後、
基板温度を低下させて基板温度５５０℃で超格子バッフ
ァ層１３１）を成長させ、その後基板温度を高くして６
５０℃でＧａＡＳチャネル層１４からｎ型ＧａＡｓキャ
ップ層１７までを成長させた。尚、基板昇降温時には成
長は休止させなかった。

本実施例と同様の構成を有しているが、エピタキシャル
成長を下記（１）及び（２）のようにして行った２種類
のＭＯＤＦＥＴを比較例１及び比較例２として作製した
。

（１）ノンドープＧａＡｓ層１２からｎ型ＧａＡｓキャ
ップ層１７までを、同じ基板温度６５０℃で成長させた
（比較例１）。

（２）ノンドープＧａＡｓ層１２を基板温度６５０°Ｃ
で成長させた後、基板温度を低下させて基板温度６００
℃で超格子バッファ層１３ｂを成長させ、その後基板温
度を高くして６５０℃でＧａＡｓチャネル層１４からｎ
型ＧａＡｓキャップ層１７までを成長させた。尚、基板
昇降温時には成長は休止しなかった（比較例２）。

上記実施例、比較例１及び比較例２のＩ’Ｄ−ＶＤ特性
を、第２図の（ａ）、　（ｂ）及び（Ｃ）にそれぞれ示
す。第２図（ｂ）及び（Ｃ）から明らかなように、比較
例１及び２のＩｏ−ＶＤ特性では、ドレイン電圧３ｖの
付近で鋭いドレインコンダクタンスの立上がりが認めら
れ、より高いドレイン電圧に於いては、再びドレインコ
ンダクタンスが小さくなるという異常現象が顕著に見ら
れる。ところが、第２図（ａ）に示す実施例のＩ＋１−
Ｖ、特性については、そのような異常現象が全く認めら
れない。

次に、上記実施例、比較例１及び比較例２中の超格子バ
ッファ層１３ｂの不純物濃度を確認するために、実施例
、比較例１及び比較例２にそれぞれ対応する試料ａ　−
Ｃ並びに比較のための試料ｄを下記のようにして作製し
た。

区社！ 半絶縁性ＧａＡｓ基板上に、基板温度６５０″Ｃで厚さ
０．３μｍのノンドープＧａＡｓ層を成長させた後、基
板温度５５０℃で厚さ５μｍのノンドープＡ　Ｉ　［１
，２１１Ｇ　ａ　１１．ＴＪＡ　Ｓ層を成長させた。

民柱亙 半絶縁性ＧａＡｓ基板上に、基板温度６５０　’Ｃで厚
さ０．　３μｍのノンドープＧａＡｓ層を成長させた後
、そのままの基板温度で厚さ５μｍのノンドープＡ　Ｉ
　＋１．２６Ｇ　ａの、７４Ａ　ｓ層を成長させた。

匡且工 半絶縁性ＧａＡｓ基板上に、基板温度６５０　’Ｃで厚
さ０．３μｍのノンドープＧａＡｓ層を成長させた後、
基板温度６ｏｏ′ｃで厚さ５μｍのノンドープＡ　１　
ａ、２ｓＧ　ａ　ａ、７４Ａ　ｓ層を成長さセタ。

Ｋ粁互 半絶縁性ＧａＡｓ基板上に、基板温度６５０　’Ｃで厚
さ５μｍのノンドープＧａＡｓ層を成長させた。

得られた試料ａ　−ｄに対してホール測定を行い、導電
型、キャリア濃度（ｃ　ｍ−３）及び移動度（Ｃｍ２／
ＶＳ）を測定した。測定結果を下記第１表に示す。

第１表 第１表から明らかなように、成長したＡｌＧａＡｓ層は
Ｐ型であり、また成長時の基板温度が低いほどキャリア
濃度が低くなっている。また、ＡｌＧａＡｓ中のＰ型不
純物の濃度はＧａＡｓ中のそれに比べると遥かに高いこ
とも第１表に示されている。これは、Ａ１元素が活性で
あるため；成長中に不純物、主に炭素Ｃを取り込みやす
いこと、また基板温度が高いほどＡｌＧａＡｓ結晶中の
砒素サイトに原子空孔が生じやすいことにより説明され
る。

第１表から、実施例、比較例１及び比較例２の超格子バ
ッファ層１３１）の平均的不純物濃度は、それぞれ、５
ｘｌＯ”ａｍ””　　８ｘｌＯ””ｃｍ−３及び１ｘｌ
Ｏ１５ｃｍ−３であることが推定される。

従って、ＭＯＤＦＥＴの１．−ＶＤ特性に於ける異常の
防止には、超格子バッファ層１３ｂの平均的不純物濃度
を低くすることが有効である。上記実施例では、超格子
バッファ層１３ｂ内でのインパクトイオン化現象の防止
のためには、その平均的不純物濃度を５ｘｌＯ１４ｃｍ
−３以下の低濃度に制御することが有効と考えられる。

上では超格子バッファ層を用いたＭＯＤＦＥＴの実施例
を説明したが、第３図に示したようなＡｌＧａＡｓ単層
のバッファ層を用いたＭＯＤ　Ｆ　ＥＴに適用しても同
様の効果が得られた。また、Ｉｎ　Ｇ　ａ　Ａ　ｓ　／
　Ｉ　ｎ　Ａ　Ｉ　Ａ　ｓ系、　ＩｎＧａＡｓ／ＡｌＧ
ａＡｓ系等の、その他の系のＭＯＤＦＥＴに於いても同
様の効果が得られる。

（発明の効果） 本発明のＭＯＤＦＥＴに於いては、出力電流電圧特性は
異常を示すことなく、広い範囲で安定している。従って
、本発明のＭＯＤＦＥＴは、電力増幅器にも使用でき、
小信号増幅器に用いた場合にもバイアス条件が限定され
ることがなく、実用上極めて有用である。

４、　　゛　　　の　　　　な１ 第１図は本発明の一実施例の断面図、第２図（ａ）はそ
の実施例の出力電流電圧特性図、第２図（ｂ）及び（Ｃ
）比較例の出力電流電圧特性図、第３図は従来例の断面
図、第４図並びに第５図（ａ）及び（ｂ）は寄生バイポ
ーラ効果を説明するための断面図及び模式図である。

１１−・・半絶縁性ＧａＡｓ基板、１２−・ＧａＡｓバ
ッファ層、１３１）・・・超格子バッファ層、１４・・
・チャネル層、１５・・・スペーサ層、１６・・・電子
供給層、１７・・・キャップ層、１９・・・ソース電極
、２０・・・ドレイン電極、２１・・・ゲート電極。

第３図 第４図 ２

Claims (1)

1. 【特許請求の範囲】 １、バッファ層と、チャネル層と、ｎ型不純物がドープ
   された電子供給層とを有する積層構造を備えた変調ドー
   プヘテロ接合電界効果トランジスタであって、該バッフ
   ァ層の不純物濃度が、該変調ドープヘテロ接合電界効果
   トランジスタの動作状態に於いて、該バッファ層と該チ
   ャネル層との接合面近傍に於いて発生する空乏層内でイ
   ンパクトイオン化現象が起こらない濃度である変調ドー
   プヘテロ接合電界効果トランジスタ。 ２、前記バッファ層が超格子構造を有している請求項１
   に記載の変調ドープヘテロ接合電界効果トランジスタ。