JP3006201B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3006201B2 JP3006201B2 JP3224159A JP22415991A JP3006201B2 JP 3006201 B2 JP3006201 B2 JP 3006201B2 JP 3224159 A JP3224159 A JP 3224159A JP 22415991 A JP22415991 A JP 22415991A JP 3006201 B2 JP3006201 B2 JP 3006201B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- coincidence
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明はリセット信号の入力回路
に関する。
に関する。
【０００２】
【従来の技術】図２に従来の半導体装置のブロック図を
示す。
示す。
【０００３】発振回路１は基準信号２を分周回路３に出
力し、分周回路３は第一の分周信号４と第二の分周信号
５を出力する。
力し、分周回路３は第一の分周信号４と第二の分周信号
５を出力する。
【０００４】発振停止検出回路６は第一の分周信号４の
状態により発振回路１の停止を検出する。
状態により発振回路１の停止を検出する。
【０００５】複数の入力信号９は、複数の入力端子７よ
り入力回路１４および一致入力検出回路１５に入力され
る。
り入力回路１４および一致入力検出回路１５に入力され
る。
【０００６】一致入力検出回路１５はあらかじめ定めら
れた入力端子に同時に入力信号が加えられたことを検出
すると一致信号１６を一致入力時間判定回路８に出力す
る。一致入力時間判定回路８は一致信号１６と第二の分
周信号５のパルス幅を比較し、一致信号１６が設定値以
上の時間入力された場合、初期化信号１０を出力する。
れた入力端子に同時に入力信号が加えられたことを検出
すると一致信号１６を一致入力時間判定回路８に出力す
る。一致入力時間判定回路８は一致信号１６と第二の分
周信号５のパルス幅を比較し、一致信号１６が設定値以
上の時間入力された場合、初期化信号１０を出力する。
【０００７】
【発明が解決しようとする課題】しかし、電源投入時な
ど発振回路１が動作を停止している場合、一致入力時間
判定回路８に第二の分周信号５が入力されずリ一致信号
１６が入力された場合でも初期化信号１０が出力されず
半導体装置が初期化されない。
ど発振回路１が動作を停止している場合、一致入力時間
判定回路８に第二の分周信号５が入力されずリ一致信号
１６が入力された場合でも初期化信号１０が出力されず
半導体装置が初期化されない。
【０００８】確実な初期化を行うためには発振回路１が
発振を開始するまで一致信号１６を入力する必要があ
り、発振回路１が水晶発振回路の場合では発振開始に数
秒を要するため、一致信号１６の入力時間も数秒が必要
となってしまう。
発振を開始するまで一致信号１６を入力する必要があ
り、発振回路１が水晶発振回路の場合では発振開始に数
秒を要するため、一致信号１６の入力時間も数秒が必要
となってしまう。
【０００９】また、発振回路１の影響をなくすために一
致入力時間判定回路８を使用せず一致信号１６を直接初
期化信号とすることも考えられるがノイズによる誤動作
の恐れが大きい。
致入力時間判定回路８を使用せず一致信号１６を直接初
期化信号とすることも考えられるがノイズによる誤動作
の恐れが大きい。
【００１０】そこで本発明の半導体装置はノイズでの誤
動作を防止しつつ、発振回路の動作状態によらず複数の
入力信号の同時入力による初期化を確実に行えるように
することを目的する。
動作を防止しつつ、発振回路の動作状態によらず複数の
入力信号の同時入力による初期化を確実に行えるように
することを目的する。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、ａ）基準信号を出力する発
振回路と、ｂ）前記基準信号を分周し、分周信号を出力
する分周回路と、ｃ）前記基準信号または前記分周信号
を入力し、前記発振回路の動作状態を検出する発振停止
検出回路と、ｄ）入力信号を入力する複数の入力端子
と、ｅ）前記入力端子を入力とする入力回路と、ｆ）前
記入力端子の一部または全部のあらかじめ定められた入
力端子に同時に入力信号が加えられたことを検出し、一
致信号を出力する一致入力検出回路と、ｇ）前記一致信
号と前記発振信号または前記分周信号を入力し、前記一
致信号が設定値以上の時間入力された時初期化信号を出
力する一致入力時間判定回路とを少なくとも具備する半
導体装置に於いて、ｈ）前記発振停止検出回路で発振停
止が検出された場合、前記一致信号を前記一致入力時間
判定回路を介さずに初期化信号とすることを特徴とす
る。
に、本発明の半導体装置は、ａ）基準信号を出力する発
振回路と、ｂ）前記基準信号を分周し、分周信号を出力
する分周回路と、ｃ）前記基準信号または前記分周信号
を入力し、前記発振回路の動作状態を検出する発振停止
検出回路と、ｄ）入力信号を入力する複数の入力端子
と、ｅ）前記入力端子を入力とする入力回路と、ｆ）前
記入力端子の一部または全部のあらかじめ定められた入
力端子に同時に入力信号が加えられたことを検出し、一
致信号を出力する一致入力検出回路と、ｇ）前記一致信
号と前記発振信号または前記分周信号を入力し、前記一
致信号が設定値以上の時間入力された時初期化信号を出
力する一致入力時間判定回路とを少なくとも具備する半
導体装置に於いて、ｈ）前記発振停止検出回路で発振停
止が検出された場合、前記一致信号を前記一致入力時間
判定回路を介さずに初期化信号とすることを特徴とす
る。
【００１２】
【実施例】図１に本発明の半導体装置の一実施例のブロ
ック図を示す。
ック図を示す。
【００１３】発振回路１は基準信号２を分周回路３に出
力し、分周回路３は第一の分周信号４と第二の分周信号
５を出力する。
力し、分周回路３は第一の分周信号４と第二の分周信号
５を出力する。
【００１４】発振停止検出回路６は第一の分周信号４の
状態により発振回路１の停止を検出し、発振停止時は検
出信号１１を出力する。
状態により発振回路１の停止を検出し、発振停止時は検
出信号１１を出力する。
【００１５】複数の入力信号９は、複数の入力端子７よ
り入力回路１４および一致入力検出回路１５に入力され
る。
り入力回路１４および一致入力検出回路１５に入力され
る。
【００１６】一致入力検出回路１５はあらかじめ定めら
れた入力端子に同時に入力信号が加えられたことを検出
すると一致信号１６を一致入力時間判定回路８に出力す
る。一致入力時間判定回路８は一致信号１６と第二の分
周信号５のパルス幅を比較し、一致信号１６が設定値以
上の時間入力された場合、第一の初期化信号１２を出力
する。
れた入力端子に同時に入力信号が加えられたことを検出
すると一致信号１６を一致入力時間判定回路８に出力す
る。一致入力時間判定回路８は一致信号１６と第二の分
周信号５のパルス幅を比較し、一致信号１６が設定値以
上の時間入力された場合、第一の初期化信号１２を出力
する。
【００１７】バイパス回路１３は検出信号１１が入力さ
れると一致信号１６を一致入力時間判定回路８を介さず
に第一の初期化信号１２と加算し、初期化信号１０を出
力する。
れると一致信号１６を一致入力時間判定回路８を介さず
に第一の初期化信号１２と加算し、初期化信号１０を出
力する。
【００１８】発振回路１が正常動作している場合は検出
信号１１は低レベルとなり、一致信号１６は一致入力時
間判定回路８により入力時間を判定され一致信号１６が
設定値以上の時間入力の場合、半導体装置の初期化を行
う。
信号１１は低レベルとなり、一致信号１６は一致入力時
間判定回路８により入力時間を判定され一致信号１６が
設定値以上の時間入力の場合、半導体装置の初期化を行
う。
【００１９】発振回路１が停止している場合は検出信号
１１は高レベルとなり、一致信号１６は一致入力時間判
定回路８を介さず一致信号１６の入力時間によらず半導
体装置の初期化を行う。
１１は高レベルとなり、一致信号１６は一致入力時間判
定回路８を介さず一致信号１６の入力時間によらず半導
体装置の初期化を行う。
【００２０】発振回路１が停止している場合としては電
源投入時や電源電圧低下時が考えられ、このような場合
は一致信号１６のノイズによる誤動作より半導体装置の
初期化が重要となる。
源投入時や電源電圧低下時が考えられ、このような場合
は一致信号１６のノイズによる誤動作より半導体装置の
初期化が重要となる。
【００２１】
【発明の効果】以上述べたように本発明によれば発振回
路が発振状態によらず複数の入力信号の同時入力での初
期化が確実に行える。
路が発振状態によらず複数の入力信号の同時入力での初
期化が確実に行える。
【図１】本発明の半導体装置の一実施例のブロック図を
示す。
示す。
【図２】従来の半導体装置のブロック図を示す。
１‥‥‥発振回路 ２‥‥‥基準信号 ３‥‥‥分周回路 ４‥‥‥第一の分周信号 ５‥‥‥第二の分周信号 ６‥‥‥発振停止検出回路 ７‥‥‥複数の入力端子 ８‥‥‥一致入力時間判定回路 ９‥‥‥複数の入力信号 １０‥‥‥初期化信号 １１‥‥‥検出信号 １２‥‥‥第一の初期化信号 １３‥‥‥バイパス回路 １４‥‥‥入力回路 １５‥‥‥一致入力検出回路 １６‥‥‥一致信号
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/22
Claims (1)
- 【請求項１】ａ）基準信号を出力する発振回路と、 ｂ）前記基準信号を分周し、分周信号を出力する分周回
路と、 ｃ）前記基準信号または前記分周信号を入力し、前記発
振回路の動作状態を検出する発振停止検出回路と、 ｄ）入力信号を入力する複数の入力端子と、 ｅ）前記入力端子を入力とする入力回路と、 ｆ）前記入力端子の一部または全部のあらかじめ定めら
れた入力端子に同時に入力信号が加えられたことを検出
し、一致信号を出力する一致入力検出回路と、 ｇ）前記一致信号と前記発振信号または前記分周信号を
入力し、前記一致信号が設定値以上の時間入力された時
初期化信号を出力する一致入力時間判定回路とを少なく
とも具備する半導体装置に於いて、 ｈ）前記発振停止検出回路で発振停止が検出された場
合、前記一致信号を前記一致入力時間判定回路を介さず
に初期化信号とすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224159A JP3006201B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224159A JP3006201B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563531A JPH0563531A (ja) | 1993-03-12 |
| JP3006201B2 true JP3006201B2 (ja) | 2000-02-07 |
Family
ID=16809458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3224159A Expired - Fee Related JP3006201B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006201B2 (ja) |
-
1991
- 1991-09-04 JP JP3224159A patent/JP3006201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563531A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155451A (en) | Circuit and method for dynamically generating a clock signal | |
| JPH0897714A (ja) | クロック信号発生回路 | |
| JPH0659769A (ja) | ディジタルコンピュータのクロック生成回路および方法 | |
| EP0337684B1 (en) | Clock signal switching device of an IC card | |
| US5422918A (en) | Clock phase detecting system for detecting the phase difference between two clock phases regardless of which of the two clock phases leads the other | |
| JP3006201B2 (ja) | 半導体装置 | |
| KR100393472B1 (ko) | 스캔테스트용자동리세트바이패스제어 | |
| US5220295A (en) | Method and apparatus for detecting and correcting loss of frequency lock in a phase locked dual clock system | |
| KR920005169A (ko) | 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리 | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| US5734273A (en) | Phase lock detector | |
| US6876237B2 (en) | Reset-pulse generator | |
| JP2906757B2 (ja) | 半導体装置 | |
| JPH0627786B2 (ja) | 半導体集積回路装置 | |
| JP2850618B2 (ja) | リセット制御回路 | |
| JP2897740B2 (ja) | テストモード設定回路 | |
| JPH0147935B2 (ja) | ||
| JPS6089127A (ja) | パルス信号発生回路 | |
| JP2843070B2 (ja) | 電圧検出装置 | |
| JPH0783747A (ja) | 信号検出回路 | |
| JP2864779B2 (ja) | パルス入力回路 | |
| US4041248A (en) | Tone detection synchronizer | |
| SU1337838A1 (ru) | Устройство дл функционального контрол цифровых интегральных схем | |
| SU1663748A1 (ru) | Частотный дискриминатор | |
| JP2606458Y2 (ja) | 信号レベル監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |