JP3005665B2 - 電子デバイス - Google Patents
電子デバイスInfo
- Publication number
- JP3005665B2 JP3005665B2 JP6079894A JP7989494A JP3005665B2 JP 3005665 B2 JP3005665 B2 JP 3005665B2 JP 6079894 A JP6079894 A JP 6079894A JP 7989494 A JP7989494 A JP 7989494A JP 3005665 B2 JP3005665 B2 JP 3005665B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electronic device
- regions
- current
- current direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、平面上に形成された
微細構造により電子の流れを制御して様々な電流−電圧
特性を生じさせる電子デバイスに関するものである。
微細構造により電子の流れを制御して様々な電流−電圧
特性を生じさせる電子デバイスに関するものである。
【０００２】
【従来の技術】従来、電子デバイスとしては導電体／絶
縁体／導電体という構造を形成するためには、分子線エ
ピタキシャル法等の特殊な結晶成長法を用いて積層構造
を形成し、縦方向に電流を流すような構造のものが知ら
れている。
縁体／導電体という構造を形成するためには、分子線エ
ピタキシャル法等の特殊な結晶成長法を用いて積層構造
を形成し、縦方向に電流を流すような構造のものが知ら
れている。
【０００３】
【発明が解決しようとする課題】しかし、従来の積層構
造の導電体／絶縁体／導電体の電気デバイスでは、その
断面積を小さくするためにはパターン形成技術の限界で
制限され、このため導電体／絶縁体／導電体間の容量が
小さくできないという問題点があった。
造の導電体／絶縁体／導電体の電気デバイスでは、その
断面積を小さくするためにはパターン形成技術の限界で
制限され、このため導電体／絶縁体／導電体間の容量が
小さくできないという問題点があった。
【０００４】また、上述の積層構造の電子デバイスで
は、下層の導電体に電気接続を行うためのコンタクトを
形成することが、困難であるという問題点もあった。
は、下層の導電体に電気接続を行うためのコンタクトを
形成することが、困難であるという問題点もあった。
【０００５】
【課題を解決するための手段】以上の課題を解決するた
めに、この発明では、絶縁性の基板からなる第１の領域
と、前記第１の領域上に接して形成された導電性の第２
の領域と、前記第２の領域の一部を変成させることによ
り、電流方向を遮る方向に細線状に形成され、且つ、前
記電流方向に対して所定間隔をおいて形成された、高抵
抗率を有する複数の第３の領域と、前記複数の第３の領
域を挟んで前記第２の領域の両端側に形成され、前記両
端側にバイアス電圧を印加することにより、前記第３の
領域をトンネル効果或いは熱的にエネルギーバリアを超
えることで前記電流方向に電流が流れるようにした、電
気接続するための第１及び第２のコンタクト領域と、前
記複数の第３の領域に近接して形成され、印加される電
圧を制御することにより前記複数の第３の領域を介して
前記電流方向に流れる電流に係る電子を一つ一つカウン
トしながら流すためのゲート領域を備えた電子デバイス
を提案するものである。
めに、この発明では、絶縁性の基板からなる第１の領域
と、前記第１の領域上に接して形成された導電性の第２
の領域と、前記第２の領域の一部を変成させることによ
り、電流方向を遮る方向に細線状に形成され、且つ、前
記電流方向に対して所定間隔をおいて形成された、高抵
抗率を有する複数の第３の領域と、前記複数の第３の領
域を挟んで前記第２の領域の両端側に形成され、前記両
端側にバイアス電圧を印加することにより、前記第３の
領域をトンネル効果或いは熱的にエネルギーバリアを超
えることで前記電流方向に電流が流れるようにした、電
気接続するための第１及び第２のコンタクト領域と、前
記複数の第３の領域に近接して形成され、印加される電
圧を制御することにより前記複数の第３の領域を介して
前記電流方向に流れる電流に係る電子を一つ一つカウン
トしながら流すためのゲート領域を備えた電子デバイス
を提案するものである。
【０００６】
【作用】即ち、この発明では第１の領域を絶縁性の基板
とすることにより第１の領域上に形成された第２の領域
のみを流れる電流を形成することができるが、この第２
の領域を流れる電流は変成された第３の領域を通過する
場合、トンネル効果で通過するか、或は熱的に第３の領
域のエネルギーバリアを越えて流れなければならず、こ
のため大きな非線形の電流−電圧特性を示すデバイスが
得られる。
とすることにより第１の領域上に形成された第２の領域
のみを流れる電流を形成することができるが、この第２
の領域を流れる電流は変成された第３の領域を通過する
場合、トンネル効果で通過するか、或は熱的に第３の領
域のエネルギーバリアを越えて流れなければならず、こ
のため大きな非線形の電流−電圧特性を示すデバイスが
得られる。
【０００７】また、この発明では第１の領域上に形成し
た第２の領域を流れる電流を制御するデバイスであるた
め、従来のデバイスのように導電体／絶縁体／導電体間
の容量を問題にすることもなく、更に電気接続のための
コンタクトも形成し易い。
た第２の領域を流れる電流を制御するデバイスであるた
め、従来のデバイスのように導電体／絶縁体／導電体間
の容量を問題にすることもなく、更に電気接続のための
コンタクトも形成し易い。
【０００８】ここで、第１の領域としては絶縁性ＧａＡ
ｓ、ＳｉＯ2 等の絶縁性の基板を用いることができる。
ｓ、ＳｉＯ2 等の絶縁性の基板を用いることができる。
【０００９】第１の領域上に形成する第２の領域として
は導電性ＧａＡｓ、ＧａＡｌＡｓ、シリコン或はアモル
ファスシリコンなどの半導体、チタン、コバルト、コバ
ルトシリサイド、スズ、アルミニウム等の金属を用いる
ことができる。
は導電性ＧａＡｓ、ＧａＡｌＡｓ、シリコン或はアモル
ファスシリコンなどの半導体、チタン、コバルト、コバ
ルトシリサイド、スズ、アルミニウム等の金属を用いる
ことができる。
【００１０】また、第３の領域は、例えば第２の領域の
一部を酸化、熱溶融、格子欠陥形成或は切削等の手段で
変成して形成することができる。
一部を酸化、熱溶融、格子欠陥形成或は切削等の手段で
変成して形成することができる。
【００１１】この場合、走査型トンネル顕微鏡、電子ビ
ームを用いて第２の領域の一部を変成して第３の領域を
形成することもできる。
ームを用いて第２の領域の一部を変成して第３の領域を
形成することもできる。
【００１２】一方、第３の領域は第２の領域の１箇所形
成しても、第２の領域を流れる電子はこれをトンネル効
果或は熱的に第３の領域のエネルギーバリアを越えて流
れるために大きな非線形の電流−電圧特性が得られる
が、近接した２箇所以上の第２領域を形成した場合に
は、これら第２の領域を通過する電子の共鳴準位特性に
より負性抵抗が生じ、更に急峻な非線形の電流−電圧特
性が得られる。
成しても、第２の領域を流れる電子はこれをトンネル効
果或は熱的に第３の領域のエネルギーバリアを越えて流
れるために大きな非線形の電流−電圧特性が得られる
が、近接した２箇所以上の第２領域を形成した場合に
は、これら第２の領域を通過する電子の共鳴準位特性に
より負性抵抗が生じ、更に急峻な非線形の電流−電圧特
性が得られる。
【００１３】また、第２の領域に、所定の間隔を置いて
２箇所の第３の領域を形成し、上記第３の領域の間隔の
下方に位置する第１の領域にはゲート電極を設ければ、
第２の領域に一つ一つカウントしながら電子を流すこと
ができる。
２箇所の第３の領域を形成し、上記第３の領域の間隔の
下方に位置する第１の領域にはゲート電極を設ければ、
第２の領域に一つ一つカウントしながら電子を流すこと
ができる。
【００１４】この他第２の領域の一部を第３の領域で完
全に遮断せずに、第３の領域と第１の領域と第２の領域
の境界に多少の間隔を置くようにすることにより、トン
ネル効果による電流とリーク電流の和となるような電流
−電圧特性が得られる。
全に遮断せずに、第３の領域と第１の領域と第２の領域
の境界に多少の間隔を置くようにすることにより、トン
ネル効果による電流とリーク電流の和となるような電流
−電圧特性が得られる。
【００１５】更に、第２の領域を遮断する第３の領域の
幅を一部狭めることにより、トンネルし易くなり、電流
の流れを容易にすることができる。
幅を一部狭めることにより、トンネルし易くなり、電流
の流れを容易にすることができる。
【００１６】
【実施例】以下、この発明を図示の実施例に基づいて詳
細に説明すると、図１はこの発明の一実施例を示すもの
であり、１０は絶縁性のＧａＡｓを用いて形成された第
１の領域で、第１の領域１０上にはチタンの薄膜からな
る第２の領域２０が形成され、第２の領域２０の両端に
は電気接続のためのコンタクト領域２１、２２が形成さ
れ、更に第２の領域２０の中央部にはその幅方向を遮断
し、且つその深さが第２の領域２０と第１の領域１０の
境界に達する第３の領域の酸化チタンの細線３０が形成
される。
細に説明すると、図１はこの発明の一実施例を示すもの
であり、１０は絶縁性のＧａＡｓを用いて形成された第
１の領域で、第１の領域１０上にはチタンの薄膜からな
る第２の領域２０が形成され、第２の領域２０の両端に
は電気接続のためのコンタクト領域２１、２２が形成さ
れ、更に第２の領域２０の中央部にはその幅方向を遮断
し、且つその深さが第２の領域２０と第１の領域１０の
境界に達する第３の領域の酸化チタンの細線３０が形成
される。
【００１７】なお、酸化チタンの細線３０は第２の領域
を局所的に酸化することにより形成される。
を局所的に酸化することにより形成される。
【００１８】以上のような構造の電子デバイスにおい
て、コンタクト領域２１及び２２間にバイアスを印加す
ると、第２の領域であるチタン薄膜２０中をその長さ方
向に電流が流れるが、第２の領域の中央部を幅方向に遮
断する酸化チタン細線３０は高い抵抗率を有する絶縁物
であるため、この電流は第３の領域をトンネル効果で通
過するか、或は第３のエネルギーバリアを越えて流れな
ければならないため、このデバイスは図２に示すように
電流−電圧特性は大きな非線形特性を示す。
て、コンタクト領域２１及び２２間にバイアスを印加す
ると、第２の領域であるチタン薄膜２０中をその長さ方
向に電流が流れるが、第２の領域の中央部を幅方向に遮
断する酸化チタン細線３０は高い抵抗率を有する絶縁物
であるため、この電流は第３の領域をトンネル効果で通
過するか、或は第３のエネルギーバリアを越えて流れな
ければならないため、このデバイスは図２に示すように
電流−電圧特性は大きな非線形特性を示す。
【００１９】図３は、走査型トンネル顕微鏡（ＳＴＭ）
を用いて図１に示すデバイスを形成する方法を示すもの
であり、絶縁性のＧａＡｓを用いて形成された第１の領
域１０（ａ）上にチタン薄膜２０（ａ）を形成する。
を用いて図１に示すデバイスを形成する方法を示すもの
であり、絶縁性のＧａＡｓを用いて形成された第１の領
域１０（ａ）上にチタン薄膜２０（ａ）を形成する。
【００２０】第２の領域のチタン薄膜２０（ａ）にＳＴ
Ｍの探４０を近接させて、この探針４０とチタン薄膜２
０（ａ）の間にバイアス５０を印加する。チタン薄膜２
０（ａ）が酸化され、ＳＴＭの探針４０を掃引すること
によりチタン薄膜２０（ａ）の中央部にはその幅方向を
遮断し、且つその深さがチタン薄膜２０（ａ）と第１の
領域１０（ａ）の境界に達する第３の領域３０（ａ）が
形成される。
Ｍの探４０を近接させて、この探針４０とチタン薄膜２
０（ａ）の間にバイアス５０を印加する。チタン薄膜２
０（ａ）が酸化され、ＳＴＭの探針４０を掃引すること
によりチタン薄膜２０（ａ）の中央部にはその幅方向を
遮断し、且つその深さがチタン薄膜２０（ａ）と第１の
領域１０（ａ）の境界に達する第３の領域３０（ａ）が
形成される。
【００２１】図４は近接して２本の第３の領域を第２の
領域上に形成した実施例を示し、図５は近接して３本の
第３の領域を第２の領域上に形成した実施例を示す。
領域上に形成した実施例を示し、図５は近接して３本の
第３の領域を第２の領域上に形成した実施例を示す。
【００２２】この場合は、電子が近接した複数の第２の
領域を通過する際の共鳴準位特性により負性抵抗が生
じ、更に急峻な非線形の電流−電圧特性が得られる。
領域を通過する際の共鳴準位特性により負性抵抗が生
じ、更に急峻な非線形の電流−電圧特性が得られる。
【００２３】図６は、第３の領域を、第１の領域と第２
の領域との境界まで達しない構造とした実施例を示すも
のであり、この場合はトンネル効果により流れる電流と
リーク電流の和による電流−電圧特性が得られる。
の領域との境界まで達しない構造とした実施例を示すも
のであり、この場合はトンネル効果により流れる電流と
リーク電流の和による電流−電圧特性が得られる。
【００２４】図７は、第３の領域の幅方向の一部を縊ら
せた構造の実施例を示すものであり、この場合はトンネ
ルし易くなり、電流の流れが容易にすることができる。
せた構造の実施例を示すものであり、この場合はトンネ
ルし易くなり、電流の流れが容易にすることができる。
【００２５】図８は、第３の領域の幅方向の一部を微細
間隔でカットした実施例を示すものであり、この場合は
カットされた微細間隔で共鳴準位ができ、これにより負
性抵抗が生じ、図４、図５の実施例と同様に急峻な非線
形の電流−電圧特性が得られる。
間隔でカットした実施例を示すものであり、この場合は
カットされた微細間隔で共鳴準位ができ、これにより負
性抵抗が生じ、図４、図５の実施例と同様に急峻な非線
形の電流−電圧特性が得られる。
【００２６】図９は、第２の領域に、所定の間隔を置い
て２箇所の第３の領域を形成し、上記第３の領域の間隔
の下方に位置する第１の領域にはゲート電極を設けた実
施例を示すものであり、この場合はゲート電極に印加す
る電圧を適当に制御することにより第２の領域に電子を
一つ一つカウントしながら流すことができる。
て２箇所の第３の領域を形成し、上記第３の領域の間隔
の下方に位置する第１の領域にはゲート電極を設けた実
施例を示すものであり、この場合はゲート電極に印加す
る電圧を適当に制御することにより第２の領域に電子を
一つ一つカウントしながら流すことができる。
【００２７】
【発明の効果】以上要するに、この発明によれば絶縁性
基板で構成される第１の領域上に形成された第２の領域
の一部を変成して第３の領域を形成することにより、第
２の領域を流れる電流を制御できるので、従来のデバイ
スのように容量の問題もなく、また電気接続のためのコ
ンタクト領域の形成が容易になる。
基板で構成される第１の領域上に形成された第２の領域
の一部を変成して第３の領域を形成することにより、第
２の領域を流れる電流を制御できるので、従来のデバイ
スのように容量の問題もなく、また電気接続のためのコ
ンタクト領域の形成が容易になる。
【図１】 この発明の一実施例を示す電子デバイスの斜
視図
視図
【図２】 同上の電流−電圧特性を示す図
【図３】 図１の電子デバイスの作成方法を示す図
【図４】 この発明の他の実施例を示す電子デバイスの
斜視図
斜視図
【図５】 この発明の更に他の実施例を示す電子デバイ
スの斜視図
スの斜視図
【図６】 この発明の更に他の実施例を示す電子デバイ
スの斜視図
スの斜視図
【図７】 この発明の更に他の実施例を示す電子デバイ
スの斜視図
スの斜視図
【図８】 この発明の更に他の実施例を示す電子デバイ
スの斜視図
スの斜視図
【図９】 この発明の更に他の実施例を示す電子デバイ
スの斜視図
スの斜視図
１０は第１の領域 ２０は第２の領域 ２１，２２はコンタクト領域 ３０は第３の領域 ４０はＳＴＭの探針 ５０はバイアス
Claims (4)
- 【請求項１】 絶縁性の基板からなる第１の領域と、 前記第１の領域上に接して形成された導電性の第２の領
域と、 前記第２の領域の一部を変成させることにより、電流方
向を遮る方向に細線状に形成され、且つ、前記電流方向
に対して所定間隔をおいて形成された、高抵抗率を有す
る複数の第３の領域と、 前記複数の第３の領域を挟んで前記第２の領域の両端側
に形成され、前記両端側にバイアス電圧を印加すること
により、前記第３の領域をトンネル効果或いは熱的にエ
ネルギーバリアを超えることで前記電流方向に電流が流
れるようにした、電気接続するための第１及び第２のコ
ンタクト領域と、 前記複数の第３の領域に近接して形成され、印加される
電圧を制御することにより前記複数の第３の領域を介し
て前記電流方向に流れる電流に係る電子を一つ一つカウ
ントしながら流すためのゲート領域を備えた電子デバイ
ス。 - 【請求項２】 絶縁性の基板からなる第１の領域と、 前記第１の領域上に接して形成された導電性の第２の領
域と、 前記第２の領域の一部を変成させることにより電流方向
を遮る方向に細線状に形成され、高抵抗率を有する第３
の領域と、 前記第３の領域を挟んで前記第２の領域の両端側に形成
され、前記両端側にバイアス電圧を印加することによ
り、前記第３の領域をトンネル効果或いは熱的にエネル
ギーバリアを超えることで前記電流方向に電流が流れる
ようにした、電気接続するための第１及び第２のコンタ
クト領域を備えた電子デバイスであって、 前記第３の領域は、前記第２の領域内に、前記第１の領
域と前記第２の領域との境界まで達しないように形成さ
れたことを特徴とする電子デバイス。 - 【請求項３】 前記第３の領域は、 前記第１及び第２のコンタクト領域間を流れる電流方向
について幅を狭くした部分を備えたことを特徴とする請
求項２に記載の電子デバイス。 - 【請求項４】 前記第３の領域は、 前記第１及び第２のコンタクト領域間を流れる電子が通
過することができ、高抵抗率を有しない微細間隔部分を
備えたことを特徴とする請求項２に記載の電子デバイ
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6079894A JP3005665B2 (ja) | 1994-03-25 | 1994-03-25 | 電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6079894A JP3005665B2 (ja) | 1994-03-25 | 1994-03-25 | 電子デバイス |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8331788A Division JP2987424B2 (ja) | 1996-12-12 | 1996-12-12 | 電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263720A JPH07263720A (ja) | 1995-10-13 |
| JP3005665B2 true JP3005665B2 (ja) | 2000-01-31 |
Family
ID=13702989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6079894A Expired - Lifetime JP3005665B2 (ja) | 1994-03-25 | 1994-03-25 | 電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3005665B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113257A (ja) * | 1984-11-08 | 1986-05-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6392025A (ja) * | 1986-10-06 | 1988-04-22 | Mitsubishi Electric Corp | 導電性材料加工装置 |
| JPH04370978A (ja) * | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | 量子効果型電界効果トランジスタ |
| JPH0575105A (ja) * | 1991-09-12 | 1993-03-26 | Matsushita Electric Ind Co Ltd | 量子素子の製造方法 |
| JPH0590567A (ja) * | 1991-09-25 | 1993-04-09 | Hitachi Ltd | 一電子トンネルトランジスタ回路およびその製造方法 |
-
1994
- 1994-03-25 JP JP6079894A patent/JP3005665B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263720A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701016A (en) | Semiconductor device and method for its manufacture | |
| US7087946B2 (en) | Electric device having nanoscale wires and gaps | |
| WO1999066562A1 (en) | Quantum wire field-effect transistor and method of making the same | |
| EP0576263A2 (en) | Method for fabricing nano-scale devices and nano-scale device fabricated by that method | |
| JPH11330273A (ja) | 半導体素子 | |
| US5629231A (en) | Method of manufacturing a semiconductor device with metallic precipitate | |
| US5202605A (en) | Mim cold-cathode electron emission elements | |
| JPH05283672A (ja) | ショットキーバリア半導体装置 | |
| KR19990077669A (ko) | 전계 효과 트랜지스터 | |
| JP3669491B2 (ja) | 負性抵抗電界効果素子 | |
| JP3005665B2 (ja) | 電子デバイス | |
| JP2987424B2 (ja) | 電子デバイス | |
| US5562802A (en) | Method of producing a quantum device which utilizes the quantum effect | |
| JP2847482B2 (ja) | Ｓｒａｍセル及びその製造方法 | |
| JP2734260B2 (ja) | トンネルトランジスタ | |
| JPS63155768A (ja) | 半導体デバイスの製造方法 | |
| JP3200662B2 (ja) | クーロンブロッケイド素子とその製造方法 | |
| JPH02503047A (ja) | 埋め込まれた活性層と側方に対する電流閉じ込め構造とを備えたレーザダイオードとその製造方法 | |
| JPH09246536A (ja) | 半導体素子 | |
| JP3385637B2 (ja) | 共鳴トンネル電界効果型トランジスタの製造方法 | |
| JP4528398B2 (ja) | 負性抵抗電界効果トランジスタ | |
| JPH0817242B2 (ja) | リセスゲート型静電誘導トランジスタ及びその製造方法 | |
| JP2533135B2 (ja) | 微粒子トランジスタ | |
| JP4364185B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02189978A (ja) | 細線電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |