JPH0590567A - 一電子トンネルトランジスタ回路およびその製造方法 - Google Patents
一電子トンネルトランジスタ回路およびその製造方法Info
- Publication number
- JPH0590567A JPH0590567A JP24550391A JP24550391A JPH0590567A JP H0590567 A JPH0590567 A JP H0590567A JP 24550391 A JP24550391 A JP 24550391A JP 24550391 A JP24550391 A JP 24550391A JP H0590567 A JPH0590567 A JP H0590567A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- oxide film
- silicon layer
- tunnel
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000005641 tunneling Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims 5
- 239000002131 composite material Substances 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 244000042312 Wisteria floribunda Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】多結晶シリコンと微小面積酸化膜からなる一電
子トンネルトランジスタを横型にして平面上に形成でき
ることを利用して配線工程で容易に回路を提供できるこ
とにある。 【構成】多結晶シリコンと微小面積酸化膜からなる横型
一電子トンネルトランジスタと絶縁膜、配線により達成
される。 【効果】配線工程が一括して行なうことができるため、
一電子トンネルトランジスタの回路を容易にかつ信頼性
よく形成することができる。
子トンネルトランジスタを横型にして平面上に形成でき
ることを利用して配線工程で容易に回路を提供できるこ
とにある。 【構成】多結晶シリコンと微小面積酸化膜からなる横型
一電子トンネルトランジスタと絶縁膜、配線により達成
される。 【効果】配線工程が一括して行なうことができるため、
一電子トンネルトランジスタの回路を容易にかつ信頼性
よく形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、一電子トンネル現象を
利用した一電子トンネルトランジスタ回路およびその製
造方法に関する。
利用した一電子トンネルトランジスタ回路およびその製
造方法に関する。
【０００２】
【従来の技術】例えば、日本物理学会誌1991年46号、頁
352-359、電子情報通信学会技術報告1990年11月号頁1-
8、に指摘されているように、MOS装置が、４分の１ミク
ロンのチャンネル長さの域に達する頃には、従来のVLSI
集積技術テクノロジーはそれ以上の微細化を妨げられる
であろう。集積回路の多くの前進は、微細化の絶え間な
い進歩に基づいていた故に、近い将来この障害は大きな
問題となる。このような課題を解決するため、量子効果
を利用した素子の提案が盛んに行なわれている。量子効
果を利用した素子には多くの種類があるが、最も一般的
なものは、電子の波動性を利用した電子波干渉素子であ
る。しかし、従来技術である電子波干渉素子には、幾つ
かの問題点がある。フジクストゥデイ1989年10月号、頁
119-121,(Physics Today, October 1989, pp.119-121)、
電子波干渉素子の特性が素子構造の微小な変化によって
大きく変化することを指摘し、電子波干渉素子を集積回
路に応用することが困難であるとの見方をしている。ま
た、日本物理学会誌1991年46号、頁352-359では、電子
波干渉素子のオン及びオフ時のコンダクタンスの比が従
来のMOS装置と比較し数桁も小さいことを指摘し、電子
波干渉素子を集積回路に応用することが困難であるとの
見方をしている。
352-359、電子情報通信学会技術報告1990年11月号頁1-
8、に指摘されているように、MOS装置が、４分の１ミク
ロンのチャンネル長さの域に達する頃には、従来のVLSI
集積技術テクノロジーはそれ以上の微細化を妨げられる
であろう。集積回路の多くの前進は、微細化の絶え間な
い進歩に基づいていた故に、近い将来この障害は大きな
問題となる。このような課題を解決するため、量子効果
を利用した素子の提案が盛んに行なわれている。量子効
果を利用した素子には多くの種類があるが、最も一般的
なものは、電子の波動性を利用した電子波干渉素子であ
る。しかし、従来技術である電子波干渉素子には、幾つ
かの問題点がある。フジクストゥデイ1989年10月号、頁
119-121,(Physics Today, October 1989, pp.119-121)、
電子波干渉素子の特性が素子構造の微小な変化によって
大きく変化することを指摘し、電子波干渉素子を集積回
路に応用することが困難であるとの見方をしている。ま
た、日本物理学会誌1991年46号、頁352-359では、電子
波干渉素子のオン及びオフ時のコンダクタンスの比が従
来のMOS装置と比較し数桁も小さいことを指摘し、電子
波干渉素子を集積回路に応用することが困難であるとの
見方をしている。
【０００３】そこで、上記電子波干渉素子の課題を解決
するため、電子の粒子性を利用した一電子トンネル素子
が提案されている。例えば、IEEEトランザクションオン
マグネティクス、第23巻、頁1142-1145(IEEE Trans. Ma
gnetics vol.MAG-23 pp.1142-1145)、またパリテイ1990
年10月号、頁22-28に示されているように、一電子トン
ネル素子は、微小キャパシタをその基本構成要素とし、
微小キャパシタ特有のクーロンブロケイドと呼ばれる量
子現象を利用した素子である。特に一電子トンネルトラ
ンジスタは２個の直列接続の微小キャパシタを有し、両
端をソース、ドレイン電極としソースードレイン間にト
ンネル電流を流す。中間のチャネル部の電位をゲートの
電圧で容量 C0 あるいは抵抗を介して変化させること
により電流をコントロールする。微小キャパシタは、絶
縁膜を二つの伝導性物質で挟んだ構造をなし、絶縁膜は
電子の伝導性物質間トンネルを可能とするよう薄膜化さ
れている。このような微小キャパシタにおいて、T<e2/
(2Ck)の温度範囲で且つ、微小キャパシタ間の電位差が-
e/(2C)<V<e/(2C)の範囲内で、電子の伝導性物質間トン
ネルが禁止される現象をクーロンブロケイドと呼ぶ。こ
こで、Tは温度、Vは微小キャパシタ間の電位差、eは一
電子の電荷量、Cは微小キャパシタの静電容量、kはボル
ツマン定数である。従って、キャパシタ面積の微細化に
より微小キャパシタの静電容量を小さくしていけば、ク
ーロンブロケイドをより高温で且つより高いキャパシタ
間電圧で実現することが出来る。微小キャパシタ間の電
位差がクーロンブロケイドの条件を越える、つまりクー
ロンブロケイドが解除されると、伝導性物質間に一電子
トンネルが起こる。これら微小キャパシタを基本構成要
素として形成された一電子トンネルトランジスタでは、
ゲート電圧オフ時にはクーロンブロケイドにより微小キ
ャパシタ間には電流が流れず、ゲート電圧オン時にはク
ーロンブロケイドが解除され、微小キャパシタ間に電流
が流れる。一電子トンネルトランジスタは電子波干渉素
子と比較しオン及びオフ時のコンダクタンスの比が大き
く、更に素子の特性が構造の微小な変化にあまり影響を
うけない。
するため、電子の粒子性を利用した一電子トンネル素子
が提案されている。例えば、IEEEトランザクションオン
マグネティクス、第23巻、頁1142-1145(IEEE Trans. Ma
gnetics vol.MAG-23 pp.1142-1145)、またパリテイ1990
年10月号、頁22-28に示されているように、一電子トン
ネル素子は、微小キャパシタをその基本構成要素とし、
微小キャパシタ特有のクーロンブロケイドと呼ばれる量
子現象を利用した素子である。特に一電子トンネルトラ
ンジスタは２個の直列接続の微小キャパシタを有し、両
端をソース、ドレイン電極としソースードレイン間にト
ンネル電流を流す。中間のチャネル部の電位をゲートの
電圧で容量 C0 あるいは抵抗を介して変化させること
により電流をコントロールする。微小キャパシタは、絶
縁膜を二つの伝導性物質で挟んだ構造をなし、絶縁膜は
電子の伝導性物質間トンネルを可能とするよう薄膜化さ
れている。このような微小キャパシタにおいて、T<e2/
(2Ck)の温度範囲で且つ、微小キャパシタ間の電位差が-
e/(2C)<V<e/(2C)の範囲内で、電子の伝導性物質間トン
ネルが禁止される現象をクーロンブロケイドと呼ぶ。こ
こで、Tは温度、Vは微小キャパシタ間の電位差、eは一
電子の電荷量、Cは微小キャパシタの静電容量、kはボル
ツマン定数である。従って、キャパシタ面積の微細化に
より微小キャパシタの静電容量を小さくしていけば、ク
ーロンブロケイドをより高温で且つより高いキャパシタ
間電圧で実現することが出来る。微小キャパシタ間の電
位差がクーロンブロケイドの条件を越える、つまりクー
ロンブロケイドが解除されると、伝導性物質間に一電子
トンネルが起こる。これら微小キャパシタを基本構成要
素として形成された一電子トンネルトランジスタでは、
ゲート電圧オフ時にはクーロンブロケイドにより微小キ
ャパシタ間には電流が流れず、ゲート電圧オン時にはク
ーロンブロケイドが解除され、微小キャパシタ間に電流
が流れる。一電子トンネルトランジスタは電子波干渉素
子と比較しオン及びオフ時のコンダクタンスの比が大き
く、更に素子の特性が構造の微小な変化にあまり影響を
うけない。
【０００４】
【発明が解決しようとする課題】一電子トンネルトラン
ジスタに使用される微小キャパシタはトンネル現象が生
じることができるように数１０オングストローム程度に
薄いものでなくてはならない。このような極薄絶縁膜を
作るために、従来は製造の容易な積層構造が採用され
た。しかしこの場合には、トランジスタのソース、チャ
ネル、ドレインおよび微小キャパシタの各層は積層状に
縦方向（深さ方向）にならぶことになる。このようなト
ランジスタ群で回路を構成するときには表面より下の深
部にあるチャネル層やソースあるいはドレイン層を表面
より下の深部で横方向に配線する必要が生じ、このため
に製造工程の困難あるいは複雑化の問題点が発生する。
ジスタに使用される微小キャパシタはトンネル現象が生
じることができるように数１０オングストローム程度に
薄いものでなくてはならない。このような極薄絶縁膜を
作るために、従来は製造の容易な積層構造が採用され
た。しかしこの場合には、トランジスタのソース、チャ
ネル、ドレインおよび微小キャパシタの各層は積層状に
縦方向（深さ方向）にならぶことになる。このようなト
ランジスタ群で回路を構成するときには表面より下の深
部にあるチャネル層やソースあるいはドレイン層を表面
より下の深部で横方向に配線する必要が生じ、このため
に製造工程の困難あるいは複雑化の問題点が発生する。
【０００５】従って、本発明の目的はソース、チャネ
ル、ドレインおよび微小キャパシタを横方向に作成し回
路構成のための配線工程をその上層で一括して容易に行
なえる製造方法およびそのように製造された一電子トン
ネルトランジスタ回路装置を提供することにある。
ル、ドレインおよび微小キャパシタを横方向に作成し回
路構成のための配線工程をその上層で一括して容易に行
なえる製造方法およびそのように製造された一電子トン
ネルトランジスタ回路装置を提供することにある。
【０００６】
【課題を解決するための手段】0.1ミクロンのオーダの
シリコンの薄膜を出発材料として、後にチャネル部とな
る部分をエッチングで除去し、トンネル現象が起こり得
る薄い酸化膜を酸化工程により形成し、先にエッチング
で除去した部分にポリシリコンを化学蒸着してその部分
を埋める。さらにエッチング工程により多数の一電子ト
ンネルトランジスタを平面上に同時に作る。これらのト
ランジスタを配線して一電子トンネルトランジスタの回
路を形成する方法および装置を提供する。
シリコンの薄膜を出発材料として、後にチャネル部とな
る部分をエッチングで除去し、トンネル現象が起こり得
る薄い酸化膜を酸化工程により形成し、先にエッチング
で除去した部分にポリシリコンを化学蒸着してその部分
を埋める。さらにエッチング工程により多数の一電子ト
ンネルトランジスタを平面上に同時に作る。これらのト
ランジスタを配線して一電子トンネルトランジスタの回
路を形成する方法および装置を提供する。
【０００７】
【作用】微小キャパシタは酸化工程の条件を選ぶことに
よりこれによりトンネル現象が起こり得る程度の薄い酸
化膜を信頼性よく形成することができる。また、多数の
一電子トンネルトランジスタが平面上に同時に作られる
こと、および、ドレイン、ソース、チャネル部が同一レ
ベルにあることから、その上部で配線工程が一挙に行な
うことができるため、一電子トンネルトランジスタの回
路を容易にかつ信頼性よく形成することができる。
よりこれによりトンネル現象が起こり得る程度の薄い酸
化膜を信頼性よく形成することができる。また、多数の
一電子トンネルトランジスタが平面上に同時に作られる
こと、および、ドレイン、ソース、チャネル部が同一レ
ベルにあることから、その上部で配線工程が一挙に行な
うことができるため、一電子トンネルトランジスタの回
路を容易にかつ信頼性よく形成することができる。
【０００８】
【実施例】本発明の装置に用いられる一電子トンネルト
ランジスタは、これまで集積回路を作るために電子工業
界で用いられてきたトランジスタやダイオードとは基本
的に全く異なる原理に従って働く。一電子トンネルトラ
ンジスタの特徴は２個の微小キャパシタであり、この微
小キャパシタは１ｆＦ以下の十分小さなもので、かつ、
トンネル現象が起きる程度に十分薄い数ナノメートルの
膜厚である必要がある。このような微小キャパシタでは
トンネル現象により１個の電子がキャパシタの一方の電
極から他方の電極に移ったとき、電子の電荷ｅが量子化
されているという”粒子性”のために一電子トンネリン
グの前後で靜電エネルギーに有限の変化 DE = (Q-e)2/2C -Q2/2C = e/C (e/2 - Q ) が生じる。ここで、Ｑはトンネリングが起こる直前に電
極にたくわえられた実効的な表面電荷である。
ランジスタは、これまで集積回路を作るために電子工業
界で用いられてきたトランジスタやダイオードとは基本
的に全く異なる原理に従って働く。一電子トンネルトラ
ンジスタの特徴は２個の微小キャパシタであり、この微
小キャパシタは１ｆＦ以下の十分小さなもので、かつ、
トンネル現象が起きる程度に十分薄い数ナノメートルの
膜厚である必要がある。このような微小キャパシタでは
トンネル現象により１個の電子がキャパシタの一方の電
極から他方の電極に移ったとき、電子の電荷ｅが量子化
されているという”粒子性”のために一電子トンネリン
グの前後で靜電エネルギーに有限の変化 DE = (Q-e)2/2C -Q2/2C = e/C (e/2 - Q ) が生じる。ここで、Ｑはトンネリングが起こる直前に電
極にたくわえられた実効的な表面電荷である。
【０００９】上式から Q < e/2 である限り、電子がト
ンネルするためには、電子は正のエネルギーDEをもらう
必要がある。したがって系の温度をそれよりも十分低く
しておけば、DE程度のエネルギーをもったフォノンがほ
とんどいなくなるので、１電子といえどもトンネリング
は禁止される。このように電荷が量子化されている事実
に起因するトンネリングの抑圧をクーロンブロケイドと
呼ぶ。
ンネルするためには、電子は正のエネルギーDEをもらう
必要がある。したがって系の温度をそれよりも十分低く
しておけば、DE程度のエネルギーをもったフォノンがほ
とんどいなくなるので、１電子といえどもトンネリング
は禁止される。このように電荷が量子化されている事実
に起因するトンネリングの抑圧をクーロンブロケイドと
呼ぶ。
【００１０】次に、クーロンブロケイドが起こりうる微
小キャパシタを２つ直列につなぐことにより一電子トラ
ンジスタを作ることができる。チャネル部の電荷をドレ
イン電圧あるいはゲート電圧で制御することにより、２
つの微小キャパシタをクーロンブロケイドの成立した状
態と解消した状態の間でスイッチすることができる。２
つの微小キャパシタを通してのトンネル電子の移動に伴
う自由エネルギーの変化の性質から、クーロンブロケイ
ドの状態からの解消は２つの微小キャパシタで同時に起
きる。この性質を利用して２ケ所のクーロンブロケイド
のオンオフをゲート電圧で制御することによりトランジ
スタ動作をさせることができる。
小キャパシタを２つ直列につなぐことにより一電子トラ
ンジスタを作ることができる。チャネル部の電荷をドレ
イン電圧あるいはゲート電圧で制御することにより、２
つの微小キャパシタをクーロンブロケイドの成立した状
態と解消した状態の間でスイッチすることができる。２
つの微小キャパシタを通してのトンネル電子の移動に伴
う自由エネルギーの変化の性質から、クーロンブロケイ
ドの状態からの解消は２つの微小キャパシタで同時に起
きる。この性質を利用して２ケ所のクーロンブロケイド
のオンオフをゲート電圧で制御することによりトランジ
スタ動作をさせることができる。
【００１１】さて、一電子トランジスタの動作条件とし
て容量Cと温度Tに関して C < e2/2kTがある。したがっ
て、１度Kの動作では2fF以下、１０度Kの動作では０．
２fF以下、１００度Kの動作では０．０2fF以下、が必要
となる。他方、この容量においてトンネル現象を起こす
ためには膜は十分に薄くなければならず、絶縁層として
SiO2を使う場合には、膜厚は３nm以下となる。そして膜
厚３nmで2fFの容量にするには平行平板の面積は０．１
７平方ミクロン（０．４ミクロン角）、０．2fFにする
には０．０１７平方ミクロン（０．１３ミクロン角）、
０．０2fFにするには０．００１７平方ミクロン（０．
０４ミクロン角）となる。このようにSiO2を微小キャパ
シタの材料として一電子トランジスタを作る場合には３
nmの薄膜形成と０．４ミクロン角ないし０．０４ミクロ
ン角のオーダの断面を形成する技術が必要である。
て容量Cと温度Tに関して C < e2/2kTがある。したがっ
て、１度Kの動作では2fF以下、１０度Kの動作では０．
２fF以下、１００度Kの動作では０．０2fF以下、が必要
となる。他方、この容量においてトンネル現象を起こす
ためには膜は十分に薄くなければならず、絶縁層として
SiO2を使う場合には、膜厚は３nm以下となる。そして膜
厚３nmで2fFの容量にするには平行平板の面積は０．１
７平方ミクロン（０．４ミクロン角）、０．2fFにする
には０．０１７平方ミクロン（０．１３ミクロン角）、
０．０2fFにするには０．００１７平方ミクロン（０．
０４ミクロン角）となる。このようにSiO2を微小キャパ
シタの材料として一電子トランジスタを作る場合には３
nmの薄膜形成と０．４ミクロン角ないし０．０４ミクロ
ン角のオーダの断面を形成する技術が必要である。
【００１２】本発明による一電子トンネルトランジスタ
回路の製造方法の実施例を図１を用いて説明する。第１
にSiO2などの絶縁性基板１の上に化学蒸着法（以下CVD
という）で多結晶シリコンの膜２を形成する。この膜厚
dは最終的に微小キャパシタの平行平板面の一辺の長さ
となるもので０．０１ミクロンから１ミクロンの範囲に
ある。この多結晶シリコン膜２はn型あるいはp型の不純
物で十分に高濃度にドープする。第２に、マスクパター
ンによるエッチングで数ミクロンの空隙をもって数ミク
ロン幅の多結晶シリコンの一対の島３、４を形成する。
第３に酸化工程により３nm程度のSiO2膜６を形成する。
回路の製造方法の実施例を図１を用いて説明する。第１
にSiO2などの絶縁性基板１の上に化学蒸着法（以下CVD
という）で多結晶シリコンの膜２を形成する。この膜厚
dは最終的に微小キャパシタの平行平板面の一辺の長さ
となるもので０．０１ミクロンから１ミクロンの範囲に
ある。この多結晶シリコン膜２はn型あるいはp型の不純
物で十分に高濃度にドープする。第２に、マスクパター
ンによるエッチングで数ミクロンの空隙をもって数ミク
ロン幅の多結晶シリコンの一対の島３、４を形成する。
第３に酸化工程により３nm程度のSiO2膜６を形成する。
【００１３】図２に示したように、第４ステップとして
多結晶シリコン膜をCVDで積層する。第５に、平坦化の
手法、エッチングにより多結晶シリコン部分３、７、４
および一対の薄い酸化膜６からなるサンドイッチ構造を
もった板状部分を平面上に作る。第６にこの板状部分を
エッチングにより幅aの棒状部分に分割する。この結果
一対の微小キャパシタを有する一電子トンネルトランジ
スタ構造が平面上に多数形成される。微小キャパシタの
面積は ad となり、上に述べた面積に課される必要条件
は幅 a として０．１ミクロンないし１ミクロンのもの
を選んで満足させることができる。
多結晶シリコン膜をCVDで積層する。第５に、平坦化の
手法、エッチングにより多結晶シリコン部分３、７、４
および一対の薄い酸化膜６からなるサンドイッチ構造を
もった板状部分を平面上に作る。第６にこの板状部分を
エッチングにより幅aの棒状部分に分割する。この結果
一対の微小キャパシタを有する一電子トンネルトランジ
スタ構造が平面上に多数形成される。微小キャパシタの
面積は ad となり、上に述べた面積に課される必要条件
は幅 a として０．１ミクロンないし１ミクロンのもの
を選んで満足させることができる。
【００１４】図３に以後の工程を示す。形成された多数
の一電子トンネルトランジスタを配線するために、第７
にそれら上部にCVDでSiO2膜１０を堆積して覆う。そし
て、コンタクト穴１１、１２、１３などをエッチングで
開ける。コンタクト穴は必ずしも微小面積である必要は
なく穴の中にドレイン部あるいはチャネル部あるいはソ
ース部の一部が入ればよい。これは、ソース部、チャネ
ル部、ドレイン部の数ミクロンの長さを有するためであ
る。したがってコンタクト穴を開けるために特別の微細
加工技術は必要なく容易に行うことができる。第８に、
配線用の金属、例えばアルミニウムを蒸着し、マスクパ
ターンにしたがってエッチングにより金属配線１４を形
成する。以上により、配線された一電子トンネルトラン
ジスタ回路が現状プロセス技術を用いて比較的容易に形
成され、信頼性の高い装置が得られる。
の一電子トンネルトランジスタを配線するために、第７
にそれら上部にCVDでSiO2膜１０を堆積して覆う。そし
て、コンタクト穴１１、１２、１３などをエッチングで
開ける。コンタクト穴は必ずしも微小面積である必要は
なく穴の中にドレイン部あるいはチャネル部あるいはソ
ース部の一部が入ればよい。これは、ソース部、チャネ
ル部、ドレイン部の数ミクロンの長さを有するためであ
る。したがってコンタクト穴を開けるために特別の微細
加工技術は必要なく容易に行うことができる。第８に、
配線用の金属、例えばアルミニウムを蒸着し、マスクパ
ターンにしたがってエッチングにより金属配線１４を形
成する。以上により、配線された一電子トンネルトラン
ジスタ回路が現状プロセス技術を用いて比較的容易に形
成され、信頼性の高い装置が得られる。
【００１５】上記の第１の実施例においては図４の断面
図に示したようにチャネル部１６に金属１５で直接コン
タクトをとった。第２の実施例においては図５に示すよ
うにチャネル部１９の上にSiO2膜１８を形成しゲート電
極金属１７との間に容量を導入した。このときこの一電
子トンネルトランジスタはいわゆるC-SET(CapacitiveSi
ngle Electron Transistor)となり、その容量とトンネ
ル接合の容量の比だけ増幅作用のあるトランジスタとな
る。第３の実施例は図６に示したようにゲート電極２０
とチャネル部２１の間に抵抗２２を導入したものであ
る。この抵抗は多結晶シリコンで形成し、それにドープ
する不純物の量を少なくすることにより高い抵抗が得ら
れ、そのコントロールにより所望の抵抗値に設定するこ
とができる。このトランジスタはいわゆるR-SET (Resis
tive Single Electron Transistor)である。R-SETでは
回路内のトランジスタの特性ばらつきを抑えることがで
きる利点がある。第４、第５、第６の実施例ではそれぞ
れ第１、第２、第３の実施例における金属配線のかわり
に高濃度ドープ多結晶シリコン配線を用いたものであ
る。
図に示したようにチャネル部１６に金属１５で直接コン
タクトをとった。第２の実施例においては図５に示すよ
うにチャネル部１９の上にSiO2膜１８を形成しゲート電
極金属１７との間に容量を導入した。このときこの一電
子トンネルトランジスタはいわゆるC-SET(CapacitiveSi
ngle Electron Transistor)となり、その容量とトンネ
ル接合の容量の比だけ増幅作用のあるトランジスタとな
る。第３の実施例は図６に示したようにゲート電極２０
とチャネル部２１の間に抵抗２２を導入したものであ
る。この抵抗は多結晶シリコンで形成し、それにドープ
する不純物の量を少なくすることにより高い抵抗が得ら
れ、そのコントロールにより所望の抵抗値に設定するこ
とができる。このトランジスタはいわゆるR-SET (Resis
tive Single Electron Transistor)である。R-SETでは
回路内のトランジスタの特性ばらつきを抑えることがで
きる利点がある。第４、第５、第６の実施例ではそれぞ
れ第１、第２、第３の実施例における金属配線のかわり
に高濃度ドープ多結晶シリコン配線を用いたものであ
る。
【００１６】
【発明の効果】横型の一電子トンネルトランジスタ群を
平面上に同時に作ることにより、配線工程が一括して行
なうことができるため、一電子トンネルトランジスタの
回路を容易にかつ信頼性よく形成することができる。
平面上に同時に作ることにより、配線工程が一括して行
なうことができるため、一電子トンネルトランジスタの
回路を容易にかつ信頼性よく形成することができる。
【図１】一電子トンネルトランジスタ回路の製造工程図
１
１
【図２】一電子トンネルトランジスタ回路の製造工程図
２
２
【図３】一電子トンネルトランジスタ回路の製造工程図
３
３
【図４】本発明実施例１の断面図
【図５】本発明実施例２の断面図
【図６】本発明実施例３の断面図
１…絶縁性基板、２…多結晶シリコン、３，４…多結晶
シリコン、６…トンネル酸化膜、７…多結晶シリコン、
１０…酸化膜、１１，１２，１３…コンタクト穴、１
４，１５，１７，２０…金属、１６，１９，２１…チャ
ネル部、１８…酸化膜、２２…多結晶シリコン。
シリコン、６…トンネル酸化膜、７…多結晶シリコン、
１０…酸化膜、１１，１２，１３…コンタクト穴、１
４，１５，１７，２０…金属、１６，１９，２１…チャ
ネル部、１８…酸化膜、２２…多結晶シリコン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 弘造 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 井原 茂男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (5)
- 【請求項１】絶縁基板上に多結晶シリコンと、トンネル
が可能でかつ指定された動作温度においてクーロンブロ
ケイドによりトンネルが禁止される程度の微小面積酸化
膜からなる複数個の横型一電子トンネルトランジスタが
平面上に配置され、その上部に酸化膜絶縁層とコンタク
ト穴を有し、その上部で平面的に金属で 配線されたこ
とを特徴とする一電子トンネルトランジスタ回路。 - 【請求項２】絶縁基板上に多結晶シリコンとトンネルが
可能でかつ指定された動作温度においてクーロンブロケ
イドによりトンネルが禁止される程度の微小面積酸化膜
からなる複数個の横型一電子トンネルトランジスタが平
面上に配置され、その上部に酸化膜絶縁層とコンタクト
穴を有し、その上部で平面的に多結晶シリコンで 配線
されたことを特徴とする一電子トンネルトランジスタ回
路。 - 【請求項３】下記工程を含むことを特徴とする一電子ト
ンネルトランジスタ回路の製造方法。 （１）絶縁基板上に多結晶シリコン層を形成する工程、 （２）前記多結晶シリコン層をエッチングする工程、 （３）前記多結晶シリコン層の表面にトンネルが起こる
程度の厚さの酸化膜を形成する工程、 （４）前記多結晶シリコン層がエッチングで除去された
空間を埋めつくす以上に多結晶シリコン層を堆積する工
程、 （５）前記多結晶シリコン層を平坦化する工程、 （６）前記の酸化膜と多結晶シリコンからなる複合構造
を層をエッチングする工程、 （７）前記工程で形成されるトランジスタの上部に酸化
膜を層を堆積する工程、 （８）前記酸化膜にコンタクト穴を開ける工程、 （９）前記コンタクト穴を有する酸化膜の上部に金属で
配線する工程。 - 【請求項４】下記工程を含むことを特徴とする一電子ト
ンネルトランジスタ回路の製造方法。 （１）絶縁基板上に多結晶シリコン層を形成する工程、 （２）前記多結晶シリコン層をエッチングする工程、 （３）前記多結晶シリコン層の表面にトンネルが起こる
程度の厚さの酸化膜を形成する工程、 （４）前記多結晶シリコン層がエッチングで除去された
空間を埋めつくす以上に多結晶シリコン層を堆積する工
程、 （５）前記多結晶シリコン層を平坦化する工程、 （６）前記の酸化膜と多結晶シリコンからなる複合構造
を層をエッチングする工程、 （７）前記工程で形成されるトランジスタの上部に酸化
膜を層を堆積する工程、 （８）前記酸化膜にコンタクト穴を開ける工程、 （９）前記コンタクト穴を開けた後に露出した多結晶シ
リコン層を酸化する工程、 （１０）前記コンタクト穴を有する酸化膜の上部に金属
で配線する工程。 - 【請求項５】請求項４において（９）の工程がコンタク
ト穴を開けた後に露出した多結晶シリコン層の上に所定
の不純物ドープ多結晶シリコン層を堆積する工程である
ことを特徴とする一電子トンネルトランジスタ回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550391A JPH0590567A (ja) | 1991-09-25 | 1991-09-25 | 一電子トンネルトランジスタ回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550391A JPH0590567A (ja) | 1991-09-25 | 1991-09-25 | 一電子トンネルトランジスタ回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590567A true JPH0590567A (ja) | 1993-04-09 |
Family
ID=17134641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24550391A Pending JPH0590567A (ja) | 1991-09-25 | 1991-09-25 | 一電子トンネルトランジスタ回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590567A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263720A (ja) * | 1994-03-25 | 1995-10-13 | Agency Of Ind Science & Technol | 電子デバイス |
| EP0718894A2 (en) * | 1994-10-27 | 1996-06-26 | Nippon Telegraph And Telephone Corporation | Coulomb-blockade element and method of manufacturing the same |
| WO2018057015A1 (en) * | 2016-09-24 | 2018-03-29 | Intel Corporation | Single electron transistors |
-
1991
- 1991-09-25 JP JP24550391A patent/JPH0590567A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263720A (ja) * | 1994-03-25 | 1995-10-13 | Agency Of Ind Science & Technol | 電子デバイス |
| EP0718894A2 (en) * | 1994-10-27 | 1996-06-26 | Nippon Telegraph And Telephone Corporation | Coulomb-blockade element and method of manufacturing the same |
| EP0718894A3 (ja) * | 1994-10-27 | 1996-07-31 | Nippon Telegraph & Telephone | |
| US5604154A (en) * | 1994-10-27 | 1997-02-18 | Nippon Telegraph And Telephone Corporation | Method of manufacturing coulamb blockade element using thermal oxidation |
| EP1028472A2 (en) * | 1994-10-27 | 2000-08-16 | Nippon Telegraph And Telephone Corporation | Coulomb-blockade element and method of manufacturing the same |
| EP1028472A3 (en) * | 1994-10-27 | 2000-08-30 | Nippon Telegraph And Telephone Corporation | Coulomb-blockade element and method of manufacturing the same |
| WO2018057015A1 (en) * | 2016-09-24 | 2018-03-29 | Intel Corporation | Single electron transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4717855B2 (ja) | 静電的に制御されるトンネリング・トランジスタ | |
| US6441392B1 (en) | Device based on quantic islands and method for making same | |
| DE112011100907T5 (de) | Einheiten auf der Grundlage von Graphenkanälen und Verfahren zu deren Fertigung | |
| KR20020092434A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| US20190006366A1 (en) | Metal-insulator-metal capacitor analog memory unit cell | |
| US9911841B2 (en) | Single-electron transistor and its fabrication method | |
| US5972744A (en) | Quantum effect device, method of manufacturing the same | |
| US7217620B2 (en) | Methods of forming silicon quantum dots and methods of fabricating semiconductor memory device using the same | |
| JP3021614B2 (ja) | メモリ素子 | |
| JP3372110B2 (ja) | 半導体装置 | |
| JPH0590567A (ja) | 一電子トンネルトランジスタ回路およびその製造方法 | |
| JP3802760B2 (ja) | 少なくとも１つのナノエレクトロニクス素子をもつ回路アセンブリおよびその製造方法 | |
| JP3402905B2 (ja) | 半導体素子 | |
| KR20030043513A (ko) | 실리콘 단전자 기억 소자의 제작방법 | |
| US11398593B2 (en) | Method for producing an electronic component with double quantum dots | |
| US5606190A (en) | Microelectronic circuit structure having improved structural fineness and method for manufacturing same | |
| NL2028580B1 (en) | Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures | |
| JPH03252162A (ja) | 半導体装置 | |
| EP0487922B1 (en) | High speed switching electron device | |
| US6320216B1 (en) | Memory device with barrier portions having defined capacitance | |
| JP2621819B2 (ja) | 半導体素子およびその製造方法 | |
| US7615402B1 (en) | Electrostatically operated tunneling transistor | |
| JP3166704B2 (ja) | 単一電子素子及びその製造方法 | |
| EP4364208A1 (en) | An addressable quantum dot array | |
| TW202413265A (zh) | 量子裝置與其製造方法 |