JP2998768B2 - Ｍｏｓｆｅｔ駆動回路 - Google Patents
Ｍｏｓｆｅｔ駆動回路Info
- Publication number
- JP2998768B2 JP2998768B2 JP1159592A JP1159592A JP2998768B2 JP 2998768 B2 JP2998768 B2 JP 2998768B2 JP 1159592 A JP1159592 A JP 1159592A JP 1159592 A JP1159592 A JP 1159592A JP 2998768 B2 JP2998768 B2 JP 2998768B2
- Authority
- JP
- Japan
- Prior art keywords
- nmosfet
- circuit
- diode
- main switch
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチングコンバー
タやスイッチング電源等のスイッチ素子の駆動に好適な
ＭＯＳＦＥＴ駆動回路に関するものである。
タやスイッチング電源等のスイッチ素子の駆動に好適な
ＭＯＳＦＥＴ駆動回路に関するものである。
【０００２】
【従来の技術】近年、集積回路の微細化により電子回路
の小形・軽量化が進められており、高品質な電力が得ら
れるスイッチングコンバータやスイッチング電源におい
ても小形化が必須の課題である。スイッチング電源等の
小形化には、変換周波数を高周波化し磁性部品やコンデ
ンサを小形化する方法が有効であることから、スイッチ
ング電源等の変換周波数は年々高周波化されている。特
に、ＭＯＳＦＥＴが主スイッチ素子として広く適用され
るようになると、小電力で大電力の制御が可能で、か
つ、電圧駆動素子なので高周波動作が比較的容易といっ
た特長を生かして、ＭＨｚ以上の変換周波数のコンバー
タが実現されるようになった。
の小形・軽量化が進められており、高品質な電力が得ら
れるスイッチングコンバータやスイッチング電源におい
ても小形化が必須の課題である。スイッチング電源等の
小形化には、変換周波数を高周波化し磁性部品やコンデ
ンサを小形化する方法が有効であることから、スイッチ
ング電源等の変換周波数は年々高周波化されている。特
に、ＭＯＳＦＥＴが主スイッチ素子として広く適用され
るようになると、小電力で大電力の制御が可能で、か
つ、電圧駆動素子なので高周波動作が比較的容易といっ
た特長を生かして、ＭＨｚ以上の変換周波数のコンバー
タが実現されるようになった。
【０００３】このようなＭＯＳＦＥＴを駆動するために
は、ゲート・ソース間にオンオフ用の電気信号を高速で
与える必要があり、このために従来は、図５のような駆
動回路が用いられていた。図において、１は直流電源、
２は制御回路、３はＰＭＯＳＦＥＴ、４はＰＭＯＳＦＥ
Ｔ３のボディダイオード、５は第一のＮＭＯＳＦＥＴ、
６は第一のＮＭＯＳＦＥＴ５のボディダイオード、７は
配線のインダクタンス、８は第二のＮＭＯＳＦＥＴ（主
スイッチ素子）、９は第二のＮＭＯＳＦＥＴ８のボディ
ダイオードを示している。図５の点線内が駆動回路であ
り、この回路の周辺に駆動回路を動作させるための制御
回路２が設けられている。
は、ゲート・ソース間にオンオフ用の電気信号を高速で
与える必要があり、このために従来は、図５のような駆
動回路が用いられていた。図において、１は直流電源、
２は制御回路、３はＰＭＯＳＦＥＴ、４はＰＭＯＳＦＥ
Ｔ３のボディダイオード、５は第一のＮＭＯＳＦＥＴ、
６は第一のＮＭＯＳＦＥＴ５のボディダイオード、７は
配線のインダクタンス、８は第二のＮＭＯＳＦＥＴ（主
スイッチ素子）、９は第二のＮＭＯＳＦＥＴ８のボディ
ダイオードを示している。図５の点線内が駆動回路であ
り、この回路の周辺に駆動回路を動作させるための制御
回路２が設けられている。
【０００４】駆動回路は、ボディダイオード４を有する
ＰＭＯＳＦＥＴ３とボディダイオード６を有するＮＭＯ
ＳＦＥＴ５を直列にして直流電源１に接続したインバー
タ回路であり、インバータ回路のドレインと主スイッチ
用ＮＭＯＳＦＥＴ８のゲートを接続して、主スイッチを
駆動している。インバータ回路のＮＭＯＳＦＥＴ５及び
ＰＭＯＳＦＥＴ３のゲートは共通に接続されており、こ
の端子に制御回路２から低レベルと高レベルの値を持つ
パルス電圧を加えて、インバータ回路を動作させてい
る。
ＰＭＯＳＦＥＴ３とボディダイオード６を有するＮＭＯ
ＳＦＥＴ５を直列にして直流電源１に接続したインバー
タ回路であり、インバータ回路のドレインと主スイッチ
用ＮＭＯＳＦＥＴ８のゲートを接続して、主スイッチを
駆動している。インバータ回路のＮＭＯＳＦＥＴ５及び
ＰＭＯＳＦＥＴ３のゲートは共通に接続されており、こ
の端子に制御回路２から低レベルと高レベルの値を持つ
パルス電圧を加えて、インバータ回路を動作させてい
る。
【０００５】以上の構成において、駆動回路のインバー
タ回路のゲートに制御回路２から低レベルの信号が加え
られたときにＰＭＯＳＦＥＴ３がオン、ＮＭＯＳＦＥＴ
５がオフし、インバータ回路が接続されている直流電源
１から主スイッチ用ＮＭＯＳＦＥＴ８のゲートにオン電
圧が加えられ、主スイッチ用ＮＭＯＳＦＥＴ８はオンす
る。さらに、駆動回路のインバータ回路に制御回路２か
ら高レベルの信号が加えられた時にＰＭＯＳＦＥＴ３が
オフ、ＮＭＯＳＦＥＴ５がオンすることにより、主スイ
ッチ用ＮＭＯＳＦＥＴ８のゲートに充電された電荷が引
き抜かれ、主スイッチ用ＮＭＯＳＦＥＴ８はオフする。
以上の動作により主スイッチ用ＮＭＯＳＦＥＴ８は非導
通，導通を繰り返して、負荷回路に伝わる電力をコント
ロールする。
タ回路のゲートに制御回路２から低レベルの信号が加え
られたときにＰＭＯＳＦＥＴ３がオン、ＮＭＯＳＦＥＴ
５がオフし、インバータ回路が接続されている直流電源
１から主スイッチ用ＮＭＯＳＦＥＴ８のゲートにオン電
圧が加えられ、主スイッチ用ＮＭＯＳＦＥＴ８はオンす
る。さらに、駆動回路のインバータ回路に制御回路２か
ら高レベルの信号が加えられた時にＰＭＯＳＦＥＴ３が
オフ、ＮＭＯＳＦＥＴ５がオンすることにより、主スイ
ッチ用ＮＭＯＳＦＥＴ８のゲートに充電された電荷が引
き抜かれ、主スイッチ用ＮＭＯＳＦＥＴ８はオフする。
以上の動作により主スイッチ用ＮＭＯＳＦＥＴ８は非導
通，導通を繰り返して、負荷回路に伝わる電力をコント
ロールする。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術による駆動回路では、インバータ回路を構成す
るＮＭＯＳＦＥＴ５とＰＭＯＳＦＥＴ３の共通に接続さ
れたドレインと主スイッチ用ＮＭＯＳＦＥＴ８のゲート
とを結ぶ配線、あるいは、駆動回路のＮＭＯＳＦＥＴ５
のソースと主スイッチ用ＮＭＯＳＦＥＴ８のソース間と
を結ぶ配線が長い場合には、これらの配線のインダクタ
ンス７と主スイッチ用ＮＭＯＳＦＥＴ８のゲート・ソー
ス間の容量（入力容量）とが共振してしまう。この場合
の主スイッチ用ＮＭＯＳＦＥＴ８のゲート・ソース間に
加わる電圧は、正負の振動波形となり、これに合わせて
主スイッチ用ＮＭＯＳＦＥＴ８がオンあるいはオフする
動作を繰り返すので、制御回路２によって主スイッチ用
ＮＭＯＳＦＥＴ８をコントロールできないという問題が
生じる。
来の技術による駆動回路では、インバータ回路を構成す
るＮＭＯＳＦＥＴ５とＰＭＯＳＦＥＴ３の共通に接続さ
れたドレインと主スイッチ用ＮＭＯＳＦＥＴ８のゲート
とを結ぶ配線、あるいは、駆動回路のＮＭＯＳＦＥＴ５
のソースと主スイッチ用ＮＭＯＳＦＥＴ８のソース間と
を結ぶ配線が長い場合には、これらの配線のインダクタ
ンス７と主スイッチ用ＮＭＯＳＦＥＴ８のゲート・ソー
ス間の容量（入力容量）とが共振してしまう。この場合
の主スイッチ用ＮＭＯＳＦＥＴ８のゲート・ソース間に
加わる電圧は、正負の振動波形となり、これに合わせて
主スイッチ用ＮＭＯＳＦＥＴ８がオンあるいはオフする
動作を繰り返すので、制御回路２によって主スイッチ用
ＮＭＯＳＦＥＴ８をコントロールできないという問題が
生じる。
【０００７】例えば、表１に示す部品で駆動回路と主ス
イッチを構成すると、主スイッチ用ＮＭＯＳＦＥＴ８の
ゲート・ソース間には図６に示す電圧波形が印加され
る。この図から、主スイッチ用ＮＭＯＳＦＥＴ８のゲー
ト・ソース間電圧は、オンすべき期間中（制御回路２に
よりインバータ回路のゲートに高レベルの信号電圧を与
えている期間でこの期間中はゲート・ソース間電圧を零
以下に保つ必要がある）に振動電圧が重畳されて正の値
になる場合があり、主スイッチ用ＮＭＯＳＦＥＴ８を誤
動作させることが分かる。この寄生振動による問題は、
スナバ回路を付加することにより軽減できるが、損失が
増加するという欠点が新たに生じる。
イッチを構成すると、主スイッチ用ＮＭＯＳＦＥＴ８の
ゲート・ソース間には図６に示す電圧波形が印加され
る。この図から、主スイッチ用ＮＭＯＳＦＥＴ８のゲー
ト・ソース間電圧は、オンすべき期間中（制御回路２に
よりインバータ回路のゲートに高レベルの信号電圧を与
えている期間でこの期間中はゲート・ソース間電圧を零
以下に保つ必要がある）に振動電圧が重畳されて正の値
になる場合があり、主スイッチ用ＮＭＯＳＦＥＴ８を誤
動作させることが分かる。この寄生振動による問題は、
スナバ回路を付加することにより軽減できるが、損失が
増加するという欠点が新たに生じる。
【０００８】
【表１】
【０００９】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、スイッチングコンバー
タやスイッチング電源等のスイッチ用ＭＯＳＦＥＴをイ
ンバータ回路により高周波で駆動する場合において、配
線のインダクタンス等による寄生振動を防止して高速で
低損失なＭＯＳＦＥＴ駆動回路を提供することにある。
されたものであり、その目的は、スイッチングコンバー
タやスイッチング電源等のスイッチ用ＭＯＳＦＥＴをイ
ンバータ回路により高周波で駆動する場合において、配
線のインダクタンス等による寄生振動を防止して高速で
低損失なＭＯＳＦＥＴ駆動回路を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のＭＯＳＦＥＴ駆動回路においては、ＰＭＯ
ＳＦＥＴと第一のＮＭＯＳＦＥＴの直列接続回路を直流
電源の正極と負極間に接続し、前記二つのＭＯＳＦＥＴ
のゲートを共通に接続してオンオフ用の電気信号を与
え、該二つのＭＯＳＦＥＴの直列接続部を、前記直流電
源の負極にソースを接続した駆動対象の第二のＮＭＯＳ
ＦＥＴのソースに接続する駆動回路において、前記ＰＭ
ＯＳＦＥＴと第一のＮＭＯＳＦＥＴの直列接続部におけ
るドレイン端子の接続をアノードが該ＰＭＯＳＦＥＴの
ドレインに接続されカソードが該第一のＮＭＯＳＦＥＴ
のドレインに接続された第一のダイオードで行い、該第
一のダイオードと該第一のＮＭＯＳＦＥＴの接続点から
前記第二のＮＭＯＳＦＥＴのゲート配線を取り出し、さ
らにアノードが該第二のＮＭＯＳＦＥＴのソースに接続
されカソードが該第二のＮＭＯＳＦＥＴのゲートに接続
された第二のダイオードを備えたことを特徴としてい
る。
め、本発明のＭＯＳＦＥＴ駆動回路においては、ＰＭＯ
ＳＦＥＴと第一のＮＭＯＳＦＥＴの直列接続回路を直流
電源の正極と負極間に接続し、前記二つのＭＯＳＦＥＴ
のゲートを共通に接続してオンオフ用の電気信号を与
え、該二つのＭＯＳＦＥＴの直列接続部を、前記直流電
源の負極にソースを接続した駆動対象の第二のＮＭＯＳ
ＦＥＴのソースに接続する駆動回路において、前記ＰＭ
ＯＳＦＥＴと第一のＮＭＯＳＦＥＴの直列接続部におけ
るドレイン端子の接続をアノードが該ＰＭＯＳＦＥＴの
ドレインに接続されカソードが該第一のＮＭＯＳＦＥＴ
のドレインに接続された第一のダイオードで行い、該第
一のダイオードと該第一のＮＭＯＳＦＥＴの接続点から
前記第二のＮＭＯＳＦＥＴのゲート配線を取り出し、さ
らにアノードが該第二のＮＭＯＳＦＥＴのソースに接続
されカソードが該第二のＮＭＯＳＦＥＴのゲートに接続
された第二のダイオードを備えたことを特徴としてい
る。
【００１１】
【作用】本発明のＭＯＳＦＥＴ駆動回路では、インバー
タ回路を構成するＰＭＯＳＦＥＴと第一のＮＭＯＳＦＥ
Ｔを第一のダイオードで接続することにより、駆動対象
の第二のＮＭＯＳＦＥＴのオン時において、ゲート配線
のインクダンタスと第二のＮＭＯＳＦＥＴのゲート・ソ
ース間の容量の共振動作に伴って直流電源に帰還される
電流を遮断し、共振動作に基づく高周波の寄生振動の原
因を絶っている。さらに、第二のＮＭＯＳＦＥＴのゲー
ト・ソース間に第二のダイオードを接続することによ
り、第二のＮＭＯＳＦＥＴのオフ時において、オン時と
同様の原因で起きる共振動作によってゲート・ソース間
に誤動作の原因となる正の電圧が生じないように、共振
電流をバイパスさせる。これにより、インバータ回路と
主スイッチ用ＮＭＯＳＦＥＴ間を接続する配線のインダ
クタンス等による高周波の寄生振動を防止し、高速で低
損失な駆動信号を得ている。
タ回路を構成するＰＭＯＳＦＥＴと第一のＮＭＯＳＦＥ
Ｔを第一のダイオードで接続することにより、駆動対象
の第二のＮＭＯＳＦＥＴのオン時において、ゲート配線
のインクダンタスと第二のＮＭＯＳＦＥＴのゲート・ソ
ース間の容量の共振動作に伴って直流電源に帰還される
電流を遮断し、共振動作に基づく高周波の寄生振動の原
因を絶っている。さらに、第二のＮＭＯＳＦＥＴのゲー
ト・ソース間に第二のダイオードを接続することによ
り、第二のＮＭＯＳＦＥＴのオフ時において、オン時と
同様の原因で起きる共振動作によってゲート・ソース間
に誤動作の原因となる正の電圧が生じないように、共振
電流をバイパスさせる。これにより、インバータ回路と
主スイッチ用ＮＭＯＳＦＥＴ間を接続する配線のインダ
クタンス等による高周波の寄生振動を防止し、高速で低
損失な駆動信号を得ている。
【００１２】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００１３】図１は本発明の一実施例の構成を示す回路
図である。図中、１は直流電源、２は制御回路、３は第
一のＰＭＯＳＦＥＴ、４は第一のＰＭＯＳＦＥＴ３のボ
ディダイオード、５は第一のＮＭＯＳＦＥＴ、６は第一
のＮＭＯＳＦＥＴ５のボディダイオード、７は配線のイ
ンダクタンス、８は第二のＮＭＯＳＦＥＴ（主スイッチ
素子）、９は第二のＮＭＯＳＦＥＴ８のボディダイオー
ド、１０は第一のダイオード、１１は第二のダイオード
を示している。
図である。図中、１は直流電源、２は制御回路、３は第
一のＰＭＯＳＦＥＴ、４は第一のＰＭＯＳＦＥＴ３のボ
ディダイオード、５は第一のＮＭＯＳＦＥＴ、６は第一
のＮＭＯＳＦＥＴ５のボディダイオード、７は配線のイ
ンダクタンス、８は第二のＮＭＯＳＦＥＴ（主スイッチ
素子）、９は第二のＮＭＯＳＦＥＴ８のボディダイオー
ド、１０は第一のダイオード、１１は第二のダイオード
を示している。
【００１４】本実施例では、図５の従来回路に加えて第
一のダイオード１０，第二のダイオード１１を図示の方
向に接続している。
一のダイオード１０，第二のダイオード１１を図示の方
向に接続している。
【００１５】すなわち、本実施例の構成においては、イ
ンバータ回路を構成するＰＭＯＳＦＥＴ３と第一のＮＭ
ＯＳＦＥＴ５の直列接続部におけるＰＭＯＳＦＥＴ３と
第一のＮＭＯＳＦＥＴ５のドレイン端子の接続を、アノ
ードがＰＭＯＳＦＥＴ３のドレインに、カソードが第一
のＮＭＯＳＦＥＴ５のドレインに接続された第一のダイ
オード１０で行い、この第一のダイオードと第一のＮＭ
ＯＳＦＥＴ５の接続点から駆動対象の第二のＮＭＯＳＦ
ＥＴ８のゲートへ配線する。このように接続したインバ
ータ回路を直流電源１の正極と負極間に接続し、第二の
ＮＭＯＳＦＥＴ８のソースを直流電源１の負極に接続す
る。さらに、アノードが第二のＮＭＯＳＦＥＴ８のソー
スに接続され、カソードが第二のＮＭＯＳＦＥＴ８のゲ
ートに接続された第二のダイオード１１を備える。
ンバータ回路を構成するＰＭＯＳＦＥＴ３と第一のＮＭ
ＯＳＦＥＴ５の直列接続部におけるＰＭＯＳＦＥＴ３と
第一のＮＭＯＳＦＥＴ５のドレイン端子の接続を、アノ
ードがＰＭＯＳＦＥＴ３のドレインに、カソードが第一
のＮＭＯＳＦＥＴ５のドレインに接続された第一のダイ
オード１０で行い、この第一のダイオードと第一のＮＭ
ＯＳＦＥＴ５の接続点から駆動対象の第二のＮＭＯＳＦ
ＥＴ８のゲートへ配線する。このように接続したインバ
ータ回路を直流電源１の正極と負極間に接続し、第二の
ＮＭＯＳＦＥＴ８のソースを直流電源１の負極に接続す
る。さらに、アノードが第二のＮＭＯＳＦＥＴ８のソー
スに接続され、カソードが第二のＮＭＯＳＦＥＴ８のゲ
ートに接続された第二のダイオード１１を備える。
【００１６】以上のように構成した一実施例の動作およ
び作用を述べる。まず、本実施例の回路動作を図２の動
作波形図および図３（ａ）〜（ｄ）の等価回路を用いて
説明する。図３の等価回路では、主スイッチ用ＮＭＯＳ
ＦＥＴ８のゲート・ソース間の容量（入力容量）をＣｇ
ｓ、インバータ回路と主スイッチ用ＮＭＯＳＦＥＴ８間
のインタグタンス７をＬｃ、インバータ回路のＰＭＯＳ
ＦＥＴ３及びＮＭＯＳＦＥＴ５を理想スイッチで記述す
る。また、ダイオード１０の接合容量が本実施例回路の
動作上、重要な意味を持つので、容量Ｃｄで示してい
る。図２は本発明の実施例におけるＣｇｓ電圧波形を示
し、図３の等価回路はその動作状態を示しており、その
動作状態は時間の経過に従って図２のＣｇｓ電圧波形に
示した５個の状態（Ｔ１〜Ｔ５）を繰り返す。
び作用を述べる。まず、本実施例の回路動作を図２の動
作波形図および図３（ａ）〜（ｄ）の等価回路を用いて
説明する。図３の等価回路では、主スイッチ用ＮＭＯＳ
ＦＥＴ８のゲート・ソース間の容量（入力容量）をＣｇ
ｓ、インバータ回路と主スイッチ用ＮＭＯＳＦＥＴ８間
のインタグタンス７をＬｃ、インバータ回路のＰＭＯＳ
ＦＥＴ３及びＮＭＯＳＦＥＴ５を理想スイッチで記述す
る。また、ダイオード１０の接合容量が本実施例回路の
動作上、重要な意味を持つので、容量Ｃｄで示してい
る。図２は本発明の実施例におけるＣｇｓ電圧波形を示
し、図３の等価回路はその動作状態を示しており、その
動作状態は時間の経過に従って図２のＣｇｓ電圧波形に
示した５個の状態（Ｔ１〜Ｔ５）を繰り返す。
【００１７】状態１（Ｔ１）ではインバータのＰＭＯＳ
ＦＥＴ３がオン、ＮＭＯＳＦＥＴ５がオフしており、容
量Ｃｇｓを充電中の状態を示している。この状態１にお
いて容量Ｃｇｓの電圧が主スイッチ用ＮＭＯＳＦＥＴ８
のしきい値電圧に達すると主スイッチ（図１の第二のＮ
ＭＯＳＦＥＴ８）はオンする。状態１の終了時におい
て、直流電源１とインダクタンスＬｃの電流で充電され
たＣｇｓ電圧は、ピーク値に達する。この時から状態２
（Ｔ２）が始まる。
ＦＥＴ３がオン、ＮＭＯＳＦＥＴ５がオフしており、容
量Ｃｇｓを充電中の状態を示している。この状態１にお
いて容量Ｃｇｓの電圧が主スイッチ用ＮＭＯＳＦＥＴ８
のしきい値電圧に達すると主スイッチ（図１の第二のＮ
ＭＯＳＦＥＴ８）はオンする。状態１の終了時におい
て、直流電源１とインダクタンスＬｃの電流で充電され
たＣｇｓ電圧は、ピーク値に達する。この時から状態２
（Ｔ２）が始まる。
【００１８】状態２において、容量Ｃｇｓから直流電荷
１へ還流しようとする電流は、ダイオード１０により遮
断される。しかし、容量Ｃｇｓの電荷は接合容量Ｃｄを
通して直流電源１に回生されるので、Ｃｇｓ電圧は若干
減少するが、やがて定常状態に達する。従って、インダ
クタンスＬｃと容量Ｃｇｓによる共振動作が抑えられ
る。もちろん、ダイオード１０に接合容量Ｃｄの無い理
想ダイオードを使用した場合には、状態２は生じない。
次に状態３（Ｔ３）は動作の休止期間であるので、特に
等価回路は示されない。
１へ還流しようとする電流は、ダイオード１０により遮
断される。しかし、容量Ｃｇｓの電荷は接合容量Ｃｄを
通して直流電源１に回生されるので、Ｃｇｓ電圧は若干
減少するが、やがて定常状態に達する。従って、インダ
クタンスＬｃと容量Ｃｇｓによる共振動作が抑えられ
る。もちろん、ダイオード１０に接合容量Ｃｄの無い理
想ダイオードを使用した場合には、状態２は生じない。
次に状態３（Ｔ３）は動作の休止期間であるので、特に
等価回路は示されない。
【００１９】インバータ回路のＰＭＯＳＦＥＴ３をオ
フ、ＮＭＯＳＦＥＴ５を制御回路でオンさせると状態４
（Ｔ４）となる。状態４では容量Ｃｇｓの充電電荷がイ
ンダクタンスＬｃとインバータ回路のＮＭＯＳＦＥＴ５
を通して放電される。従って、容量Ｃｇｓの電圧は徐々
に降下し、この電圧が主スイッチ（第二のＭＯＳＦＥＴ
８）のしきい値電圧以下になると主スイッチはオフす
る。状態４の期間が続くと容量Ｃｇｓの電圧は零に達
し、さらに負電圧に充電されようとすると第二のダイオ
ード１１が順バイアスされて導通する。この時から状態
５（Ｔ５）が始まる。
フ、ＮＭＯＳＦＥＴ５を制御回路でオンさせると状態４
（Ｔ４）となる。状態４では容量Ｃｇｓの充電電荷がイ
ンダクタンスＬｃとインバータ回路のＮＭＯＳＦＥＴ５
を通して放電される。従って、容量Ｃｇｓの電圧は徐々
に降下し、この電圧が主スイッチ（第二のＭＯＳＦＥＴ
８）のしきい値電圧以下になると主スイッチはオフす
る。状態４の期間が続くと容量Ｃｇｓの電圧は零に達
し、さらに負電圧に充電されようとすると第二のダイオ
ード１１が順バイアスされて導通する。この時から状態
５（Ｔ５）が始まる。
【００２０】状態５の期間中、インダクタンスＬｃの電
流は、図２（ｄ）図示のループ（インダクタンスＬｃ→
ＮＭＯＳＦＥＴ５→ダイオード１１→インダクタンスＬ
ｃ）で流れ続けている。従って、共振電流はダイオード
１１でバイパスされて、共振動作により主スイッチのゲ
ート・ソース間に正の電圧が生じることが防止され、誤
動作が防止される。状態５の期間に制御回路によりイン
バータ回路のＰＭＯＳＦＥＴ３をオン、ＮＭＯＳＦＥＴ
５をオフさせると、状態１に戻って動作が繰り返され
る。
流は、図２（ｄ）図示のループ（インダクタンスＬｃ→
ＮＭＯＳＦＥＴ５→ダイオード１１→インダクタンスＬ
ｃ）で流れ続けている。従って、共振電流はダイオード
１１でバイパスされて、共振動作により主スイッチのゲ
ート・ソース間に正の電圧が生じることが防止され、誤
動作が防止される。状態５の期間に制御回路によりイン
バータ回路のＰＭＯＳＦＥＴ３をオン、ＮＭＯＳＦＥＴ
５をオフさせると、状態１に戻って動作が繰り返され
る。
【００２１】図４は前掲の表１の部品とダイオード１
０，１１にユニトロードのＵＥＳ１１０３を用いて上記
実施例の駆動回路を構成した場合における主スイッチ用
ＮＭＯＳＦＥＴ８のゲート・ソース間の電圧波形を示
す。上記動作解析から期待されたように、高速で振動電
圧の無いパルス波形が得られていることが分かる。
０，１１にユニトロードのＵＥＳ１１０３を用いて上記
実施例の駆動回路を構成した場合における主スイッチ用
ＮＭＯＳＦＥＴ８のゲート・ソース間の電圧波形を示
す。上記動作解析から期待されたように、高速で振動電
圧の無いパルス波形が得られていることが分かる。
【００２２】
【発明の効果】以上の説明で明らかなように、本発明の
ＭＯＳＦＥＴ駆動回路によれば、インバータ回路と主ス
イッチ素子用ＮＭＯＳＦＥＴ間を接続する配線のインダ
クタンスによる高周波の寄生振動を防止した高速で低損
失な駆動信号が得られる。
ＭＯＳＦＥＴ駆動回路によれば、インバータ回路と主ス
イッチ素子用ＮＭＯＳＦＥＴ間を接続する配線のインダ
クタンスによる高周波の寄生振動を防止した高速で低損
失な駆動信号が得られる。
【図１】本発明の一実施例を示す回路図
【図２】上記実施例の動作波形図
【図３】（ａ），（ｂ），（ｃ），（ｄ）は上記実施例
の動作状態を示す等価回路図
の動作状態を示す等価回路図
【図４】上記実施例の効果を示す実験波形図
【図５】駆動回路の従来例を示す回路図
【図６】上記従来例の主スイッチ用ＮＭＯＳＦＥＴのゲ
ート・ソース間電圧を示す波形図
ート・ソース間電圧を示す波形図
１…直流電源、２…制御回路、３…ＰＭＯＳＦＥＴ、４
…ＰＭＯＳＦＥＴのボディダイオード、５…第一のＮＭ
ＯＳＦＥＴ、６…第一のＮＭＯＳＦＥＴのボディダイオ
ード、７…配線のインダクタンス、８…第二のＮＭＯＳ
ＦＥＴ（主スイッチ素子）、９…第二のＮＭＯＳＦＥＴ
のボディダイオード、１０…第一のダイオード、１１…
第二のダイオード。
…ＰＭＯＳＦＥＴのボディダイオード、５…第一のＮＭ
ＯＳＦＥＴ、６…第一のＮＭＯＳＦＥＴのボディダイオ
ード、７…配線のインダクタンス、８…第二のＮＭＯＳ
ＦＥＴ（主スイッチ素子）、９…第二のＮＭＯＳＦＥＴ
のボディダイオード、１０…第一のダイオード、１１…
第二のダイオード。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−148864（ＪＰ，Ａ) 特開 平２−182010（ＪＰ，Ａ) 特開 平５−207730（ＪＰ，Ａ) 特開 平５−207731（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 1/08 H02M 3/155
Claims (1)
- 【請求項１】 ＰＭＯＳＦＥＴと第一のＮＭＯＳＦＥＴ
の直列接続回路を直流電源の正極と負極間に接続し、前
記二つのＭＯＳＦＥＴのゲートを共通に接続してオンオ
フ用の電気信号を与え、該二つのＭＯＳＦＥＴの直列接
続部を、前記直流電源の負極にソースを接続した駆動対
象の第二のＮＭＯＳＦＥＴのソースに接続する駆動回路
において、 前記ＰＭＯＳＦＥＴと第一のＮＭＯＳＦＥＴの直列接続
部におけるドレイン端子の接続をアノードが該ＰＭＯＳ
ＦＥＴのドレインに接続されカソードが該第一のＮＭＯ
ＳＦＥＴのドレインに接続された第一のダイオードで行
い、該第一のダイオードと該第一のＮＭＯＳＦＥＴの接
続点から前記第二のＮＭＯＳＦＥＴのゲート配線を取り
出し、さらにアノードが該第二のＮＭＯＳＦＥＴのソー
スに接続されカソードが該第二のＮＭＯＳＦＥＴのゲー
トに接続された第二のダイオードを備えたことを特徴と
するＭＯＳＦＥＴ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159592A JP2998768B2 (ja) | 1992-01-27 | 1992-01-27 | Ｍｏｓｆｅｔ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159592A JP2998768B2 (ja) | 1992-01-27 | 1992-01-27 | Ｍｏｓｆｅｔ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05207732A JPH05207732A (ja) | 1993-08-13 |
| JP2998768B2 true JP2998768B2 (ja) | 2000-01-11 |
Family
ID=11782265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159592A Expired - Fee Related JP2998768B2 (ja) | 1992-01-27 | 1992-01-27 | Ｍｏｓｆｅｔ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998768B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4641523B2 (ja) * | 2006-11-16 | 2011-03-02 | Ｔｄｋラムダ株式会社 | ゲート駆動回路 |
| KR101902228B1 (ko) | 2012-10-31 | 2018-09-28 | 삼성전자주식회사 | 무선 전력 전송 장치 및 방법 |
| JP5843836B2 (ja) | 2012-11-30 | 2016-01-13 | キヤノン株式会社 | 電力供給回路 |
| JP2014230287A (ja) * | 2013-05-17 | 2014-12-08 | 三菱電機株式会社 | スイッチング電源 |
| JP6091643B2 (ja) * | 2013-10-31 | 2017-03-08 | 三菱電機エンジニアリング株式会社 | 共振型高周波電源装置及び共振型高周波電源装置用スイッチング回路 |
-
1992
- 1992-01-27 JP JP1159592A patent/JP2998768B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05207732A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602229B2 (en) | High frequency control of a semiconductor switch | |
| US7859138B2 (en) | Drive circuit | |
| JPH054849B2 (ja) | ||
| EP1654804B1 (en) | High frequency control of a semiconductor switch | |
| US6570777B1 (en) | Half sine wave resonant drive circuit | |
| KR101758808B1 (ko) | 지능형 파워 모듈 및 그의 전원구동모듈 | |
| US7570087B2 (en) | Switching drive circuit for soft switching | |
| JP2998768B2 (ja) | Ｍｏｓｆｅｔ駆動回路 | |
| JP2000134075A (ja) | スイッチ装置 | |
| JP4253318B2 (ja) | スイッチング手段駆動回路、スイッチング手段の駆動方法、電源装置、及びスイッチング回路 | |
| JP2998767B2 (ja) | 共振形駆動回路 | |
| JP2998766B2 (ja) | 零電圧スイッチング方式駆動回路 | |
| US5410190A (en) | Circuit for shortening the turn-off time of a power transistor | |
| JP4013011B2 (ja) | スイッチング電源回路 | |
| JP6679463B2 (ja) | スイッチング素子の駆動回路 | |
| JP3174273B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| Dong et al. | Research on Synchronous Rectification Driver Technology of High-Frequency DC-DC Resonant Converter Based on GaN Devices | |
| JP7072709B1 (ja) | バイポーラパルス電圧ゲートドライバ | |
| JP2001037214A (ja) | 電源回路 | |
| JP3333504B2 (ja) | 共振型電力変換回路の駆動手段、共振型電力変換回路の駆動制御手段、及び、共振型電力変換回路 | |
| EP0788218A2 (de) | DC-DC-Wandler mit piezoelektrischem Wandler | |
| JPH01298949A (ja) | サージ電圧抑制回路 | |
| JPS6115523A (ja) | 突入電流抑制回路 | |
| JPH05344718A (ja) | 電力変換装置の駆動回路 | |
| JPH08214545A (ja) | スイッチング電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |