JP2987202B2 - 可変帯域幅を有する位相ロックループ - Google Patents

可変帯域幅を有する位相ロックループ

Info

Publication number
JP2987202B2
JP2987202B2 JP3500298A JP50029891A JP2987202B2 JP 2987202 B2 JP2987202 B2 JP 2987202B2 JP 3500298 A JP3500298 A JP 3500298A JP 50029891 A JP50029891 A JP 50029891A JP 2987202 B2 JP2987202 B2 JP 2987202B2
Authority
JP
Japan
Prior art keywords
current
bandwidth
loop
locked loop
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3500298A
Other languages
English (en)
Other versions
JPH04503142A (ja
Inventor
デント，ポール ウイルキンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of JPH04503142A publication Critical patent/JPH04503142A/ja
Application granted granted Critical
Publication of JP2987202B2 publication Critical patent/JP2987202B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Description

【発明の詳細な説明】 技術の分野 本発明は、可変周波数信号を発生する制御発振器と、
位相比較装置と、少なくとも１つの抵抗要素と１つの容
量性要素とを含むフィルタ回路と、制御可能第１、第２
電流発生装置とを含む可変帯域幅の位相ロックループに
関し、これらの電流発生装置の各々はこの位相比較装置
からの出力信号に応答して正又は負のパルス電流を発生
するように構成され、これらの電流発生装置のうち第１
電流発生装置はこのフィルタ回路内の第１点に接続され
た出力を有し、第２電流発生装置はこのフィルタ回路内
の第２点に接続された出力を有し、及びこのループは前
記電流の振幅を制御する制御装置をさらに含む。
先行技術 位相ロックループの場合、行うことのできる周波数変
化と周波数修正の速度は、このループの帯域幅に依存す
る。この帯域幅は、また、なかでも、このループ内に含
まれるフィルタに依存し、このフィルタの目的はその発
振器周波数を制御するように形成された制御電圧を低域
通過フィルタすることにある。電圧リプル及びその結果
の発振器出力信号の好ましくない周波数変動を回避する
ためには、この制御電圧を低域通過フィルタすることが
必要である。しかしながら、実際には、この制御電圧を
フィルタすることは、発振器信号の所望の周波数変化を
行うことのできる速度が特定の応用にとって低過ぎると
いうことを意味する。このフィルタは、例えば、キャパ
シタと直列に接続された抵抗器を含む。この抵抗器は、
その目的が過渡変化に応答して振動的にオーバシュート
及びアンダシュートを生じるこのループの傾向を減衰す
ることにあるので、通常減衰抵抗器と呼ばれる。しかし
ながら、この減衰抵抗器は、このループの安定性を向上
する一方、電圧変化及びこれに伴う周波数変化を行うこ
とのできる速度を制限する。周波数変化を敏速に行うこ
とを可能にする、又は大きな位相誤りを敏速に修正する
ことを可能にする１つの方法は、このような変化を行お
うとするときにそのループ帯域幅を増大し、かつその後
にこの帯域幅を標準帯域幅値に減少することを含む。
周波数の敏速変化が要求されるときにループ帯域幅を
増大することは周知であるが、しかし、この方法に伴う
周知の困難性は、ループが整定してから後にループ帯域
幅をその元の値にスイッチするとき過渡誤り、すなわ
ち、“グリッチ”を起こすことを回避することである。
交互に制御される２つの充電ポンプを利用することに
よって無グリッチループ帯域幅変化を達成する１つの方
法は、米国特許第4,167,711号に記載されている。この
先行技術においては、ループのフィルタは、２つの抵抗
器と１つのキャパシタを含み、これらは直列に接続され
ている。２つの電流発生装置を有する第１充電ポンプ
は、２つの抵抗器を通して第１フィルタのキャパシタに
接続される出力を有する。２つの電流発生装置を有する
第２充電ポンプからの出力は、これらの抵抗器の１つを
専ら通して第１フィルタのキャパシタに接続される。こ
れらの充電ポンプは、低ループ帯域幅を望むとき第２充
電ポンプからの電流の振幅が零に等しい、すなわち、第
１充電ポンプのみがその際に能動化しているように、制
御される。高ループ帯域幅を望むときは、その状況は逆
転する、すなわち、第２充電ポンプのみが、その際、能
動化する。
このループ帯域幅は、第１又は第２充電ポンプからの
電流の振幅を変動させることによって、僅かに変動させ
られる。このことは、そのループ帯域幅がそのフィルタ
のキャパシタを通して流れる電流に依存するという事実
によって説明される。いわゆるループの減衰率は、これ
が多く生じる電流強度とこの電流の流れる抵抗器の抵抗
との積に依存するという事実に基づき、所与の低ループ
帯域幅及び所与の高ループ帯域幅に対して、最適値を得
る。したがって、減衰率を甚だしく損なうことなく、ル
ープ帯域幅を低及び高ループ値の回りに僅かに変動させ
ることが、可能である。
本発明の開示 本発明の目的は、ループ安定性を損なうことなく帯域
幅を連続的に変動することのできる、緒論において述べ
られた種類の位相ロックループを提供することにある。
このことは、そのループ帯域幅を増大するとき第１、第
２電流発生装置双方からの電流の振幅を増大することに
よって達成される。このようにして、これらの電流発生
装置の双方が、少なくとも、使用中の最低ループ帯域幅
よりも高いループ帯域幅が望まれるときに、能動化され
るであろう。これら２つの電流発生装置からの電流の振
幅は、この帯域幅を減少したいと望むときに、減少され
る。このようにして、帯域幅と減衰率とを互いに独立に
制御することが可能となり、このことが帯域幅をその低
値と高値との間に連続的に変動させる一方、その減衰率
を保持することを可能にする。
敏速な周波数変化を達成するため以外の理由からルー
プ特性が変動させられるときには、そのループ帯域幅を
変動させる装置から減衰率を変動させる装置を分離して
持つことが有利であると云える。
本発明の特徴は、後掲の請求の範囲に記載されてい
る。
図面の簡単な説明 本発明は、いまから、付図を参照してさらに詳細に説
明されるが、この説明において、第１図は、制御発振器
を有する従来の位相ロックループの概略ブロック図であ
る；第２図は、第１図に示されたループ内に含まれる以
前から周知でありかつフィルタされた発振器制御電圧を
発生するように機能する装置をさらに詳細に示す；第３
図及び第４図は、各々、フィルタされた発振器制御電圧
を発生するように機能しかつループ帯域幅を本発明に従
い変動させることを可能とするように配置された装置の
２つの実施例を、それぞれ、示す。
本発明の最善実施例 第１図は、従来の位相ロックループを示す例示的ブロ
ック図である。符号14は制御発振器、例えばいわゆるVC
O（電圧制御発振器）を、特定する。この発振器の出力
信号の周波数は、分周器15によって分周され、分周され
た周波数の信号は位相比較装置12に印加される。参照信
号は、分周器11に印加され、この分周器は分周器15に類
似であり、位相比較装置12に接続される。この発振器信
号の周波数及びこの参照信号の周波数は、この発振器信
号の所望周波数に依存して、周知の仕方で分周される。
位相比較装置12は、２つの出力にパルス信号を発生し、
これらの信号はフィルタされた制御電圧を発生するよう
に機能する装置13に接続され、この制御電圧は発振器14
に印加される。
位相比較装置12に印加されるこれら２つの信号は、短
幅パルス列を含む。これら２つのパルス列内にパルスが
同時に起こるとき、短幅パルスがその２つの出力に発生
される。これらパルス列内にパルスが同時に起こらない
とき、短幅パルスが前記出力の１つに発生されるのに対
し、前記出力の他の１つには前記１つのパルス列内のパ
ルスと前記他の１つのパルス列内のパルスとの間の時間
差に比例する幅を有するパルスが発生される。前記１つ
のパルス列内のパルス間の時間差が前記他の１つのパル
ス列内のパルスに比較して連続的に変化するとき、すな
わち、これらのパルス周波数が相互に異なるとき、短幅
パルスが前記１つの出力に発生されかつ逐次増大するパ
ルス幅を有するパルスが前記他の１つの出力に発生され
る。このパルス幅が最大値に達したとき、前記パルスの
パルス幅を逐次増大する新しい順序が開始される。前記
出力のどちらが短幅パルスを発生するか及び前記出力の
どちらが長幅パルスを発生するかは、参照信号から導出
されるパルス列内のパルスが前記発振器信号から導出さ
れるパルス列内のパルスの前又は後に到着するかどうか
によって決定される。
第２図は、装置13に適用される周知の技術の例を示
し、この装置の機能はフィルタされた発振器制御電圧を
発生することである。この装置は、２つの電流発生装置
21,22、及びフィルタを含み、このフィルタはキャパシ
タ24に直列に接続された抵抗器23を含む。しかしなが
ら、実際には、装置13はフィルタ23,24より多くのフィ
ルタ回路を含む。これらのさらに他の回路は、図に示さ
れたフィルタの左右双方に配置される。
電流発生装置12が能動化されるとき、正電流がこのフ
ィルタに送出され、電流発生装置22が能動化されると
き、負電流が前記フィルタに送出される。この結果、キ
ャパシタ24両端間の電圧は、電流発生装置21が能動化さ
れるとき、上昇し、電流発生装置22が能動化されると
き、低下する。第１図の位相比較装置12は、前記発振器
信号から導出されるパルス列内のパルスの前に前記参照
信号から導出されるパルス列内のパルスが到着したとき
電流発生装置21が能動化されるように機能することを意
図している。この結果、前記発振器信号の周波数を増大
する。その他の場合においては、電流発生装置22が能動
化され、その結果、前記発振器信号の周波数を減少す
る。
この発振器制御信号の上述のフィルタすることの結果
として、先に述べたように、周波数及び位相修正を充分
に敏速に実施することは、必ずしも常に可能ではない。
第３図は、発振器に送出するためのフィルタされた制
御電圧を発生する装置の第１実施例を示し、この装置は
本発明に従いそのループ帯域幅を変動することを可能に
するように構成されている。この装置は、２つの電流発
生装置21,22及びフィルタ23,24を含み、これらは第２図
における対応するユニットには合致するが、しかし、こ
れらの電流発生装置がその電流の振幅もまた制御可能と
するように制御されるという点が異なる。この図に示さ
れている装置は、また、第２対の電流発生装置25,26を
含む。これらの電流発生装置は、抵抗器23とキャパシタ
24との接続点、すなわち、電流発生装置21,22が接続さ
れる点と異なるこのフィルタ内の点に、接続される。電
流発生装置25,26もまた、その電流の振幅が変動可能に
制御される。電流発生装置21,22及び25,26からの電流の
振幅は、この図から明らかなように、互いに独立に、対
になって、制御装置27から制御される。この図からまた
判るように、電流発生装置25は、電流発生装置21と同じ
パルス列によって能動化される。電流発生装置22及び26
は、また、１つのかつ同じパルス列によって能動化され
る。
第２対の電流制御装置25及び26は電流をこのキャパシ
タのみに流しかつこれらの抵抗器には流さないという理
由から、このキャパシタを流れる電流の量をこれらの抵
抗器を流れる電流の量から独立に決定し、したがって、
これらの抵抗器によって制限されることなくこのキャパ
シタを充放電することが可能である。
低ループ帯域幅が望まれるこれらの時間期間中は、前
記第２対の電流発生装置25,26からの導出電流の振幅を
零にセットすること、すなわち、これらの電流発生装置
を使用しないことが適当である。これらの時間期間中
は、第３図に示される装置は、原理的に、第２図に示さ
れる周知の装置のように機能するであろう。しかしなが
らその電流の振幅が制御可能であるゆえに、電流発生装
置21,22からの導出電流を第２図に示された装置の場合
に適当であるよりも弱くすることが可能である。
第３図に示された装置により、そのループ帯域幅とそ
の減衰率とを互いに独立に決定することが可能である。
したがって、適当な仕方でこれらの電流発生装置の電流
強度を変動させることによって、そのループ帯域幅を変
動させる一方、同時にその減衰率を保持してループ安定
性を維持することが可能である。正規の場合に第１対の
電流発生装置21,22からの電流が低値I0を有すると、及
び第２対の電流発生装置25,26が零値を有すると仮定し
よう。例えば、周波数変化中に、高ループ帯域幅を望む
とき、制御装置27からの制御信号を援用して、第１対の
電流発生装置からの電流は低電流値I0から高値I1に適当
に変化させられ、これに対して、第２対の電流発生装置
からの電流は零から、I1よりも好適には高い値I2へ変化
させられる。電流I1が値Ｎ×I0を得、かつ電流I2が値Ｎ
×（Ｎ−１）×I0を得るとき、その帯域幅はＮなる率に
よって増大される。周波数変化を実施するのに要する時
間は、このようにＮなる率だけ短縮される。
再び低ループ帯域幅を望むとき、制御装置27からの制
御信号を援用して、電流はそれらの正規値に復帰され
る。周波数変化に関連して、このことは、例えば、位相
比較装置12内で検出された位相誤りが所与の値より下に
存在するとき、又は単にその周波数変換の開始後に所与
の時間期間が経過したときに、起こる。
ループ帯域幅を逐次変動することは、時によっては、
適当なことがある。上述のように、２対の電流発生装置
からの同時電流を援用して、帯域幅と減衰率は互いに独
立に制御される。この帯域幅は、さらに、このキャパシ
タを通しての組合わせ電流によって決定され、またこの
減衰率はこの抵抗器を通る電流によって決定される。後
者の電流は、電流発生装置21,22から、全面的に導出さ
れる。
第４図は、発振器に印加されるフィルタされた電圧を
発生しかつ本発明の部分を形成する装置の第２実施例を
示す。この実施例によれば、この装置は、３対の電流発
生装置31〜36及び上述されかつ図に示されたよりもさら
に複雑なフィルタを含む。このフィルタは３つの抵抗器
37〜39及び３つのキャパシタ40〜43を含む。これらのキ
ャパシタの各々は接地接続された１つの端子を有し、か
つ電流発生装置のこれら３対の各々はこれらのキャパシ
タのそれぞれの第２端子に接続されている。３つの上側
電流発生装置31,33,35は同じ信号によって能動化され、
３つの下側電流発生装置32,34,36もまた、この図に示さ
れていないけれども単一信号によって能動化される。こ
の場合に第３図の実施例の制御装置27に相当する制御装
置がまた含まれており、この制御装置はこれらの電流発
生装置によって発生される電流の振幅を制御するように
機能する。これは、この図にいずれにしても示されては
いない。
正規の場合において、低ループ帯域幅を望むときは、
例えば、電流発生装置35,36にのみ、又は電流発生装置3
3,36のみが使用される。高帯域幅を望むときは、２つ又
は全て３つの対の電流発生装置が使用される。電流発生
装置31,32は、特に、このフィルタ回路によって発生さ
れた制御電圧の敏速な電圧変化を与える。しかしなが
ら、他の可能性も考えられる。この場合にもまた、その
帯域幅は減衰率を保持したまま低値と高値との間に連続
的に変動可能であり、そしてこの場合において数対の電
流発生装置が同時に能動化される。
低ループ帯域幅が望まれるときに追加の電流発生装
置、例えば、第３図に示された電流発生装置25及び26に
もまた、電流の発生を可能とすることも考えられる。こ
れらの電流の振幅は、高帯域幅が望まれるときよりも遙
かに、これらで以て、低くされていなければならない。
もしこのループ帯域幅を逐次変化させようとするなら
ば、例えば、各電流パルスごとに１つの段を備える、複
数の段において、異なる電流パルスの振幅が変化させら
れる。各々のこのような振幅変化は２つの電流パルスの
間の時間間隔内に好適には実行され、これによってその
発振器制御信号内の望ましくない電圧変動を回避可能と
する。
理解されるであろうように、電流発生装置対の各々
を、制御信号の援用で決定された点に正電流を供給する
か又は負電流を供給するかいずれかを行うことのできる
単一電流発生装置で以て適当な仕方で置換することも考
えられる。
各電流発生装置を、また、制御信号を援用して適当な
仕方で能動化される多数の抵抗器を有する電圧源で置換
してもよい。
全ての電流発生装置の対をそのフィルタ回路内の異な
る点に接続することなく、３つ以上の対の電流発生装置
を利用するとも考えられる。しかしながら、前記対の少
なくとも２つは、互いに異なる点に常に接続されていな
ければならない。
さらに、位相比較装置を、上述されたものと異なる仕
方でパルスを発生するように構成することもできる。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/199

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】可変周波数信号を発生する制御発振器（1
    4）と、位相比較装置（12）と、少なくとも１つの抵抗
    要素（23,37−39）および少なくとも１つの容量性要素
    （24,40−42）を含むフィルタ回路と、制御可能な第１
    電流発生装置（21−22,35−36）と、制御可能な第２電
    流発生装置（25−26,31−32）とを含む可変帯域幅を有
    する位相ロックループであって、前記電流発生装置の各
    々は、前記位相比較装置（12）からの出力信号に応答し
    て正パルス電流又は負パルス電流を発生するように構成
    され、前記電流発生装置のうち前記第１電流発生装置
    は、前記フィルタ回路内の第１点に接続された出力を有
    し、前記第２電流発生装置は、前記フィルタ回路内の第
    ２点に接続された出力を有し、さらに前記位相ロックル
    ープは、前記電流の振幅を制御する制御装置（27）を含
    み、前記制御装置（27）は、前記ループ帯域幅の１つの
    方向における変化、例えば、拡大を望むとき、前記電流
    発生装置（21−22,25−26,31−36）の各々からの電流の
    振幅が第１方向、例えば増大する方向に変化させられ、
    かつ前記ループ帯域幅の他の方向における変化、例えば
    縮小を望むとき、前記電流の振幅が他の方向、例えば減
    少する方向に変化させられるように構成され、かつ前記
    制御装置は、前記ループ帯域幅を連続的に変動させる一
    方、所望の減衰率を保持することを可能とし、前記第２
    点は、抵抗要素（23,37）と容量性要素（24,42）との間
    の接続点であること、および前記第１点は、前記接続点
    以外の前記抵抗要素上の他の端子であることを特徴とす
    る位相ロックループ。
  2. 【請求項２】請求項１記載の位相ロックループにおい
    て、前記制御装置（27）は、低ループ帯域幅が望まれる
    とき前記第２電流発生装置（25−26,31−32）からの電
    流の振幅が零になるように構成されていることを特徴と
    する位相ロックループ装置。
JP3500298A 1989-11-13 1990-10-17 可変帯域幅を有する位相ロックループ Expired - Lifetime JP2987202B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8903799A SE8903799D0 (sv) 1989-11-13 1989-11-13 Foerfarande och anordning foer att variera slingbandbredden hos en faslaast slinga
SE8903799-8 1989-11-13

Publications (2)

Publication Number Publication Date
JPH04503142A JPH04503142A (ja) 1992-06-04
JP2987202B2 true JP2987202B2 (ja) 1999-12-06

Family

ID=20377454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3500298A Expired - Lifetime JP2987202B2 (ja) 1989-11-13 1990-10-17 可変帯域幅を有する位相ロックループ

Country Status (16)

Country Link
US (1) US5095288A (ja)
EP (1) EP0429421B1 (ja)
JP (1) JP2987202B2 (ja)
CN (1) CN1053334A (ja)
AT (1) ATE120318T1 (ja)
AU (1) AU633658B2 (ja)
CA (1) CA2044257C (ja)
DE (1) DE69018023T2 (ja)
DK (1) DK0429421T3 (ja)
ES (1) ES2073009T3 (ja)
FI (1) FI105619B (ja)
IE (1) IE904019A1 (ja)
NO (1) NO177207C (ja)
PT (1) PT95866A (ja)
SE (1) SE8903799D0 (ja)
WO (1) WO1991007823A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3912837A1 (de) * 1989-04-19 1990-10-25 Thomson Brandt Gmbh Regelschaltung
DE69130046T2 (de) * 1990-10-22 1999-05-06 Nec Corp Frequenzsynthesierer mit PLL, der einen Frequenzwechsel des Ausgangs mit hoher Geschwindigkeit ermöglicht
US5369376A (en) * 1991-11-29 1994-11-29 Standard Microsystems, Inc. Programmable phase locked loop circuit and method of programming same
US5315270A (en) * 1992-08-28 1994-05-24 At&T Bell Laboratories Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5424689A (en) * 1993-12-22 1995-06-13 Motorola, Inc. Filtering device for use in a phase locked loop controller
US5708971A (en) * 1994-01-11 1998-01-13 Ericsson Inc. Two-way paging system and apparatus
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
EP0684701B1 (en) * 1994-05-26 2005-01-12 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5592120A (en) * 1994-09-07 1997-01-07 Analog Devices, Inc. Charge pump system
US5535432A (en) * 1994-09-14 1996-07-09 Ericsson Ge Mobile Communications Inc. Dual-mode satellite/cellular phone with a frequency synthesizer
US5659587A (en) * 1994-11-23 1997-08-19 Tektronix, Inc. Spread spectrum phase-locked loop clock generator with VCO driven by a symmetrical voltage ramp signal
JP2973858B2 (ja) * 1995-02-17 1999-11-08 日本電気株式会社 周波数分周回路
US6975582B1 (en) 1995-07-12 2005-12-13 Ericsson Inc. Dual mode satellite/cellular terminal
US5663957A (en) * 1995-07-12 1997-09-02 Ericsson Inc. Dual mode satellite/cellular terminal
US6546044B1 (en) 1996-10-11 2003-04-08 Ericsson Inc. Dual-mode radiotelephone apparatus for digital or analog modulation
US5960364A (en) * 1996-11-08 1999-09-28 Ericsson Inc. Satellite/cellular phone using different channel spacings on forward and return links
US5828255A (en) * 1996-11-15 1998-10-27 International Business Machines Corporation Phase locked loop having adaptive jitter reduction
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
US6236275B1 (en) 1997-10-24 2001-05-22 Ericsson Inc. Digital frequency synthesis by sequential fraction approximations
US6308048B1 (en) 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
US6418174B1 (en) * 1999-02-19 2002-07-09 Rf Micro Devices, Inc. Frequency shift key modulator
US6091303A (en) * 1999-04-06 2000-07-18 Ericsson Inc. Method and apparatus for reducing oscillator noise by noise-feedforward
PT1232264E (pt) 1999-11-18 2009-11-26 Novartis Vaccines & Diagnostic Gene fgf-21 humano e produtos da expressão do gene
AU2001249125A1 (en) 2000-03-08 2001-09-17 Chiron Corporation Human fgf-23 gene and gene expression products
US6741532B1 (en) * 2000-10-27 2004-05-25 Cirrus Logic, Inc. Servo circuitry for counting tracks on an optical storage medium
US6580329B2 (en) * 2001-04-11 2003-06-17 Tropian, Inc. PLL bandwidth switching
US6946884B2 (en) 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
FR2845840B1 (fr) * 2002-10-14 2005-09-16 St Microelectronics Sa Dispositif radiofrequence du type a frequence intermediaire nulle ou quasi-nulle minimisant la modulation frequentielle parasite appliquee a un oscillateur local integre.
JP4220828B2 (ja) * 2003-04-25 2009-02-04 パナソニック株式会社 低域ろ波回路、フィードバックシステムおよび半導体集積回路
US7015735B2 (en) 2003-12-19 2006-03-21 Renesas Technology Corp. Semiconductor integrated circuit having built-in PLL circuit
US7091759B2 (en) * 2004-06-01 2006-08-15 Skyworks Solutions, Inc. Loop filter integration in phase-locked loops
US7310021B2 (en) * 2005-12-29 2007-12-18 Intel Corporation Phase-locked loop with tunable-transfer function
US7633347B2 (en) * 2007-03-08 2009-12-15 02Micro International Limited Apparatus and method for operating a phase-locked loop circuit
CN103001629B (zh) * 2011-09-08 2015-10-14 上海华虹宏力半导体制造有限公司 自适应可变带宽锁相环
US9473157B2 (en) * 2014-07-24 2016-10-18 Mediatek Inc. Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167711A (en) * 1978-05-26 1979-09-11 Motorola, Inc. Phase detector output stage for phase locked loop
JPS58130631A (ja) * 1982-01-28 1983-08-04 Fujitsu Ltd フエイズロツクドル−プ
US4617711A (en) * 1983-09-26 1986-10-21 Mcminn William D Method and apparatus for repairing automatic transmissions
US4562411A (en) * 1983-12-29 1985-12-31 Rca Corporation Prepositioning circuit for phase lock loop

Also Published As

Publication number Publication date
US5095288A (en) 1992-03-10
DE69018023D1 (de) 1995-04-27
NO912566D0 (no) 1991-06-28
ES2073009T3 (es) 1995-08-01
AU6746590A (en) 1991-06-13
NO177207B (no) 1995-04-24
PT95866A (pt) 1992-07-31
DE69018023T2 (de) 1995-07-20
SE8903799D0 (sv) 1989-11-13
IE904019A1 (en) 1991-05-22
FI913331A0 (fi) 1991-07-09
DK0429421T3 (da) 1995-07-24
NO912566L (no) 1991-06-28
NO177207C (no) 1995-08-02
CA2044257C (en) 2000-05-16
JPH04503142A (ja) 1992-06-04
ATE120318T1 (de) 1995-04-15
FI105619B (sv) 2000-09-15
CA2044257A1 (en) 1991-05-14
WO1991007823A1 (en) 1991-05-30
CN1053334A (zh) 1991-07-24
EP0429421A1 (en) 1991-05-29
EP0429421B1 (en) 1995-03-22
AU633658B2 (en) 1993-02-04

Similar Documents

Publication Publication Date Title
JP2987202B2 (ja) 可変帯域幅を有する位相ロックループ
JPH02189028A (ja) 連続的適応型位相ロックループシンセサイザ
JPS5843632A (ja) 位相固定回路
US5581169A (en) Apparatus used with an inverter/converter eliminating unintended voltage pulses
DE69736367T2 (de) Zeitverzögerungsgenerator für die Kommutierung eines mehrphasigen bürstenlosen Motors
EP1359670B1 (en) Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system
US4119902A (en) Acceleration/deceleration control circuit for a stepping motor
JP3267260B2 (ja) 位相同期ループ回路及びそれを使用した周波数変調方法
EP0571148A1 (en) AGC circuit with non-linear gain for use in PLL circuit
US4907145A (en) Sine wave inverter
JPH0210673B2 (ja)
DE60208597T2 (de) Volldigitale Phasenregelschleife und Schaltung zu deren Verwendung
JPH0237727B2 (ja)
JPH057117A (ja) ハイパスフイルタ型自動利得制御増幅器
JP4082207B2 (ja) 周波数シンセサイザ
JPS648541B2 (ja)
JP2536018B2 (ja) 周波数シンセサイザ回路
SU771634A1 (ru) Импульсный стабилизатор напр жени посто нного тока
JP3187046B2 (ja) 振幅結合された電圧のための発生器
JPH10313233A (ja) パルス発振回路
JPS6156897B2 (ja)
JPS63194409A (ja) 選局装置
JP3001258B2 (ja) 周波数合成方法および装置
JPS6248803A (ja) 信号発生器
JPH0638563A (ja) モータ速度制御装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12