CN1053334A - 可变带宽的锁相环 - Google Patents

可变带宽的锁相环 Download PDF

Info

Publication number
CN1053334A
CN1053334A CN90109272A CN90109272A CN1053334A CN 1053334 A CN1053334 A CN 1053334A CN 90109272 A CN90109272 A CN 90109272A CN 90109272 A CN90109272 A CN 90109272A CN 1053334 A CN1053334 A CN 1053334A
Authority
CN
China
Prior art keywords
current
feedback circuit
current feedback
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN90109272A
Other languages
English (en)
Inventor
保罗·威尔金森·登特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1053334A publication Critical patent/CN1053334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0898Details of the current generators the source or sink current values being variable

Abstract

具有可变带宽的锁相环包含:受控振荡器,相位 比较器,两个电流发生器(21-22,25-26)和环滤波器 (23-24)。各个电流发生器用于响应来自相位比较 器的信号而产生正的或负的脉冲电流。电流发生器 的各个输出各自与环滤波器相应点相连接。通过在 增加带宽时增加来自各电流发生器(21-22,25-26) 的电流幅度以及减小带宽时减小来自各电流发生器 的电流幅度来连续改变环带宽而维持要求的阻尼因 子。

Description

可变带宽的锁相环
本发明涉及可变带宽的锁相环,该锁相环包含产生频率可变信号的可控振荡器、相位比较器、至少包括一阻性元件和一容性元件的滤波电路、可控的第一和第二电流发生器,将各电流发生器构造成响应来自相位比较器而产生正或负的脉冲电流,其中的第一电流发生器有一个与滤波电路中第一点相连接的输出端,而第二电流发生器的一输出端和该滤波电路的第二点相连接,以及,该锁相环还包括用于控制所述电流的幅度的控制器。
就锁相环来说,可行的频率变化和频率校正的速度取决于环的带宽。其次,在其它诸因素中,该速度取决于包括在该环中的滤波器,而该滤波器的目的在于对形成的控制振荡器频率的控制电压进行低通滤波。为避免电压波动以及总的振荡器输出信号频率的不希望有的变动,有必要对该控制电压进行低通滤波。但实际上控制电压的滤波意味着,对振荡器信号频率可进行变化的速度对某些应用所要求的变化来说是太低了。例如,滤波器可由与电容器串联连接的电阻组成。该电阻通常称为阻尼电阻,因为其用途在于环路响应瞬态变化时以振荡方式缓冲过调节和欠调节的趋势。然而在改进环路稳定性的同时,该阻尼电阻限制了电压变化及以此频率变化的速度。一种允许频率快速变化或允许快速校正大的相位误差的方法,包括在发生这种变化时增加环路带宽以及在后来将带宽降低标准带宽值。
在频率快速变化时要求增大环路带宽是人所共知的技术,但该方法人所共知的困难是,当环路已稳定后,将环路带宽切换回到其原始值时要避免引起瞬态误差或“假信号”(glitch)。
在美国专利4,167,711号中描述了一种通过使用交替受控的两个充电泵实现无假信号环路带宽变化的方法。在该先有技术中,环滤波器由串联连接的两个电阻器和一个电容器组成。带有两个电流发生器的第一充电泵的一输出通过两电阻器与滤波器中的电容器相连接。将来自有两个电流发生器的第二充电泵的输出只通过一个电阻器与滤波器中的电容器相连接,以这样方式控制充电泵使得要求低环带宽时使来自第二充电泵的电流幅度等于零,即只有第一充电泵是在工作。当要求高的环带宽时情况正好相反,即只有第二充电泵在工作。
通过改变来自第一或第二充电泵的电流幅度可使环带宽有轻微变化。这可用以下事实来解释,即,环带宽取决于流过滤波电容器的电流。由于阻尼因子取决于主要电流强度的乘积并也取决于该电流通过的电阻器的阻抗这样的事实,所谓环的阻尼因子对给定低环带宽和给定高环带宽可获得最优值。因此,可分别在高和低值附近对环的带宽作少许改变而不过分损害阻尼因子。
本发明的目的是提供起始段所述类型的锁相环,其带宽可连续变化而无损于环的稳定性。这可通过在增加环带宽时增加第一和第二电流发生器的电流输出幅度来实现。这样,至少在要求环带宽高于所用的最低带宽时这两个电路都在工作。而当希望减小带宽时,减少两个电流发生器的输出电流幅度。用这种方法,有可能彼此无关地对带宽阻尼因子加以控制,使带宽在低值和高值之间连续变化而同时维持阻尼因子。
能够注意到将改变阻尼因子的装置和改变环带宽的装置分开,在由于除了达到快速频率变化以外的原因而改变环路特性时是有利的。
按照本发明的可变带宽锁相环的特征在于:构造所述控制装置使当要求以一种方向改变例如增加环带宽时按第一方向改变例如增加来自各电流发生器的电流幅度,而在要求以另一方向改变例如减少环带宽时按另一方向改变例如减少电流幅度,从而连续改变环带宽而维持所要求的阻尼因子。
按照本发明的可变带宽锁相环的特征还在于,所述第二点是阻性元件和容性元件间的连接点,所述第一点是阻性元件上不同于所述连接点的另一端。
按照本发明的可变带宽锁相环的特征还在于,构造所述控制装置使要求低环带宽时第二电流发生器电流幅度为0。
现在参考附图,更详细地说明本发明,附图中:
图1是具有受控振荡器的常规锁相环的原理框图;
图2更详细地图示图1所示环中所包括的先前已知的用以产生滤波的振荡器控制电压的装置;
图3和图4各图示按照本发明装置的两个示例性实施例,该装置可产生滤波的振荡器控制电压并且被安排成允许环带变化。
图1是说明常规锁相环的示范性的原理框图。标号14标识受控振荡器,例如所谓VCO(电压受控振荡器)。用分频器15划分该振荡器输出信号的频率,将分频后信号加至相位比较器12。将其准信号加到类似分频器15的分频器11,该分频器11与相位比较器12相连接。按照所要求的振荡器信号的频率,用已知方法划分振荡器信号和基准信号的频率。相位比较器12在其两个与装置13相连接的输出端上产生脉冲信号,而装置13用于产生加到振荡器14的滤波控制电压。
加到相位比较器12的两个信号由短脉冲串组成。当两个脉冲串的脉冲同时出现时,在两个输出端产生短脉冲。当脉冲没有同时出现时,在所述两个输出端之一产生短脉冲,在所述输出端的另一端产生一个其宽度和一个脉冲串中脉冲与另一脉冲串中脉冲的时间差成正比的脉冲。当所述一个脉冲串的脉冲间的时间差和另一所述脉冲串的脉冲相比连续变化,即脉冲频率相互不同时,在一输出端产生短脉冲而在另一输出端产生脉冲宽度连续增大的脉冲信号。当脉冲宽度达到最大值,所述脉冲便开始新的其脉冲不断增大的序列。哪一个输出产生短脉冲以及哪一个所述输出产生长脉冲是由从基准信号导出的脉冲串中的脉冲是先于还是后于从振荡器信号导出的脉冲串中的脉冲到达来决定。
图2示出用于装置13的已知技术的一实例,该装置13的功能是产生一滤波的振荡器控制电压。该装置包含两个电流发生器21、22和由与电容器24串联连接的电阻器23组成的滤波器。然而,实际上该装置13可包括比滤波器23、24以外更多的滤波器电路,这些增加的电路可置于所示滤波器的左边和右边。
当激活电流发生器21时,有正的电流传送到该滤波器,而当激活电流发生器22时,将负的电流传送到所述滤波,因此,在电流发生器21激活时电容器24两端电压增大,而当激活电流发生器22时所述两端电压就下降。图1中相位比较器12以这种方式作用,即使得当由基准信号中导出的脉冲串的脉冲先于由振荡器信号中导出的脉冲串的脉冲到达时激活电流发生器21。这便导致振荡器信号频率增加。在另一场合下,激活电流发生器72,以使所述振荡器信号频率降低。
由于前述的对振荡器控制信号的滤波,如前所提及的,进行足够快的频率变化和相位校正并非总是可能的。
图3说明按照本发明用于产生供给振荡器滤波控制电压的装置的第一示范性实施例,该装置这样进行构造,使环带宽可变化。该装置包括两个电流发生器21、22和滤波23、24,它们和图2中相应部件相一致,而其不同在于可控制电流发生器使该电流幅度也受控。所说明装置还包括第二对电流发生器25、26。这些发生器与电阻器23和电容器24间的连接点相连,即连接到滤波器中不同于电流发生器21、22所连接点的一点上。电流发生器25、26也是可控制的,以使电流幅度可变化。来自电流发生器21、22和25、26的电流幅度成对地、彼此无关地由控制装置27控制,这从图中看是显然的。从图中也可看到,电流发生器25和电流发生器21由同一脉冲串激活。电流发生器22和26也由一个并且由同一个脉冲串所激活。
因为第二对电流发生器25、26使电流只流过电容器而不流过电阻器,所以有可能确定流过电容器的电流量而与流过电阻器的电流量无关,从而以不受电阻器限制的速度对电容器充放电。
在要求低的环带宽的时间周期中,将从所述第二对电流发生器25、26导出的电流幅度设置为0即不用这些电流发生器是适宜的。在这些时间周期中,图3所示装置大体上以图2所示已知装置同样方式运行。然而,由于幅度是可控制的,所以有可能使从电流发生器21、22导出的电流强度比适宜于图2所示装置的电流强度要弱。
借助图3所示装置,有可能彼此无关地确定环带宽和阻尼因子。所以有可能以正确方式改变电流发生器的电流强度来改变环带宽而同时保持阻尼因子不变并维持环稳定性。假定在正常条件下,第一对电流发生器21、22的电流为一低值I0,而第二对电流发生器25、26的电流为0值。当要求高环带宽例如频率变化时,借助于来自控制装置27的信号及时地将第一对电流发生器电流从低值I0改变为较高值I1,而将来自第二对电流发生器的电流从0改变为最好高于I1的值I2。可以看到当电流I1获得N×I0的值,电流I2达到N×(N-1)×I0值时,该带宽增大N倍。这产进行频率变化所化时间就减小N倍。
当重新要求低环带宽时,借助于来自控制装置27的控制信号使电流返回其正常值。例如,当相位比较器12检测出的相位误差低于给定值,或简单地说,当开始频率变化后已过一给定时间周期时,上述情形伴随频率变化出现。
不时改变环带宽是适宜的。如上所述,借助于来自两对电流发生器的并发电流,对带宽和阻尼因子彼此无关地加以控制。带宽由通过电容器的组合电流确定而阻尼因子由通过电阻器的电流确定。后者完全从电流发生器21、22中导出。
图4说明用于产生加到振荡器的滤波的控制电压并构成本发明装置一部分的装置的第二示范性实施例。按照该实施例,该装置包含三对电流发生器31-36以及比先前描述和说明的更为复杂的滤波器。该滤波器馀三个电阻器37-39和三个电容器40-42。每个电容器有一接地端,三对电流发生器中的每一对和电容器上各个第二端相连接。三个上电流发生器31、33、35由同一信号激活,三个低电流发生器32、34、36也由单个信号激活,虽然图中未示出。这种情形下也包括与图3实施例控制装置27相对应的控制装置,该控制装置对控制电流发生器产生的电流幅度起作用。这在图1也未示出。
在正常条件下,即要求低环带宽时,例如只使用电流发生器35、36或电流发生器33、34。当要求高带宽时,使用两对或所有三对电流发生器。电流发生器31、32专门提供由滤波电路产生的控制电压的快速电压变化。但另一些可能性是可想象到的。在这种条件下带宽也可在低和高值之间连续变化而维持阻尼因子,因为好几对电流发生器可同时工作。
允许附加的电流发生器例如图3中的25、26在要求低环带宽也产生电流是可以想见的。这些电流的幅度应远远低于高带宽要求的电流幅度。
如依次改变环带宽,例如以每个电流脉冲一级按多级来改变不同电流脉冲的幅度。最好在两个电流脉冲间隔进行每次这样的幅度变化,从而避免振荡器控制信号中不希望有的电压变动。
可以理解,用单个电流发生器取代每对电流发生器也是可以想见的,所述单个电流发生器可借助于控制信号或供给正的或供给负的电流给判定点。
每个电流发生器也可由具有多个电阻器、可借助控制信号以合适方式加以激励的电压源所取代。
使用三对或多对电流发生器而不把所有发生器对连接到滤波电路中不同点上也是可能的。但所述对中至少两对必须始终与不同的点相连。
而且,可构造相位比较器以便以不同于以上说明的方式产生脉冲。

Claims (3)

1.一种可变带宽的锁相环,它包含:用于产生可变频率信号的受控振荡器(14),相位比较器(12),包括至少一个阻性元件(23,37-39)和一个容性元件(24,40-42)的滤波电路,可控制的第一(21-22,35-36)和第二(25-26,31-32)电流发生器,使每个电流发生器构造成可响应来自相位比较器(12)的输出信号而产生正的或负的脉冲电流,其中的第一电流发生器的一输出端连接到滤波电路中的第一点,而第二电流发生器的一输出端连接到滤波电路中的第二点,该锁相环还包括用于控制所述电流的幅度的控制装置(27),该锁相环的特征在于,将所述控制装置(27)构造成使当要求以一种方向改变例如增加环带宽时按第一方向改变例如增加来自各个电流发生器(21-22,25-26,31-36)的电流的幅度而在要求以另一方向来改变例如减小环带宽时则按另一方向改变例如减少电流幅度,从而使环带宽得以连续变化而维持所要求的阻尼因子。
2.如权利要求1所述的锁相环,其特征在于,所述第二点是阻性元件(23,37)和容性元件(24,42)间的连接点,所述第一点是阻性元件上不同于所述连接点的另一端。
3.如权利要求2所述的锁相环,其特征在于,这样构造所述控制装置(27)使得要求低环带宽时第二电流发生器(25-26,31-32)的电流幅度为0。
CN90109272A 1989-11-13 1990-11-13 可变带宽的锁相环 Pending CN1053334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8903799A SE8903799D0 (sv) 1989-11-13 1989-11-13 Foerfarande och anordning foer att variera slingbandbredden hos en faslaast slinga
SE8903799 1989-11-13

Publications (1)

Publication Number Publication Date
CN1053334A true CN1053334A (zh) 1991-07-24

Family

ID=20377454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90109272A Pending CN1053334A (zh) 1989-11-13 1990-11-13 可变带宽的锁相环

Country Status (16)

Country Link
US (1) US5095288A (zh)
EP (1) EP0429421B1 (zh)
JP (1) JP2987202B2 (zh)
CN (1) CN1053334A (zh)
AT (1) ATE120318T1 (zh)
AU (1) AU633658B2 (zh)
CA (1) CA2044257C (zh)
DE (1) DE69018023T2 (zh)
DK (1) DK0429421T3 (zh)
ES (1) ES2073009T3 (zh)
FI (1) FI105619B (zh)
IE (1) IE904019A1 (zh)
NO (1) NO177207C (zh)
PT (1) PT95866A (zh)
SE (1) SE8903799D0 (zh)
WO (1) WO1991007823A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262224B (zh) * 2007-03-08 2010-08-18 凹凸电子(武汉)有限公司 锁相环路电路以及运行锁相环路电路的方法和系统
CN105281756A (zh) * 2014-07-24 2016-01-27 联发科技股份有限公司 频率合成器及频率合成方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3912837A1 (de) * 1989-04-19 1990-10-25 Thomson Brandt Gmbh Regelschaltung
DE69130046T2 (de) * 1990-10-22 1999-05-06 Nec Corp Frequenzsynthesierer mit PLL, der einen Frequenzwechsel des Ausgangs mit hoher Geschwindigkeit ermöglicht
US5369376A (en) * 1991-11-29 1994-11-29 Standard Microsystems, Inc. Programmable phase locked loop circuit and method of programming same
US5315270A (en) * 1992-08-28 1994-05-24 At&T Bell Laboratories Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5424689A (en) * 1993-12-22 1995-06-13 Motorola, Inc. Filtering device for use in a phase locked loop controller
US5708971A (en) * 1994-01-11 1998-01-13 Ericsson Inc. Two-way paging system and apparatus
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
EP0684701B1 (en) * 1994-05-26 2005-01-12 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5592120A (en) * 1994-09-07 1997-01-07 Analog Devices, Inc. Charge pump system
US5535432A (en) * 1994-09-14 1996-07-09 Ericsson Ge Mobile Communications Inc. Dual-mode satellite/cellular phone with a frequency synthesizer
US5659587A (en) * 1994-11-23 1997-08-19 Tektronix, Inc. Spread spectrum phase-locked loop clock generator with VCO driven by a symmetrical voltage ramp signal
JP2973858B2 (ja) * 1995-02-17 1999-11-08 日本電気株式会社 周波数分周回路
US6975582B1 (en) 1995-07-12 2005-12-13 Ericsson Inc. Dual mode satellite/cellular terminal
US5663957A (en) * 1995-07-12 1997-09-02 Ericsson Inc. Dual mode satellite/cellular terminal
US6546044B1 (en) 1996-10-11 2003-04-08 Ericsson Inc. Dual-mode radiotelephone apparatus for digital or analog modulation
US5960364A (en) * 1996-11-08 1999-09-28 Ericsson Inc. Satellite/cellular phone using different channel spacings on forward and return links
US5828255A (en) * 1996-11-15 1998-10-27 International Business Machines Corporation Phase locked loop having adaptive jitter reduction
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
US6236275B1 (en) 1997-10-24 2001-05-22 Ericsson Inc. Digital frequency synthesis by sequential fraction approximations
US6308048B1 (en) 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
US6418174B1 (en) * 1999-02-19 2002-07-09 Rf Micro Devices, Inc. Frequency shift key modulator
US6091303A (en) * 1999-04-06 2000-07-18 Ericsson Inc. Method and apparatus for reducing oscillator noise by noise-feedforward
PT1232264E (pt) 1999-11-18 2009-11-26 Novartis Vaccines & Diagnostic Gene fgf-21 humano e produtos da expressão do gene
AU2001249125A1 (en) 2000-03-08 2001-09-17 Chiron Corporation Human fgf-23 gene and gene expression products
US6741532B1 (en) * 2000-10-27 2004-05-25 Cirrus Logic, Inc. Servo circuitry for counting tracks on an optical storage medium
US6580329B2 (en) * 2001-04-11 2003-06-17 Tropian, Inc. PLL bandwidth switching
US6946884B2 (en) 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
FR2845840B1 (fr) * 2002-10-14 2005-09-16 St Microelectronics Sa Dispositif radiofrequence du type a frequence intermediaire nulle ou quasi-nulle minimisant la modulation frequentielle parasite appliquee a un oscillateur local integre.
JP4220828B2 (ja) * 2003-04-25 2009-02-04 パナソニック株式会社 低域ろ波回路、フィードバックシステムおよび半導体集積回路
US7015735B2 (en) 2003-12-19 2006-03-21 Renesas Technology Corp. Semiconductor integrated circuit having built-in PLL circuit
US7091759B2 (en) * 2004-06-01 2006-08-15 Skyworks Solutions, Inc. Loop filter integration in phase-locked loops
US7310021B2 (en) * 2005-12-29 2007-12-18 Intel Corporation Phase-locked loop with tunable-transfer function
CN103001629B (zh) * 2011-09-08 2015-10-14 上海华虹宏力半导体制造有限公司 自适应可变带宽锁相环

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167711A (en) * 1978-05-26 1979-09-11 Motorola, Inc. Phase detector output stage for phase locked loop
JPS58130631A (ja) * 1982-01-28 1983-08-04 Fujitsu Ltd フエイズロツクドル−プ
US4617711A (en) * 1983-09-26 1986-10-21 Mcminn William D Method and apparatus for repairing automatic transmissions
US4562411A (en) * 1983-12-29 1985-12-31 Rca Corporation Prepositioning circuit for phase lock loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262224B (zh) * 2007-03-08 2010-08-18 凹凸电子(武汉)有限公司 锁相环路电路以及运行锁相环路电路的方法和系统
CN105281756A (zh) * 2014-07-24 2016-01-27 联发科技股份有限公司 频率合成器及频率合成方法

Also Published As

Publication number Publication date
US5095288A (en) 1992-03-10
DE69018023D1 (de) 1995-04-27
NO912566D0 (no) 1991-06-28
ES2073009T3 (es) 1995-08-01
AU6746590A (en) 1991-06-13
NO177207B (no) 1995-04-24
PT95866A (pt) 1992-07-31
DE69018023T2 (de) 1995-07-20
SE8903799D0 (sv) 1989-11-13
IE904019A1 (en) 1991-05-22
FI913331A0 (fi) 1991-07-09
DK0429421T3 (da) 1995-07-24
JP2987202B2 (ja) 1999-12-06
NO912566L (no) 1991-06-28
NO177207C (no) 1995-08-02
CA2044257C (en) 2000-05-16
JPH04503142A (ja) 1992-06-04
ATE120318T1 (de) 1995-04-15
FI105619B (sv) 2000-09-15
CA2044257A1 (en) 1991-05-14
WO1991007823A1 (en) 1991-05-30
EP0429421A1 (en) 1991-05-29
EP0429421B1 (en) 1995-03-22
AU633658B2 (en) 1993-02-04

Similar Documents

Publication Publication Date Title
CN1053334A (zh) 可变带宽的锁相环
CN101262224B (zh) 锁相环路电路以及运行锁相环路电路的方法和系统
CA2057400C (en) A clock buffer with adjustable delay and fixed duty cycle output
US6466100B2 (en) Linear voltage controlled oscillator transconductor with gain compensation
US7405627B2 (en) PLL frequency synthesizer
US6768364B2 (en) Quadrature signal generation with phase error correction
KR20000052532A (ko) 위상 동기 루프, 및 이것에 이용하는 전하 펌프 회로와전압 제어 발진기
KR930702820A (ko) 위상 동기 회로
US5343169A (en) Frequency locked loop
US5942947A (en) Current-regulated, voltage-controlled oscillator with duty cycle correction
CN101158877B (zh) 恒流电路以及调节恒流电路的输出电流量的方法
CN86101688A (zh) 产生频率可数字分级调整的模拟信号的频率合成器电路
US20080157835A1 (en) Oscillating apparatus
JP3267260B2 (ja) 位相同期ループ回路及びそれを使用した周波数変調方法
US5365202A (en) PLL frequency synthesizer using plural phase comparisons
US4618920A (en) Frequency control circuit
KR100552056B1 (ko) 반도체 장치의 위상 동기 루프 회로
JP2005079835A (ja) Pll発振回路及びこれを用いた電子機器
US6949980B2 (en) Phase-locked loop with high frequency adjustment of the operating range of the oscillator
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
JP4082207B2 (ja) 周波数シンセサイザ
KR100244434B1 (ko) 위상 고정 루프
JPH06204792A (ja) 遅延回路
WO2006009111A1 (ja) 発振回路、及び試験装置
JPS6326031A (ja) 時定数可変フイルタを有するpll回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication