JPH057117A - ハイパスフイルタ型自動利得制御増幅器 - Google Patents
ハイパスフイルタ型自動利得制御増幅器Info
- Publication number
- JPH057117A JPH057117A JP14508591A JP14508591A JPH057117A JP H057117 A JPH057117 A JP H057117A JP 14508591 A JP14508591 A JP 14508591A JP 14508591 A JP14508591 A JP 14508591A JP H057117 A JPH057117 A JP H057117A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- clock
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 スイッチトキャパシタ回路（ＳＣ回路）を用
いて構成したハイパスフィルタ型自動利得制御増幅器に
関し、入力信号のレベルが変化した時、自動的に出力レ
ベルの変動を非常に小さく出来るハイパスフィルタ型自
動利得制御増幅器の提供を目的とする。 【構成】 ＳＣ回路３は、オンオフする周期で等価抵抗
値を定めるスイッチを所定の一定周期のクロックでオン
オフし、オペアンプ１の出力に、出力のピーク電圧を検
出しピーク電圧を出力するピーク検出器４と、ピーク検
出器４の出力電圧を反転する反転回路５と、反転回路５
の出力電圧により出力クロックの周波数を変化する電圧
制御発振器６を設け、電圧制御発振器６の出力クロック
にて、ＳＣ回路２のオンオフする周期で等価抵抗値を定
めるスイッチを、オンオフするように構成する。
いて構成したハイパスフィルタ型自動利得制御増幅器に
関し、入力信号のレベルが変化した時、自動的に出力レ
ベルの変動を非常に小さく出来るハイパスフィルタ型自
動利得制御増幅器の提供を目的とする。 【構成】 ＳＣ回路３は、オンオフする周期で等価抵抗
値を定めるスイッチを所定の一定周期のクロックでオン
オフし、オペアンプ１の出力に、出力のピーク電圧を検
出しピーク電圧を出力するピーク検出器４と、ピーク検
出器４の出力電圧を反転する反転回路５と、反転回路５
の出力電圧により出力クロックの周波数を変化する電圧
制御発振器６を設け、電圧制御発振器６の出力クロック
にて、ＳＣ回路２のオンオフする周期で等価抵抗値を定
めるスイッチを、オンオフするように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチトキャパシタ
回路（以下ＳＣ回路と称す）を用いて構成したハイパス
フィルタ型自動利得制御増幅器（以下ＨＦ型ＡＧＣ増幅
器と称す）の改良に関する。
回路（以下ＳＣ回路と称す）を用いて構成したハイパス
フィルタ型自動利得制御増幅器（以下ＨＦ型ＡＧＣ増幅
器と称す）の改良に関する。
【０００２】ＳＣ回路につき説明する。図３はＳＣ回路
により抵抗を実現する説明図、図４は１例の抵抗，コン
デンサを用いたＨＦ型利得可変増幅器のブロック図、図
５は図４と等価なＳＣ回路を用いたＨＦ型利得可変増幅
器のブロック図である。
により抵抗を実現する説明図、図４は１例の抵抗，コン
デンサを用いたＨＦ型利得可変増幅器のブロック図、図
５は図４と等価なＳＣ回路を用いたＨＦ型利得可変増幅
器のブロック図である。
【０００３】図３（Ａ）に示す如くコンデンサＣが電圧
V1の端子と電圧V2の端子間にスイッチS1，S2を介して接
続され、スイッチS1，S2は図３（Ｃ）に示す、クロック
Φ１のｎＴ点（Ｔは周期），（ｎ＋１）Ｔ点，・・、ク
ロックΦ１を反転したクロックΦ２の（ｎ＋１／２）Ｔ
点，（ｎ＋３／２）Ｔ点，・・・にて交互にオンオフさ
れると、コンデンサＣの電荷は電圧V1の端子から電圧V2
の端子に転送される。
V1の端子と電圧V2の端子間にスイッチS1，S2を介して接
続され、スイッチS1，S2は図３（Ｃ）に示す、クロック
Φ１のｎＴ点（Ｔは周期），（ｎ＋１）Ｔ点，・・、ク
ロックΦ１を反転したクロックΦ２の（ｎ＋１／２）Ｔ
点，（ｎ＋３／２）Ｔ点，・・・にて交互にオンオフさ
れると、コンデンサＣの電荷は電圧V1の端子から電圧V2
の端子に転送される。
【０００４】この時の転送される電荷Ｑ＝Ｃ〔V1（Ｔ）
−V2（Ｔ）〕・・・（１）となる。この場合の１周期Ｔ
の平均電流Ｉは（１）式を積分した値 Ｉ＝Ｃ〔V1（Ｔ）−V2（Ｔ）〕／Ｔ・・・（２）とな
る。
−V2（Ｔ）〕・・・（１）となる。この場合の１周期Ｔ
の平均電流Ｉは（１）式を積分した値 Ｉ＝Ｃ〔V1（Ｔ）−V2（Ｔ）〕／Ｔ・・・（２）とな
る。
【０００５】（２）式をオームの法則Ｖ＝ＩＲに代入す
ると、Ｒ＝Ｔ／Ｃ・・・（３）となり、Ｔ／Ｃを図３
（Ｂ）に示す抵抗Ｒと等価とすることが出来る。よって
抵抗値Ｒは周期Ｔ，コンデンサＣの値を変えることによ
り変化することが出来る。
ると、Ｒ＝Ｔ／Ｃ・・・（３）となり、Ｔ／Ｃを図３
（Ｂ）に示す抵抗Ｒと等価とすることが出来る。よって
抵抗値Ｒは周期Ｔ，コンデンサＣの値を変えることによ
り変化することが出来る。
【０００６】次にＳＣ回路を用いてのＨＦ型利得可変増
幅器の構成及び、何故ＳＣ回路を用いて構成するかの理
由につき説明する。図４に示すＨＦ型利得可変増幅器で
は、抵抗Ｒ２の値は固定で、抵抗Ｒ１の値を変化して利
得を変化するものである。
幅器の構成及び、何故ＳＣ回路を用いて構成するかの理
由につき説明する。図４に示すＨＦ型利得可変増幅器で
は、抵抗Ｒ２の値は固定で、抵抗Ｒ１の値を変化して利
得を変化するものである。
【０００７】このＨＦ型利得可変増幅器を、ＳＣ回路を
用いて構成すると図５に示す如くなり、スイッチS11 の
切り替え周期を固定にし、スイッチS12 の切り替え周期
を可変にすれば等価抵抗値は変化するので、図４と等価
なＨＦ型利得可変増幅器が得られる。
用いて構成すると図５に示す如くなり、スイッチS11 の
切り替え周期を固定にし、スイッチS12 の切り替え周期
を可変にすれば等価抵抗値は変化するので、図４と等価
なＨＦ型利得可変増幅器が得られる。
【０００８】図４に示す如く抵抗とコンデンサを用いて
ＨＦ型利得可変増幅器を構成すると、集積化した時抵抗
とコンデンサの値のばらつき方が異なるので伝達関数の
精度が悪くなるが、ＳＣ回路を用いて構成すると、電気
部品はコンデンサのみとなるので、集積化した時値のば
らつき方が同じであるので相対精度のばらつきが少なく
伝達関数の精度が良くなるので、ＨＦ型利得可変増幅器
としてはＳＣ回路を用いたものが理想的である。
ＨＦ型利得可変増幅器を構成すると、集積化した時抵抗
とコンデンサの値のばらつき方が異なるので伝達関数の
精度が悪くなるが、ＳＣ回路を用いて構成すると、電気
部品はコンデンサのみとなるので、集積化した時値のば
らつき方が同じであるので相対精度のばらつきが少なく
伝達関数の精度が良くなるので、ＨＦ型利得可変増幅器
としてはＳＣ回路を用いたものが理想的である。
【０００９】
【従来の技術】図６は従来例のＨＦ型ＡＧＣ増幅器のブ
ロック図である。図６は図４に示すＨＦ型利得可変増幅
器の抵抗Ｒ１，Ｒ２をＳＣ回路２，３にて構成し、利得
設定部７，選択スイッチ８，クロック発生部９を備えて
ＨＦ型ＡＧＣ増幅器としたものであり、これは本出願人
が平成２年２月２３日，特願平０２ー０４３２６１にて
特許出願した可変型スイッチトキャパシタ回路を用いた
等化器の実施例を示すものである。
ロック図である。図６は図４に示すＨＦ型利得可変増幅
器の抵抗Ｒ１，Ｒ２をＳＣ回路２，３にて構成し、利得
設定部７，選択スイッチ８，クロック発生部９を備えて
ＨＦ型ＡＧＣ増幅器としたものであり、これは本出願人
が平成２年２月２３日，特願平０２ー０４３２６１にて
特許出願した可変型スイッチトキャパシタ回路を用いた
等化器の実施例を示すものである。
【００１０】動作を説明すると、図６のＳＣ回路３はク
ロック発生部９よりの周波数f4のクロックにてスイッチ
S31,S32 を交互にオンオフして固定の抵抗値とするよう
にしておく。
ロック発生部９よりの周波数f4のクロックにてスイッチ
S31,S32 を交互にオンオフして固定の抵抗値とするよう
にしておく。
【００１１】入力信号は、オペアンプ１の＋端子に入力
し増幅されて出力する。この出力の電力演算を行って予
め設定した目標値と比較し、例えば大きい，同じ，小さ
いとの３つの内の１つの比較結果を求め、求めた結果を
選択スイッチ８に出力し、接点S81,S82,S83 の内の出力
に対応した接点をオンとし、クロック発生部９より出力
する周波数f1,f2,f3の内のオンした接点の周波数のクロ
ックにてＳＣ回路２のスイッチS21,S22 を交互にオンオ
フする。
し増幅されて出力する。この出力の電力演算を行って予
め設定した目標値と比較し、例えば大きい，同じ，小さ
いとの３つの内の１つの比較結果を求め、求めた結果を
選択スイッチ８に出力し、接点S81,S82,S83 の内の出力
に対応した接点をオンとし、クロック発生部９より出力
する周波数f1,f2,f3の内のオンした接点の周波数のクロ
ックにてＳＣ回路２のスイッチS21,S22 を交互にオンオ
フする。
【００１２】この場合周波数f1,f2,f3をf1＜f2＜f3とし
ておけば、入力信号のレベルが上がり出力が目標値より
大きければ周波数f1のクロックにてオンオフされ、ＳＣ
回路２の等価抵抗値は小さくなり負帰還量が多くなるの
でオペアンプ１の利得は小さくなり出力は略一定に保た
れ、入力信号のレベルが下がり出力が目標値より小さけ
れば周波数f3のクロックにてオンオフされ、ＳＣ回路２
の等価抵抗値は大きくなり負帰還量は減少するのでオペ
アンプ１の利得は大きくなり出力は略一定に保たれ、入
力信号レベルが変化せず、目標値と同じであれば、周波
数f2のクロックにてオンオフされ、ＳＣ回路２の等価抵
抗値は変化せずオペアンプ１の利得も変化せず出力は略
一定に保たれる。
ておけば、入力信号のレベルが上がり出力が目標値より
大きければ周波数f1のクロックにてオンオフされ、ＳＣ
回路２の等価抵抗値は小さくなり負帰還量が多くなるの
でオペアンプ１の利得は小さくなり出力は略一定に保た
れ、入力信号のレベルが下がり出力が目標値より小さけ
れば周波数f3のクロックにてオンオフされ、ＳＣ回路２
の等価抵抗値は大きくなり負帰還量は減少するのでオペ
アンプ１の利得は大きくなり出力は略一定に保たれ、入
力信号レベルが変化せず、目標値と同じであれば、周波
数f2のクロックにてオンオフされ、ＳＣ回路２の等価抵
抗値は変化せずオペアンプ１の利得も変化せず出力は略
一定に保たれる。
【００１３】ここで、ＳＣ回路３による等価抵抗をR
S 、ＳＣ回路２による等価抵抗をR P とし、入力信号
の角速度をωとしＨＦ型ＡＧＣ増幅器の利得Ｇを式で示
すと下記の如くなる。
S 、ＳＣ回路２による等価抵抗をR P とし、入力信号
の角速度をωとしＨＦ型ＡＧＣ増幅器の利得Ｇを式で示
すと下記の如くなる。
【００１４】Ｇ＝１＋〔R P ／（R S ＋１／ｊωC0）〕
【００１５】
【発明が解決しようとする課題】しかしながら、従来例
のＨＦ型ＡＧＣ増幅器では、クロック発生部９は例えば
分周器を用い複数種類の周波数を出力する構成であるの
で出力周波数の種類は限定され、利得設定部７にて比較
する目標値の数も限定されるので、利得値の数も限定さ
れ、入力信号のレベルが変化した時、出力レベルの変動
は自動的に圧縮されるも出力は階段状に変化し圧縮度が
小さい問題点がある。
のＨＦ型ＡＧＣ増幅器では、クロック発生部９は例えば
分周器を用い複数種類の周波数を出力する構成であるの
で出力周波数の種類は限定され、利得設定部７にて比較
する目標値の数も限定されるので、利得値の数も限定さ
れ、入力信号のレベルが変化した時、出力レベルの変動
は自動的に圧縮されるも出力は階段状に変化し圧縮度が
小さい問題点がある。
【００１６】本発明は、入力信号のレベルが変化した
時、自動的に出力レベルの変動を非常に小さく出来るＨ
Ｆ型ＡＧＣ増幅器の提供を目的としている。
時、自動的に出力レベルの変動を非常に小さく出来るＨ
Ｆ型ＡＧＣ増幅器の提供を目的としている。
【００１７】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、入力信号を入力の＋端
子に入力し、出力端子より増幅出力を送出するオペアン
プ１と、該オペアンプ１の出力端子と入力の−端子間
に、オンオフする周期で等価抵抗値を定めるスイッチの
オンオフの周期を変える第１のＳＣ回路２を接続し、又
該オペアンプ１の入力の−端子と、一方がアースのコン
デンサC0の他端間に、オンオフする周期で等価抵抗値を
定めるスイッチを所定の一定周期のクロックでオンオフ
する第２のＳＣ回路３を接続したＨＦ型ＡＧＣ増幅器に
おいて、該オペアンプ１の出力に、出力のピーク電圧を
検出しピーク電圧を出力するピーク検出器４と、該ピー
ク検出器４の出力電圧を反転する反転回路５と、該反転
回路５の出力電圧により出力クロックの周波数を変化す
る電圧制御発振器（以下ＶＣＯと称す）６を設け、該Ｖ
ＣＯ６の出力クロックにて該第１のＳＣ回路２のスイッ
チをオンオフするようにする。
ック図である。図１に示す如く、入力信号を入力の＋端
子に入力し、出力端子より増幅出力を送出するオペアン
プ１と、該オペアンプ１の出力端子と入力の−端子間
に、オンオフする周期で等価抵抗値を定めるスイッチの
オンオフの周期を変える第１のＳＣ回路２を接続し、又
該オペアンプ１の入力の−端子と、一方がアースのコン
デンサC0の他端間に、オンオフする周期で等価抵抗値を
定めるスイッチを所定の一定周期のクロックでオンオフ
する第２のＳＣ回路３を接続したＨＦ型ＡＧＣ増幅器に
おいて、該オペアンプ１の出力に、出力のピーク電圧を
検出しピーク電圧を出力するピーク検出器４と、該ピー
ク検出器４の出力電圧を反転する反転回路５と、該反転
回路５の出力電圧により出力クロックの周波数を変化す
る電圧制御発振器（以下ＶＣＯと称す）６を設け、該Ｖ
ＣＯ６の出力クロックにて該第１のＳＣ回路２のスイッ
チをオンオフするようにする。
【００１８】
【作用】本発明によれば、入力信号のレベルが大きくな
るとオペアンプ１の出力レベルも上がり、ピーク検出器
４にて検出し出力するピーク電圧が上がり、反転回路５
の出力電圧は下がり、ＶＣＯ６の出力周波数は低くな
り、ＳＣ回路２の等価抵抗値は小さくなりオペアンプ１
の利得は小さくなる。
るとオペアンプ１の出力レベルも上がり、ピーク検出器
４にて検出し出力するピーク電圧が上がり、反転回路５
の出力電圧は下がり、ＶＣＯ６の出力周波数は低くな
り、ＳＣ回路２の等価抵抗値は小さくなりオペアンプ１
の利得は小さくなる。
【００１９】逆に、入力信号のレベルが小さくなるとオ
ペアンプ１の出力レベルも下がり、ピーク検出器４にて
検出し出力するピーク電圧が下がり、反転回路５の出力
電圧は上がり、ＶＣＯ６の出力周波数は高くなり、ＳＣ
回路２の等価抵抗値は大きくなりオペアンプ１の利得は
大きくなる。
ペアンプ１の出力レベルも下がり、ピーク検出器４にて
検出し出力するピーク電圧が下がり、反転回路５の出力
電圧は上がり、ＶＣＯ６の出力周波数は高くなり、ＳＣ
回路２の等価抵抗値は大きくなりオペアンプ１の利得は
大きくなる。
【００２０】この場合、ＶＣＯ６の出力周波数は、入力
電圧の連続的な変化により連続的に変化するので、オペ
アンプ１の利得も、入力信号のレベルの連続的な変化に
対応して自動的に連続的に変化するので出力レベルは殆
ど変動しなくなる。
電圧の連続的な変化により連続的に変化するので、オペ
アンプ１の利得も、入力信号のレベルの連続的な変化に
対応して自動的に連続的に変化するので出力レベルは殆
ど変動しなくなる。
【００２１】
【実施例】図２は本発明の実施例のＨＦ型ＡＧＣ増幅器
のブロック図である。図２で図６の従来例と異なる点
は、利得設定部７，選択スイッチ８，クロック発生部９
の代わりに、ピーク検出器４，反転増幅器５，ＶＣＯ６
を設け又ＳＣ回路３へのクロックは発振器１１より供給
するようにした点であるので、この異なる点を中心に以
下説明する。
のブロック図である。図２で図６の従来例と異なる点
は、利得設定部７，選択スイッチ８，クロック発生部９
の代わりに、ピーク検出器４，反転増幅器５，ＶＣＯ６
を設け又ＳＣ回路３へのクロックは発振器１１より供給
するようにした点であるので、この異なる点を中心に以
下説明する。
【００２２】ＳＣ回路３の等価抵抗値は固定値であるの
で、所要の固定値になるように発振器１１のクロックの
周波数を定めておく。又反転増幅器５は利得０の増幅器
で、オペアンプ１０の比較電圧V C の値は、入力信号が
最大レベルの時のピーク検出器４の出力電圧と、入力信
号が最小レベルの時のピーク検出器４の出力電圧との中
心となるように定め、この出力電圧に対応するＶＣＯ６
のクロック周波数を、ＳＣ回路２の等価抵抗値により定
められるオペアンプ１の利得が所望の値になるようにし
ておく。
で、所要の固定値になるように発振器１１のクロックの
周波数を定めておく。又反転増幅器５は利得０の増幅器
で、オペアンプ１０の比較電圧V C の値は、入力信号が
最大レベルの時のピーク検出器４の出力電圧と、入力信
号が最小レベルの時のピーク検出器４の出力電圧との中
心となるように定め、この出力電圧に対応するＶＣＯ６
のクロック周波数を、ＳＣ回路２の等価抵抗値により定
められるオペアンプ１の利得が所望の値になるようにし
ておく。
【００２３】すると、入力信号のレベルが大きくなると
オペアンプ１の出力レベルも上がり、ピーク検出器４に
て検出し出力するピーク電圧が上がり、反転増幅器５の
出力電圧は比較電圧V C より下がり、ＶＣＯ６の出力周
波数は低くなり、ＳＣ回路２の等価抵抗値は小さくなり
オペアンプ１の利得は小さくなる。
オペアンプ１の出力レベルも上がり、ピーク検出器４に
て検出し出力するピーク電圧が上がり、反転増幅器５の
出力電圧は比較電圧V C より下がり、ＶＣＯ６の出力周
波数は低くなり、ＳＣ回路２の等価抵抗値は小さくなり
オペアンプ１の利得は小さくなる。
【００２４】逆に、入力信号のレベルが小さくなるとオ
ペアンプ１の出力レベルも下がり、ピーク検出器４にて
検出し出力するピーク電圧が下がり、反転増幅器５の出
力電圧は比較電圧V C より上がり、ＶＣＯ６の出力周波
数は高くなり、ＳＣ回路２の等価抵抗値は大きくなりオ
ペアンプ１の利得は大きくなる。
ペアンプ１の出力レベルも下がり、ピーク検出器４にて
検出し出力するピーク電圧が下がり、反転増幅器５の出
力電圧は比較電圧V C より上がり、ＶＣＯ６の出力周波
数は高くなり、ＳＣ回路２の等価抵抗値は大きくなりオ
ペアンプ１の利得は大きくなる。
【００２５】この場合、ＶＣＯ６の出力周波数は、入力
電圧の連続的な変化により連続的に変化するので、オペ
アンプ１の利得も、入力信号のレベルの連続的な変化に
対応して自動的に連続的に変化するので出力レベルは殆
ど変動しなくなる。
電圧の連続的な変化により連続的に変化するので、オペ
アンプ１の利得も、入力信号のレベルの連続的な変化に
対応して自動的に連続的に変化するので出力レベルは殆
ど変動しなくなる。
【００２６】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、入力信号のレベルが変化しても出力レベルは殆ど変
動しないＳＣ回路を用いたＨＦ型ＡＧＣ増幅器が得られ
る効果がある。
ば、入力信号のレベルが変化しても出力レベルは殆ど変
動しないＳＣ回路を用いたＨＦ型ＡＧＣ増幅器が得られ
る効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のハイパスフィルタ型自動利
得制御増幅器のブロック図、
得制御増幅器のブロック図、
【図３】はスイッチトキャパシタ回路により抵抗を実現
する説明図、
する説明図、
【図４】は１例の抵抗，コンデンサを用いたハイパスフ
ィルタ型利得可変増幅器のブロック図、
ィルタ型利得可変増幅器のブロック図、
【図５】は図４と等価なスイッチトキャパシタ回路を用
いたハイパスフィルタ型利得可変増幅器のブロック図、
いたハイパスフィルタ型利得可変増幅器のブロック図、
【図６】は従来例のハイパスフィルタ型自動利得制御増
幅器のブロック図である。
幅器のブロック図である。
【符号の説明】 １，１０はオペアンプ、２，３はスイッチトキャパシタ
回路、４はピーク検出器、５は反転回路，反転増幅器、
６は電圧制御発振器、７は利得設定部、８は選択スイッ
チ、９はクロック発生部、１１は発振器、２１，３１は
ノット回路、Ｃ，C0，C21,C31,C11,C12 はコンデンサ、
Ｒ１，Ｒ２は抵抗、S11,S12,S21,S22,S31,S32 はスイッ
チ、S81,S82,S83 は接点を示す。
回路、４はピーク検出器、５は反転回路，反転増幅器、
６は電圧制御発振器、７は利得設定部、８は選択スイッ
チ、９はクロック発生部、１１は発振器、２１，３１は
ノット回路、Ｃ，C0，C21,C31,C11,C12 はコンデンサ、
Ｒ１，Ｒ２は抵抗、S11,S12,S21,S22,S31,S32 はスイッ
チ、S81,S82,S83 は接点を示す。
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力信号を入力の＋端子に入力し、出力
端子より増幅出力を送出するオペアンプ（１）と、該オ
ペアンプ（１）の出力端子と入力の−端子間に、オンオ
フする周期で等価抵抗値を定めるスイッチのオンオフの
周期を変える第１のスイッチトキャパシタ回路（２）を
接続し、又該オペアンプ（１）の入力の−端子と、一方
がアースのコンデンサ（C0）の他端間に、オンオフする
周期で等価抵抗値を定めるスイッチを所定の一定周期の
クロックでオンオフする第２のスイッチトキャパシタ回
路（３）を接続したハイパスフィルタ型自動利得制御増
幅器において、該オペアンプ（１）の出力に、出力のピ
ーク電圧を検出しピーク電圧を出力するピーク検出器
（４）と、該ピーク検出器（４）の出力電圧を反転する
反転回路（５）と、該反転回路（５）の出力電圧により
出力クロックの周波数を変化する電圧制御発振器（６）
を設け、該電圧制御発振器（６）の出力クロックにて該
第１のスイッチトキャパシタ回路（２）のスイッチをオ
ンオフするようにしたことを特徴とするハイパスフィル
タ型自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14508591A JPH057117A (ja) | 1991-06-18 | 1991-06-18 | ハイパスフイルタ型自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14508591A JPH057117A (ja) | 1991-06-18 | 1991-06-18 | ハイパスフイルタ型自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057117A true JPH057117A (ja) | 1993-01-14 |
Family
ID=15377039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14508591A Withdrawn JPH057117A (ja) | 1991-06-18 | 1991-06-18 | ハイパスフイルタ型自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH057117A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005086525A1 (ja) * | 2004-03-05 | 2008-01-24 | ローム株式会社 | フィルタ回路およびそれを利用した再生装置 |
| JP2008082866A (ja) * | 2006-09-27 | 2008-04-10 | Citizen Holdings Co Ltd | 物理量センサ |
| JP5495356B2 (ja) * | 2005-06-01 | 2014-05-21 | シチズンホールディングス株式会社 | 物理量センサ |
-
1991
- 1991-06-18 JP JP14508591A patent/JPH057117A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005086525A1 (ja) * | 2004-03-05 | 2008-01-24 | ローム株式会社 | フィルタ回路およびそれを利用した再生装置 |
| JP4658924B2 (ja) * | 2004-03-05 | 2011-03-23 | ローム株式会社 | フィルタ回路およびそれを利用した再生装置 |
| JP5495356B2 (ja) * | 2005-06-01 | 2014-05-21 | シチズンホールディングス株式会社 | 物理量センサ |
| JP2008082866A (ja) * | 2006-09-27 | 2008-04-10 | Citizen Holdings Co Ltd | 物理量センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297878B2 (ja) | ピークツーピーク電圧制御装置を有する精密ｒｃ発振器 | |
| US4009400A (en) | Digitally controlled variable conductance | |
| JPH057117A (ja) | ハイパスフイルタ型自動利得制御増幅器 | |
| EP0477907B1 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| US3949322A (en) | Stable pulse width control for astable multivibrators and the like | |
| JPH0537267A (ja) | ハイパスフイルタ型自動利得制御増幅器 | |
| US6483356B2 (en) | Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit | |
| US6954112B2 (en) | Method of forming a variable frequency oscillator and structure therefor | |
| JPH04267620A (ja) | 三角波発振回路 | |
| JP3352048B2 (ja) | スイッチング電源用制御回路 | |
| JP2002100962A (ja) | 周波数特性調整回路 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| JPH10313233A (ja) | パルス発振回路 | |
| US3959743A (en) | Linear voltage-controlled saw-tooth oscillator | |
| KR850001956Y1 (ko) | 경보회로 | |
| JPH07131304A (ja) | クロック発生回路 | |
| JPH0766631A (ja) | Ｐｌｌ検波回路 | |
| KR0169401B1 (ko) | 저항값이 변화 가능한 스위치드 커패시터 | |
| JPS643090B2 (ja) | ||
| JPH08293732A (ja) | 発振回路 | |
| JPH0132415Y2 (ja) | ||
| JP3794080B2 (ja) | Ｐｌｌ回路 | |
| JP2000278097A5 (ja) | ||
| JPH0518306B2 (ja) | ||
| JPS61123310A (ja) | パルスデユ−テイ製御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |