JPS61123310A - パルスデユ−テイ製御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパルス幅制御を応用する計測システムや、チョ
ッパタイプの直流電力制御を用いる・くルスデューティ
制御回路に関するものである。

従来例の構成とその問題点 従来、パルスデューティ制御は、トランジスタ２個によ
る非安定マルチバイブレータ回路の変形によって行われ
るものが一般的である。

第１図にその従来例を示す。

第１図の２，３は、ＮＰＮトランジスタであシ、スイッ
チング動作をするものである。このトランジスタ２．３
のベースに印加される電圧が、各ト−ランジスタ２，３
のＯＮ電圧に達すると、各コレクタ・エミッタはＯＮす
るものである。

ペース電圧を決定する電圧は、可変抵抗器１と第１のコ
ンデンサ４及び、可変抵抗器１′と第２のコンデンサ５
で構成される充電電圧によって与えられるものである。

つまり、マルチバイブレータ回路では、各２個のトラン
ジスタ２，３が交互にＯＮして発振するものであるが、
上記各トランジスタ２，３のＯＦＦ時からＯＮまでの時
間は、上記充電電圧の時定数によって決定されているも
のである。

パルスデューティ制御は、上記各トランジスタ２．３の
ＯＦＦ時からＯＮまでの時間を制御することによって可
能となる。具体的には、可変抵抗器１と、第１のコンデ
ンサ４で決まる時定数と、可変抵抗器１′と第２のコン
デンサ５で決まる時定数との比によってデユーティは決
定され、可変抵抗器１．１′の抵抗値を変化させること
により、上記各時定数は変化し、デユーティを可変でき
るものである。

このように、デユーティを制御するためには、可変抵抗
器１，１′をレオスタット方式で使用しておシ、精度の
良い制御を行うためには、上記可変抵抗器１，１′の抵
抗値バラツキの極少のものを使用しなければならず、時
定数を決定する要素が２組あるため、各部品の定数はか
なりの高精度品を用いないと、安定した発振周波数と精
度の良いデユーティ制御ができないという欠点を有して
いる。

発明の目的 本発明は上記欠点に鑑み、可変抵抗器をポテンショメー
タ方式で用い、発振を決定する要素が１組で済むパルス
デューティ制御回路を提供するものである。

発明の構成 上記目的を達成するために本発明は第１のオペアンプで
構成されるマルチバイブレータ回路及び、このマルチバ
イブレータ回路の発振周波数を決定するコンデンサの充
放電電圧波形と、可変抵抗器で与えられるしきい値電圧
とを入力とする、第２のオペアンプで構成される、コン
パレータ回路とで構成される、パルスデューティ制御回
路である。

この構成とすることＫより、発振を構成する要素が１組
で済み、信頼性の高いものとすることができる。

実施例の説明 第２図に本発明の実施例を示す。

第２図の９は、第１のオペアンプであ９１周辺の抵抗１
１．１２．１３及び、発振周波数を決定する、抵抗８及
び、コンデンサ７によりマルチバイブレータ回路を構成
している。この動作については、一般的であるので、説
明を省略する。第３図の主要部分、電圧波形も用いなが
ら説明する＾第２図、ａは、コンデンサ７の充放電電圧
であり、波形は第３図、ａに示すように三角波に近い波
形となっている。この電圧は第２図の第２のオペアンプ
１ｏの反転入力端子に接続されており、非反転入力端子
に接続される、可変抵抗器６による分割電圧を比較し、
その電圧によシ出力が決定される、コンパレータ回路を
構成している。

今、第２図の可変抵抗器６による分割電圧が、第３図の
ｂのとき、コンパレータの出力は、第３可変抵抗器６の
分割電圧が、第３図のＣのとき、コンパレータ出力は、
第３図、ｅの波形となシ、このように、可変抵抗器６を
調整することにより、デユーティを任意に制御できるも
のである。

当然、コンパレータ回路へのしきい値入力は、可変抵抗
器６以外の入力手段でも良いことは明らかである。

発明の効果 以上のように本発明は構成されるものであり、可変抵抗
器をボテンシヲメータ方式で使用するため、抵抗値バラ
ツキの影響は受けないものである。

かつ発振周波数を決定する抵抗、コンデンサも１組で良
く、またその構成上１周波数はトランジスタによるマル
チバイブレータ回路に比べると、非常に安定したもので
ある。また近年、２個入りオペアンプが非常に安価にな
り、低価格で、特性の良いパルスデューティ制御回路が
構成でき、その効果は大なるものである。

【図面の簡単な説明】

第１図は従来例のパルスデューティ制御回路の電気的回
路図、第２図は本発明のパルスデューティ制御回路の一
実施例を示す電気的回路図、第３図は本発明の主要部の
電圧波形図である。 ６・・・・・・可変抵抗器、７・・・・・・コンーデン
サ％８・・・・・・抵抗、９・・・・・・第１のオペア
ンプ、１ｏ・・・・・・第２のオペアンプ、１１〜１３
・・・・・・抵抗。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図

Claims (3)

【特許請求の範囲】
1. （１）任意の周波数を設定できるマルチバイブレータ回
   路と、このマルチバイブレータ回路の周波数を決定する
   コンデンサの充放電電圧と外部より与えられるしきい値
   電圧とを入力とするコンパレータ回路で構成されること
   を特徴とするパルスデューティ制御回路。
2. （２）マルチバイブレータ回路及びコンパレータ回路と
   をオペアンプで構成する特許請求の範囲第１項記載のパ
   ルスデューティ制御回路。
3. （３）マルチバイブレータ回路及びコンパレータ回路と
   を電圧比較器ＩＣで構成する特許請求の範囲第１項記載
   のパルスデューティ制御回路。