DE69736367T2

DE69736367T2 - Zeitverzögerungsgenerator für die Kommutierung eines mehrphasigen bürstenlosen Motors

Info

Publication number: DE69736367T2
Application number: DE69736367T
Authority: DE
Inventors: Giao M. Milpitas Pham; Barry J. San Jose Concklin; James H. San Jose Nguyen
Original assignee: Siliconix Inc
Current assignee: Vishay Siliconix Inc
Priority date: 1996-02-02
Filing date: 1997-01-27
Publication date: 2007-07-19
Anticipated expiration: 2017-01-28
Also published as: DE69736367D1; EP0788221B1; US5767643A; EP0788221A1

Description

Die vorliegende Erfindung betrifft allgemein Kommutierungsschaltungen für elektrische Motoren und ein Verfahren zum Kommutieren eines Elektromotors gemäß den Oberbegriffen der gegenständlichen Ansprüche 1 und 11.
Eine derartige Kommutierungsschaltung und ein derartiges Kommutierungsverfahren sind bekannt aus dem U.S. Patent US-A-4.988.939, das ein Steuersystem für einen Elektromotor mit mehreren Phasen beschreibt, da sein variables Kommutierungs-Verzögerungsintervall zwischen Kommutierungen des Zustands erzeugt. Während diesem Verzögerungsintervall sind alle Schalter des Motorantriebs ausgeschaltet, d.h. alle Phasen sind nicht erregt. Zweck dieses variablen Verzögerungsintervalls ist es jedoch, eine maximale Verzögerung bereitzustellen, wenn dies erforderlich ist, um Stormspitzen zu eliminieren und um eine minimale Verzögerung bereitzustellen, wenn diese nicht benötigt wird, um wiederum dieser Phase den maximalen Erregungsstrom bereitzustellen.
Abgerundet wird der Stand der Technik durch das deutsche Patent DE 42 31 226 A , das eine Kommutierungsschaltung für einen Gleichstrommotor ohne Kollektor offenbart, um den Motorstrom von einer Windung zu der nächsten in die Bewegungsrichtung des Motors abhängig von dem induzierten Motorspannungswert für eine Referenzspannung zu kommutieren.
Eine Verzögerungsschaltung verschiebt den Kommutierungs-Zeitsteuerungspunkt um ein bestimmtes Verzögerungsintervall im Verhältnis zu dem Nullübergang der induzierten Spannung. Die Länge des Verzögerungsintervalls ist definiert durch eine Reihe von Impulsdauern eines Taktsignals in Abhängigkeit von der Motordrehzahl. Die Anzahl der Periodendauern wird aus dem Verhältnis des Abstands zwischen zwei Kommutierungspunkten im Verhältnis zu einem bestimmten Vielfachen der Taktperiode bestimmt.
Festplattenlaufwerkssysteme („Festplatten") sind vorherrschende Mechanismen zur Bereitstellung von kostengünstigem, für Computer zugreifbarem Speicher mit großem Volumen bzw. großer Kapazität. Eine kennzeichnende Festplatte weist einen Rotationsmotor zum Drehen einer oder mehrerer magnetischer Speicherplatten während Lese- und Schreiboperationen von Daten auf. Eine elektronische Steuer- und Antriebsschaltung ist zwischen den Rotationsmotor und eine Host-Mikroprozessorschnittstelle gekoppelt, um Antriebs- bzw. Steuersignale für den Betrieb der Motorwicklungen bereitzustellen.
Die Abbildung aus 1 zeigt eine Prinzipskizze einer herkömmlichen Motor- und Antriebsschaltung 7, die einen dreiphasigen, bürstenlosen Rotationsmotor 10 aufweist, der über eine herkömmliche Kommutierungs-Ablaufsteuerung 18 mit einem Motorantrieb 20 verbunden ist. Für das hierin veranschaulichte Beispiel wird angenommen, dass der Rotationsmotor 10 drei Anordnungen von Phasenwicklungen aufweist, die jeweils selektiv auf einer vorbestimmten Phase angesteuert werden. In der Abbildung aus 1 sind die drei Anordnungen von Phasenwicklungen durch die Phasenwicklungen bzw. Phasenwindungen 12, 14 und 16 dargestellt, die um eine Rotorwelle (nicht abgebildet) angeordnet sind und einen gemeinsamen Anschluss an einer zentralen Anzapfstelle 11 aufweisen. Wie dies für den Fachmann auf dem Gebiet bekannt ist, arbeiten ein Sequenzer bzw. eine Ablaufsteuerung 18 und ein Motorantrieb 20 kollektiv derart zusammen, dass selektiv ein Paar von Phasenwicklungen 12, 14 und 16 angetrieben wird, um die Rotation der Rotorwelle des Motors 10 zu induzieren.
Die Dioden D₁–D₆ schützen die Motor- und Antriebsschaltkreisanordnung 7 vor extremen Spannungen an den Knoten A, B und C, die ansonsten durch die Induktivitäten der Wicklungen 12, 14 und 16 resultieren könnten.
In folgendem Bezug auf die Abbildung aus 2A in Verbindung mit der Abbildung aus 1 veranschaulichen die Spuren 1, 2 und 3 das erzeugte Motordrehmoment, wenn ein konstanter Strom durch ausgewählte Paare der Phasenwicklungen 12, 14 und 16 fließt. Die Spur 1 zeigt die Drehmomentkurve in Bezug auf die elektrischen Grade, wenn die Transistoren 20a und 20f eingeschaltet sind (20b bis 20e sind ausgeschaltet), was dazu führt, dass der Strom durch die Phasen-A-Wicklung 12 und die Phasen-C-Wicklung 16 strömt. In ähnlicher Weise zeigt die Spur 2 die Motordrehmomentkurve auf der gemeinsamen horizontalen Achse, wenn die Transistoren 20a und 20d eingeschaltet sind, was dazu führt, dass der Storm durch die Phasen-A-Wicklung 12 und die Phasen-B-Wicklung 14 fließt. Schließlich zeigt die Spur 3 die Motordrehmomentkurve, wenn die Transistoren 20d und 20e eingeschaltet sind, was dazu führt, dass Strom durch die Phasen-C-Wicklung 16 und die Phasen-B-Wicklung 14 fließt. Die maximalen Drehmomentpunkte treten 60 elektrische Grad auseinander auf. Für einen achtpoligen Motor entsprechen 60 elektrische Grad 15° der mechanischen Rotation der Rotorwelle.
Zum kontinuierlichen Drehen der Rotorwelle des Motors in eine Richtung sollte das Motordrehmoment entweder kontinuierlich positiv oder kontinuierlich negativ sein. Ein kontinuierlich positives Motordrehmoment kann zum Beispiel durch entsprechende Entwicklung und Steuerung der Ablaufsteuerung 18 und des Motorantriebs 20 erreicht werden, so dass Storm auf ausgewählte Paare der Wicklungen in einer vorbestimmten und präzise zeitlich gesteuerten Sequenz übertragen wird, so dass die Drehmomentkurve insgesamt des Motors entlang den maximalen Verbindungspunkten der Segmente a1 bis a7 aus 7A definiert ist. Die Handlung der Übertragung von Storm von einem Wicklungspaares auf das nächste wird für gewöhnlich als „Kommutierung" bezeichnet.
Die durch die Kurvenverbindungspunkte a1 bis a7 definierte Drehmomentkurve insgesamt führt zu einem maximalen Drehmoment bei der geringsten Welligkeit, und die Kurve gilt somit als das Ergebnis der optimalen Kommutierungs-Zeitsteuerung. Die erforderliche vorbestimmte Sequenz für das Einschalten der Transistoren 20a bis 20f gemäß der Steuerung durch den Sequenzer bzw. die Ablaufsteuerung 18 ist wie folgt gegeben:
Sequenz 1: Die Transistoren 20a und 20f sind eingeschaltet, so dass Storm von Knoten A durch die Wicklungen 12 und 16 zu Knoten C fließt, wobei das Drehmomentsegment a1 bis a2 erzeugt wird;
Sequenz 2: Die Transistoren 20a und 20d sind eingeschaltet, so dass Storm von Knoten A durch die Wicklungen 12 und 14 zu Knoten B fließt, wobei das Drehmomentsegment a2 bis 23 erzeugt wird;
Sequenz 3: Die Transistoren 20d und 20e sind eingeschaltet, so dass Storm von Knoten C durch die Wicklungen 16 und 14 zu Anschluss B fließt, wobei das Drehmomentsegment a3 bis a4 erzeugt wird;
Sequenz 4: Die Transistoren 20b und 20e sind eingeschaltet, so dass Storm von Knoten C durch die Wicklungen 16 und 12 zu Knoten A fließt, wobei das Drehmomentsegment a4 bis a5 erzeugt wird;
Sequenz 5: Die Transistoren 20b und 20c sind eingeschaltet, so dass Storm von Knoten B durch die Wicklungen 14 und 12 zu Knoten A fließt, wobei das Drehmomentsegment a5 bis a6 erzeugt wird; und
Sequenz 6: Die Transistoren 20c und 20f sind eingeschaltet, so dass Storm von Knoten B durch die Wicklungen 14 und 16 zu Knoten C fließt, wobei das Drehmomentsegment a6 bis a7 erzeugt wird.
In frühen Festplattenlaufwerken wurde die Kommutierungs-Zeitsteuerung bürstenloser Motoren unter Verwendung von Halleffekt-Sensoren gesteuert, die innerhalb des Motors platziert waren. Im Zuge immer kleiner werdender Festplattenlaufwerke wurden die Halleffekt-Sensoren weggelassen, um Platz zu sparen. Um das Weglassen zu erleichtern, wurde ein Verfahren zur Bestimmung der optimalen Kommutierungs-Zeitsteuerung entwickelt, das keine Hall-Sensoren benötigt. Dieses Verfahren umfasst das Phänomen der gegenelektromotorischen Kraft (BEMF als Abkürzung von Back Electromotive Force), wobei eine sich verändernde Spannung in den Wicklungen induziert wird, und zwar als Folge der Bewegung der Wicklungen durch den Magnetfluss in dem Motor. Die für einen Motor mit drei Phasen erzeugten BEMF-Signale sind für eine Messung in Bezug auf eine zentrale Anzapfstelle 11 in der Abbildung aus 2B als die Signale A, B und C dargestellt. Bei einem Vergleich der Abbildungen der 2A und 2B ist es ersichtlich, dass die BEMF-Signale die Nullspannungsachse kreuzen, wenn die Motordrehmomente ihre Höchstwerte aufweisen. Um die geringste Drehmomentwelligkeit vorzusehen, wird der Motor mit 30 elektrischen Grad vor und nach den maximalen Drehmomentpunkten kommutiert. Diese idealen Motorkommutierungszeiten sind sowohl in der Abbildung aus 2C als auch in 3A als das Signal „FCOM" dargestellt, das für gewöhnlich auf Englisch für „Frequency of Commutation" bzw. Kommutierungsfrequenz steht. Für Motorenentwickler können die einzelnen Impulse des FCOM-Signals als „FCOM-Impulse" bezeichnet werden.
Analoge Vergleichseinrichtungen bzw. Komparatoren sind über jede Phasenwicklung 12, 14 und 16 des Motors verbunden, um zu bestimmen, wann jedes der BEMF-Signale größer ist als Null. Die durch diese Komparatoren erzeugten Ausgangssignale sind in den Abbildungen der 3B bis 3D dargestellt. Die Komparatorsignale aus den 3B bis 3D werden unter Verwendung herkömmlicher Mittel bzw. Einrichtungen decodiert, so dass das Tachometersignal aus der Abbildung aus 3E erzeugt wird. Hiermit wird festgestellt, dass die optimalen Motorkommutierungszeiten auf dem Mittelpunkt zwischen jedem hohen und niedrigen Zustand des Tachometersignals auftreten, wie dies durch die Punkte X und Y aus 3E entsprechend dargestellt ist.
Die Mittelpunkte X und Y jedes hohen und niedrigen Zustands des Tachometersignals werden gemäß den Schaltungen aus den Abbildungen der 4A und 4B bestimmt. Die Spannungskurvenformen, die über die Kondensatoren 22 und 28 der Schaltungen erzeugt werden, sind in den entsprechenden Abbildungen der 3F und 3G dargestellt. Zum Erzeugen der Kurvenform aus 3F wird der Kondensator 22 mit einer herkömmlichen Quelle 24 für konstanten Strom während der hohen Periode des Tachometersignals geladen und danach mit der doppelten Rate über eine herkömmliche Senke 26 mit konstantem Strom entladen, nachdem das Tachometersignal den Zustand geändert hat. Wenn der Rotations- bzw. Drehmotor mit nominaler Geschwindigkeit läuft, erreicht der Kondensator 22 seinen niedrigsten Wert an dem Punkt Y, der der gewünschten Zeit für die Kommutierung des Motors entspricht. Der Kondensator 22 wird mit einer herkömmlichen Mess- und Auslöseschaltkreisanordnung (nicht abgebildet) kombiniert, die mit dem Sequenzer 18 verbunden ist, um dadurch den Motorantrieb 20 auf die nächste Phase zu kommutieren.
Der Kondensator 28 aus 4B ist bereitgestellt, um die mit X bezeichneten Kommutierungspunkte zu bestimmen. Erreicht wird dies durch Laden des Kondensators 28 mit einer Quelle 27 mit konstantem Strom während der Zeit, während der der Kondensator 22 entladen wird, und wobei die Spannung danach geladen gehalten wird, bis das Tachometersignal in einen hohen Zustand wechselt. Zu diesem Zeitpunkt wird der Kondensator 28 mit einer Senke 29 mit konstantem Strom entladen, was einen Strom vorsieht, dessen Wert mit dem Ausgangsstrom der Quelle 27 mit konstantem Strom übereinstimmt, jedoch die entgegengesetzte Polarität aufweist. Wenn der Kondensator 28 seinen minimalen Spannungswert erreicht, misst bzw. erfasst die herkömmliche Mess- und Auslöseschaltkreisanordnung (nicht abgebildet) den minimalen Spannungszustand und gibt einen FCOM-Impuls an den Sequenzer 18 aus, wodurch bewirkt wird, dass der Sequenzer 18 den nächsten Phasenzustand auswählt (d.h. das nächste Wicklungspaar).
Die vorstehend beschriebene BEMF-Technik zur Bestimmung der Kommutierungs-Zeitsteuerung funktioniert dahingehend gut, dass, wenn der Rotationsmotor zuerst gestartet wird, die Kommutierungspunkte zeitlich nicht fixiert sind. Wenn die Werte für die Kondensatoren 22 und 28 richtig ausgewählt werden, kann das Verfahren eingesetzt werden, um den Motor auch während dem ersten Andrehen zu kommutieren, wobei die Frequenz des Tachometersignals während dieser Zeit schwankt. Die oberen Ladungswerte der Kondensatoren 22 und 28 sind nicht kritisch; wenn die Periode länger ist, werden die Kondensatoren 22 und 28 einfach auf einen höheren Wert geladen. Wenn das Tachometersignal aufgrund eines Nulldurchgangs des BEMF-Signals den Zustand wechselt, wird der entsprechende Kondensator 22 oder 28 entladen. Wenn der niedrigste Spannungswert oder ein anderer vorbestimmter Spannungsschwellenwert erreicht wird, führt die Mess- und Auslöseschaltkreisanordnung eine Schrittschaltung des Motors in den nächsten Kommutierungszustand aus.
Die Technik scheint zwar ideal zu sein, allerdings weist sie auch praktische Probleme auf. Zum Beispiel ist das Tachometersignal aus 3E nicht genau symmetrisch, wie zum Beispiel aufgrund von Fehlern des Abstands zwischen den magnetischen Polen der Wicklungen oder aufgrund von Rauschstörungen, die fehlerhafte Bestimmungen der BEMF-Nulldurchgangszeiten bewirken. Da die Zeitsteuerung eines bestimmten FCOM-Impulses eine Funktion des Zeitraums zwischen zwei vorherigen BEMF-Nulldurchgangszeiten ist, kann jede derartige Schwankung des gemessenen Abstands zwischen vorangehenden Nulldurchgangszeiten bewirken, dass der Motor zum falschen Zeitpunkt zu der nächsten Phase kommutiert. eine derartige fehlerhafte Kommutierungs-Zeitsteuerung führt wiederholt zum Auftreten von suboptimalem Drehmoment, was wiederum zu einem unerwünschten Phänomen führt, das als „Jitter" bzw. Zittern bekannt ist. Das vorstehend genannte U.S. Patent US-A-4.988.939 adressiert nicht die Probleme, die zum Beispiel durch Fehler in Bezug auf den Abstand zwischen den magnetischen Polen der Wicklungen oder Rauschstörungen verursacht werden, welche fehlerhafte Bestimmungen der BEMF-Nulldurchgangszeiten verursachen.
Aus den vorstehenden Gründen liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen Kommutations-Verzögerungsgenerator und ein Verfahren zum Kommutieren vorzusehen, die eine konstante Kommutierungsverzögerung vorsehen, die in Bezug auf kurzfristige Schwankungen der BEMF-Nulldurchgangszeitsteuerung verhältnismäßig unempfindlich sind. Die Aufgabe der vorliegenden Erfindung wird entsprechend gemäß den Merkmalen der gegenständlichen Ansprüche 1 und 11 erreicht.
Die vorliegende Erfindung adressiert den vorstehend genannten Bedarf, indem eine erfindungsgemäße Kommutierungs-Steuerschaltung bereitgestellt wird, die in Bezug auf kurzfristige Schwankungen der BEMF-Nulldurchgangszeitsteuerung unempfindlich ist. Die Kommutierungs-Steuerschaltung weist einen Frequenz-Strom-Umsetzer auf, der die periodische Reihe von Kommutierungssignalen als Ein- und Ausgaben eines Verzögerungsstroms mit einem Wert empfängt, der umgekehrt proportional ist zu der durchschnittlichen Dauer der Reihe von Kommutierungssignalen (d.h. der durchschnittlichen FCOM-Periode). Der proportionale Strom wird verwendet, um eine Verzögerungskapazität mit bekanntem Wert zu laden, um eine ausgewählte Spannungsveränderung an der Verzögerungskapazität vorzusehen.
Da der zum Laden der Kapazität verwendete Verzögerungsstrom proportional zu der durchschnittlichen Kommutierungsperiode ist, ist die Ladezeit der Kapazität ebenfalls proportional zu der durchschnittlichen Kommutierungsperiode. Wenn sich der Verzögerungsstrom zum Beispiel verdoppeln würde, würde sich die Ladezeit der Verzögerungskapazität um einen Faktor von Zwei verringern. Wenn sich der Verzögerungsstrom im anderen Fall um einen Faktor von Zwei verringern würde, so würde sich die Ladezeit der Verzögerungskapazität verdoppeln.
Der Kommutierungs-Verzögerungsgenerator weist ferner einen BEMF-Sensor auf, der die BEMF (gegenelektromotorische Kraft) misst, die in einer nicht mit Storm versorgten Wicklung des Motors induziert wird. Der Wert der BEMF zeigt die Position des Rotors an. Wenn die BEMF an einer nicht mit Strom versorgten Wicklung gleich Null ist, beginnt die Verzögerungsschaltung damit, die Verzögerungskapazität mit dem Verzögerungsstrom zu laden. Wenn die Spannungsveränderung an der Verzögerungskapazität einen ausgewählten Schwellenwert erreicht (wodurch angezeigt wird, dass die Verzögerungsperiode abgelaufen ist), gibt die Verzögerungsschaltung einen FCOM-Impuls zum Kommutieren des Motors aus.
In einem Ausführungsbeispiel wird die Verzögerungskapazität wechselweise mehrfach geladen und entladen, um eine höhere Spannungsschwankung insgesamt vorzusehen, ohne dass eine höhere Versorgungsspannung erforderlich ist. Dieses Ausführungsbeispiel ermöglicht den Einsatz eines verhältnismäßig kleinen Kondensators, um die Verzögerungskapazität bereitzustellen. Ausführungsbeispiele der vorliegenden Erfindung werden nachstehend als Beispiele in Bezug auf die beigefügten Zeichnungen beschrieben. In den Zeichnungen zeigen:
1 eine Prinzipskizze einer herkömmlichen Motor- und Auswahl-Schaltkreisanordnung 7;
2A eine Gruppe von Spuren, welche das Motordrehmoment im Verhältnis zu den elektrischen Grad des Motors zeigen;
2B eine Gruppe von Spuren, welche die in jeder Phasenwicklung eines Rotationsmotors im Verhältnis zu den elektrischen Grad des Motors erzeugten BEMF-Signale zeigen;
die 2C und 3A Zeitsteuerungsdiagramme der idealen Kommutierungszeiten und aktiven Phasenwicklungen im Verhältnis zu den elektrischen Grad des Motors;
die 3B bis 3D eine Gruppe von Spuren, welche Ausgangssignale der BEMF-Signal-Komparatoren veranschaulichen;
3E eine Spur eines Tachometersignals;
die 3F und 3G Spuren, welche die Spannungswerte an einer Reihe von Kondensatoren zeigen;
die 4A und 4B Prinzipskizzen herkömmlicher Schaltungen zum Bestimmen optimaler Kommutierungszeiten;
5 ein Blockdiagramm einer Kommutierungs-Steuerschaltung, die mit einem herkömmlichen Rotationsmotor gekoppelt ist;
6 eine Prinzipskizze der Kommutierungs-Steuerschaltung aus 5;
7 einen Verstärker 72 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
8 eine Prinzipskizze einer Zählerschaltung 78 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
9 ein Zustandsdiagramm eines Ein-Bit-Auf-/Ab-Zählers 150 aus 8;
10 ein Zustandsdiagramm der Zustandsmaschine 76 aus 6; und
11 ein Kurvenformdiagramm, das die Funktion der Verzögerungsschaltung 70 aus 6 beschreibt.
Die Abbildung aus 5 zeigt ein Blockdiagramm einer Kommutierungs-Steuerschaltung 50 gemäß der vorliegenden Erfindung, die mit der herkömmlichen Motor- und Auswahlschaltkreisanordnung 7 aus 1 gekoppelt ist. Die Steuerschaltung 50 weist eine Verzögerungsschaltung 70 auf, die eine im Wesentlichen periodische Reihe von FCOM-Impulsen an die Motor- und Auswahlschaltkreisanordnung 7 und an eine Mittelwertbildungsschaltung 80 bereitstellt. Die FCOM-Impulse bewirken es, dass die Motor- und Auswahlschaltkreisanordnung 7 von einer Phase in die nächste kommutiert, und zwar auf die vorstehend beschriebene Art und Weise in Bezug auf die herkömmliche Motor- und Auswahlschaltkreisanordnung aus 7.
Die Mittelwertbildungsschaltung 80 empfängt die FCOM-Impulse und gibt ein Verzögerungssignal auf der Leitung 84 an die Verzögerungsschaltung 70 aus. In einem Ausführungsbeispiel handelt es sich bei dem Verzögerungssignal um einen Stromwert einer Größe, der proportional zu der Frequenz (und somit umgekehrt proportional zu der Periode) der eingehenden Reihe von FCOM-Impulsen ist: je höher die Kommutierungsfrequenz, desto höher der Wert des Stromwertes des Verzögerungssignals.
Eine herkömmliche Logik von der Motor- und Auswahlschaltkreisanordnung 7 bewirkt, dass der BEMF-Sensor 90 die zentrale Anzapfstelle und den Knoten der nicht mit Strom versorgten Wicklung (d.h. A, B oder C) so auswählt, dass die an der nicht mit Strom versorgten Wicklung entwickelte BEMF-Spannung an den Knoten POS und NEG vorhanden ist. Ein Eingangssignal von dem Sequenzer 18 an den Anschluss REVERSE stellt sicher, dass die zentrale Anzapfstelle 11 und der Knoten der nicht mit Strom versorgten Wicklung so ausgewählt werden, dass die Spannung an dem Knoten POS sich in eine allgemein positive Richtung im Verhältnis zu der Spannung an dem Knoten NEG bewegt. Die so konfigurierte Verzögerungsschaltung 70 detektiert einen „Nulldurchgang" (d.h., wenn die BEMF-Spannung an der nicht mit Strom versorgten Wicklung gleich Null ist), wenn die Spannung an dem Knoten POS gleich der Spannung an dem Knoten NEG ist. Die Verzögerungsschaltung 70 verwendet die Zeitsteuerung des Nulldurchgangs und den Stromwert des Verzögerungssignals auf der Leitung 84 danach, um die entsprechende Zeitsteuerung für einen folgenden FCOM-Impuls festzulegen.
Die Abbildung aus 6 zeigt eine Prinzipskizze der Kommutierungs-Steuerschaltung 50 aus 5, mit einer Mittelwertbildungsschaltung 80, einem BEMF-Sensor 90 und einer Verzögerungsschaltung 70. Der BEMF-Sensor 90 empfängt eine Reihe von Eingangssignalen von der Motor- und Auswahlschaltkreisanordnung 7. Die Knoten A, B und C sind elektrisch die gleichen Knoten, wie die Knoten A, B und C aus der Abbildung aus 1. Wie dies bereits vorstehend im Text in Bezug auf die Abbildung aus 5 beschrieben worden ist, zeigen die Spannungswerte an den Knoten A, B und C, wenn sie in Bezug auf den Spannungswert an der zentralen Anzapfstelle 11 gemessen werden, die Nulldurchgangszeitsteuerung an. Ein Widerstandsnetz 99 umfasst vier Widerstände, die in Kombination mit den Kondensatoren 96 und 98 ein Paar von Tiefpassfiltern für die BEMF der nicht mit Strom versorgten Wicklungen erzeugen. Die Widerstände des Widerstandsnetzes 99 weisen für gewöhnlich jeweils 200 KΩ auf, während die Kondensatoren 96 und 98 für gewöhnlich 20 pF entsprechen.
Wenn, wie dies bereits vorstehend in Bezug auf die Abbildungen der 1 und 2B beschrieben worden ist, die Phase A nicht mit Strom versorgt wird, kreuzt die BEMF-Spannung zwischen dem Knoten A und der zentralen Anzapfstelle 11 die Nulldurchgangsachse, wenn das Motordrehmoment einen maximalen Wert aufweist. Und, um das geringste Ausmaß der Drehmomentwelligkeit vorzusehen, muss der Motor bei 30 elektrischen Grad nach diesem Maximum kommutiert werden. Zu diesem Zweck erfasst die Verzögerungsschaltung 70 die BEMF-Spannung an den Knoten POS und NEG, um die Zeitsteuerung eines Nulldurchgangs zu bestimmen. Danach wartet die Verzögerungsschaltung 70 unter Verwendung des Nulldurchgangs als eine Zeitsteuerungsreferenz auf eine Verzögerungsperiode T_DLY, die ungefähr 30 elektrischen Grad (d. h. ungefähr T_FCOM/2) entspricht, und gibt einen FCOM-Impuls an die Motor- und Auswahlschaltkreisanordnung 7, die Mittelwertbildungsschaltung 80 und den Sequenzer 18 aus.
Die Mittelwertbildungsschaltung 80 weist einen Frequenz-Strom-Umsetzer 82 auf, der auf der Leitung 84 einen Verzögerungsstrom I_delay ausgibt. Nach dem Einschalten ist der Wert des Stroms I_delay umgekehrt proportional zu der durchschnittlichen Periode bzw. Dauer des FCOM-Signals von der Verzögerungsschaltung 70. Mathematisch kann dies wie folgt ausgedrückt werden:
wobei TFCOM der durchschnittlichen Periode von z.B. einhundert FCOM-Impulsen entspricht, und wobei α der Verstärkungsfaktor des Frequenz-Strom-Umsetzers 80 ist. Kennzeichnende Werte für α und T_FCOM sind entsprechend 3,47 nC und 347 μs, was zu einem Verzögerungsstrom I_delay von ungefähr 10 μA führt.
Bei der Mittelwertbildungsschaltung 80 kann es sich um jeden herkömmlichen Frequenz-Strom-Umsetzer handeln, der so konfiguriert ist, dass ein Ausgangsstrom bereitgestellt werden kann, der proportional ist zu der durchschnittlichen Kommutierungsperiode T_FCOM des Kommutierungssignals an dem Anschluss FCOM. Aufgrund der inhärenten Abstandsfehler zwischen den Motorständern wird es empfohlen, dass die Anzahl der FCOM-Perioden, für die eine Mittelwertbildung vorgenommen wird, zumindest gleich der Anzahl der FCOM-Impulse für eine einzige mechanische Rotation ist, wobei die Anzahl in einem achtpoligen Motor gleich 24 ist. Die Obergrenze in Bezug auf die Anzahl der FCOM-Perioden, für die eine Mittelwertbildung vorgenommen wird, ist verhältnismäßig hoch (z.B. eintausend), wobei die durchschnittliche FROM-Periode T_FCOM sehr klein ist im Vergleich zu der Beschleunigungszeitkonstante eines kennzeichnenden Motors. Wenn die Anzahl zu groß ist, ist die Reaktion der Kommutierungszeitsteuerung auf Veränderungen der Motordrehzahl langsam.
Die Kommutierungs-Verzögerungsperiode T_DLY wird unter Verwendung der folgenden Gleichung berechnet: wobei ΔT_DLY die Spannungsveränderung insgesamt an der Kapazität C_DLY darstellt. Unter Ersatz von I_delay in
gemäß der vorstehenden Gleichung (1), wobei die Kommutierungs-Verzögerungsperiode T_DLY ZU folgender Gleichung wird:
Durch die Auswahl der Werte von C_DLY, ΔV_DLY und der Konstante α, so dass der Faktor C_DLYΔV_DLY/α = 1/2 ist, wird die FCOM-Verzögerungsperiode TDLY auf genau die Hälfte der durchschnittlichen FCOM-Periode T_FCOM oder T_FCOM/2 gesetzt. Wenn der Faktor C_DLYΔV_DLY/α größer ist als ein Halb, so ist die Verzögerungsperiode T_DLY größer als T_FCOM/2, was eine Phasenverzögerung der Kommutierung bewirkt. Wenn der Faktor C_DLYΔV_DLY/α hingegen weniger als ein Halb ist, handelt es sich bei dem Ergebnis um einen Phasenvorschub der Kommutierung.
Die Verzögerungsschaltung 70 weist einen stromgeregelten Transkonduktanz-Verstärker 72 und eine Verzögerungskapazität C_DLY auf. Der Verstärker 72 empfängt auf der Leitung 84 das BEMF-Signal POS-NEG (d.h. die Spannungsdifferenz zwischen den Knoten POS und NEG) und den Verzögerungsstrom I_DLY. Wenn die Spannung an dem Knoten POS die Spannung an dem Knoten NEG übersteigt (d.h., wenn ein Nulldurchgang auftritt), so gibt der Verstärker 72 einen Verzögerungsstrom an dem Knoten V_DLY aus, dessen Wert gleich dem Wert des Verzögerungsstroms I_delay auf der Leitung 84 ist. Der Strom an dem Knoten V_DLY lädt (oder entlädt) die Verzögerungskapazität C_DLY, bis zu dem Faktor C_DLYΔV_DLY/α = 1/2, bei dem die Zeitverzögerungsschaltung 70 einen FCOM-Impuls ausgibt.
Wie dies bereits vorstehend im Text erklärt worden ist, wird jeder FCOM-Impuls nach einer Verzögerungsperiode T_DLY entwickelt, die unter Verwendung der durchschnittlichen FCOM-Periode T_FCOM erzeugt wird. Dies ist problematisch, da keine FCOM-Perioden für eine Mittelwertbildung vorhanden sind, wenn der Motor zum ersten Mal angelassen wird. Um dieses Problem zu lösen, ist die Mittelwertbildung 80 so konfiguriert, dass ein bestimmter Mindestwert des Verzögerungsstroms bereitgestellt wird, wenn das Kommutierungssignal an dem Anschluss FCOM eine Frequenz zwischen z.B. Null und 150 Hz aufweist. Dieser minimale Verzögerungsstrom entwickelt FCOM-Impulse mit einer vorbestimmten Frequenz, wenn der Motor zum ersten Mal angelassen wird, bis die Kommutierungsfrequenz einen Wert erreicht, der auseicht, um einen Verzögerungsstrom I_delay zu erzeugen, der größer ist als der versetzte Strom. Wenn der Verzögerungsstrom I_delay größer ist als der versetzte Strom, erlangt die Mittelwertbildung 80 die Steuerung über die Verzögerungsperiode T_DLY, so dass die Verzögerungsperiode TDLY ein Verhalten gemäß der Gleichung (1) aufweist. In einem Ausführungsbeispiel handelt es sich bei einer Mittelwertbildungsschaltung 80 um einen Frequenz-Strom-Umsetzer mit einem versetzten Strom von ungefähr 500 nA, wobei der Umsetzer einem Typ entspricht, der in der oben bereits genannten Anmeldung mit dem Titel „Frequency-To-Current Converter" beschrieben ist.
Gemäß dem Ausführungsbeispiel aus 6 wird der Wert (und somit die physikalische Größe) der Verzögerungskapazität C_DLY minimiert bzw. so gering wie möglich gehalten, um eine leichtere, wirtschaftlichere Integration der Kapazität zu ermöglichen. Das für die Minimierung der Kapazität C_DLY verwendete Verfahren und die verwendete Schaltkreisanordnung sind nachstehend in Bezug auf die Abbildungen der 6 bis 11 beschrieben.
Für eine bestimmte Kapazität C mit einem konstanten Ladestrom I_C, ist die Zeitkonstante τ_C der Kapazität C proportional zu dem Produkt der Spannungsveränderung ΔV und der Kapazität C, dividiert durch den Ladestrom I_C. Diese Beziehung kann mathematisch wie folgt ausgedrückt werden:
Gemäß Gleichung (4) kann für eine bestimmte Zeitkonstante τ_C der erforderliche Wert der Kapazität C (und somit die physische Fläche, die für die Integration einer derartigen Kapazität erforderlich ist) minimiert werden, indem entweder ΔV erhöht oder der Strom I_C reduziert werden.
Leider existiert eine Untergrenze für den Wert des Stroms I_C, der zum Laden der Kapazität C verwendet werden kann, für den Fall, dass der Strom zu niedrig ist, führen Rauschen und Undichtigkeiten zu einer inakzeptabel schlechten Genauigkeit der Definition der Zeitkonstante τ_C. Ferner ist das Erhöhen von ΔV nicht einfach, da es nicht einfach möglich ist, die Stromversorgungsspannungen für integrierte Schaltungen wesentlich zu erhöhen, um die Zeitkonstante für einen speziellen Kondensator zu erhöhen. Aus diesen Gründen hat der Anmelder eine Technik erfunden, die eine effektive Erhöhung der Spannungsveränderung an der Verzögerungskapazität C_DLY ermöglicht, ohne dass höhere Spannungspotenziale erforderlich sind. Gemäß diesem Aspekt der vorliegenden Erfindung wird der gewünschte Spannungsbereich in eine Reihe kleinere Spannungsbereiche „gefaltet". In Bezug auf eine nähere Beschreibung einer ähnlichen Falttechnik, die zur Erhöhung des effektiven Wertes einer Kapazität eingesetzt wird, wird auf die verwandte Anmeldung mit dem Titel „Frequency-to-Current Converter" verwiesen, die hierin durch Verweis enthalten ist.
Gemäß der erfindungsgemäßen Falttechnik wird eine Spannung ΔV von 16 Volt an dem Knoten V_DLY in z.B. vier Segmente gefaltet, zwei reduzierende und zwei erhöhende. Das heißt, an Stelle des Ladens der Kapazität C_DLY von z.B. ein auf 17 Volt, um ΔV von 16 Volt zu erhalten, wird die Kapazität DLY viermal zwischen ein und fünf Volt geladen und entladen (d.h. vier 4-Volt-Änderungen), was insgesamt ΔV von 16 Volt ergibt. Auf diese Weise wird der erforderliche Wert der Verzögerungskapazität C_DLY um einen Faktor von vier reduziert. Diese Reduzierung der Kapazität lässt sich eine ähnliche Reduzierung der physikalischen Größe übersetzen, die in vorteilhafter Weise eine bessere Integration der Verzögerungskapazität C_DLY ermöglicht.
In dem Ausführungsbeispiel der Abbildung aus 6 kann die Kommutierungs-Verzögerungsperiode T_DLY angepasst werden, indem die Referenzspannung an dem Anschluss V_DAC verändert wird, und folglich der Spannungsbereich ΔV des Knotens V_DLY, unter Verwendung eines herkömmlichen 16-Bit-Digital-Analog-Umsetzers 79. Natürlich können auch andere anpassbare oder feste Spannungsreferenzen eingesetzt werden. Ausführungsbeispiele, die eine anpassbare Phasenverzögerung aufweisen, ermöglichen es Benutzern jedoch in vorteilhafter Weise, die Verzögerungsperiode T_DLY für bestimmte Anwendungen zu optimieren.
Die Abbildung aus 7 zeigt eine Prinzipskizze eines Transkonduktanz-Verstärkers 72, der mit der Verzögerungskapazität C_DLY und der Voltage Clamp 73 gekoppelt ist. Zweck des Verstärkers 72 ist es, die Verzögerungskapazität CDLY mit einer Rate zu laden und zu entladen, die durch den Verzögerungsstrom I_delay erzeugt wird. Hiermit wird festgestellt, dass ein Nulldurchgang detektiert wird, wenn die Spannung an dem Knoten POS die Spannung an dem Knoten NEG „kreuzt", und dass ein FCOM-Impuls nach einer Verzögerungsperiode T_DLY entwickelt werden sollte, die der Hälfte der durchschnittlichen FCOM-Periode T_FCOM oder T_FCOM/2 entspricht. Aufgrund dieser Proportionalität kann die Verzögerungsperiode T_DLY erzeugt werden, indem die Kapazität C_DLY in einer vorbestimmten Häufigkeit unter Verwendung des Verzögerungsstroms I_delay geladen und entladen wird.
Der Transkonduktanz-Verstärker 72 weist die Eingangs-Transistoren 106A und 106B auf, welche Eingänge bzw. Eingaben auf den Leitungen POS und NEG von dem BEMF-Sensor 90 empfangen. Die Transistoren 106A und 106B sind Pegelverschiebungstransistoren, die durch die entsprechenden Stromquellen 107A und 107B vorgespannt bzw. vorbelastet werden. Der Transkonduktanz-Verstärker 72 weist eine POS-NEG-Sperrschaltung 100 auf, die es bewirkt, dass der Verstärker 72 die Signale an den Anschlüssen POS und NEG ignoriert, wenn die Zählerschaltung 78 eine logische Eins auf der Leitung LOCK (Sperre bzw. Verriegelung) ausgibt. Der Zweck des Sperrsignals ist nachstehend in Bezug auf die Abbildungen der 8 und 9 beschrieben. Für den Moment wird angenommen, dass das Sperrsignal auf der Leitung LOCK eine logische Null ist, wobei in diesem Fall die Transistoren 102B und 102C ausgeschaltet sind und die POS-NEG-Sperrschaltung 100 somit deaktiviert ist.
Wenn das Signal auf der Leitung UP (Auf) eine logische Eins darstellt, was anzeigt, dass die Verzögerungskapazität C_DLY „nach oben" geladen werden soll, wird der Verzögerungsstrom I_delay zuerst durch die Transistoren 103A und 103B gespiegelt und danach durch die Transistoren 104A und 104B, um einen Strom bereitzustellen, der im Wesentlichen dem Verzögerungsstrom I_delay durch die Transistoren 108A und 108B oder die Transistoren 108B und 112A entspricht, wobei der Strompfad von den relativen Signalwerten an den Anschlüssen POS und NEG abhängig ist. Wenn die Spannung an dem Knoten POS positiver ist als die Spannung an dem Knoten NEG, dann fließt der Strom, der gleich dem Verzögerungsstrom I_delay ist, durch die Transistoren 108B und 112A und wird in der Folge durch den Transistor 112B gespiegelt (da die Spannung auf der Leitung XUP eine logische Null ist, ist die Ausgabe des AND-Gatters 134 eine logische Null; somit können der Transistor 116B und der somit der Transistor 112C nicht leiten). Der Strom durch den Transistor 112B wird durch die Transistoren 120A und 120B gespiegelt, so dass die Verzögerungskapazität C_DLY durch einen Strom geladen wird, der gleich dem Verzögerungsstrom I_delay ist; folglich nimmt die Spannung an dem Knoten V_DLY zu. Wenn hingegen die Spannung an dem Knoten POS negativer ist als die Spannung an dem Knoten NEG, so fließt ein Strom, der gleich dem Verzögerungsstrom I_delay ist, durch die Transistoren 108A und 110A und wird in der Folge durch den Transistor 110C gespiegelt (da die Spannung auf der Leitung XUP eine logische Null ist, können der Transistor 116A und somit der Transistor 110B nicht leiten). Der Transistor 110C zieht Ladung von V_DLY, wodurch die Spannung an dem Knoten V_DLY reduziert wird.
Der Verstärker 72 weist das entgegengesetzte Verhalten auf, wenn das Signal auf der Leitung UP eine logische Null ist, was anzeigt, das die Verzögerungskapazität C_DLY durch einen Strom entladen werden soll, der gleich dem Verzögerungsstrom I_delay ist. In diesem Fall bewirkt eine Spannung an dem Knoten POS, die positiver ist als die Spannung an dem Knoten NEG, dass sich die Verzögerungskapazität C_DLY mit einer Rate entlädt, die durch einen Entladungsstrom bestimmt wird, der im Wesentlichen gleich dem Verzögerungsstrom I_delay ist. Ferner bewirkt eine Spannung an dem Knoten POS, die negativer ist als eine Spannung an dem Knoten NEG, dass sich die Verzögerungskapazität C_DLY mit einer Rate lädt, die durch einen Strom bestimmt wird, der im Wesentlichen gleich dem Verzögerungsstrom I_delay ist. Dieses Verhalten ermöglicht das „Falten" der Verzögerungskapazität C_DLY und die folgende Reduzierung des erforderlichen Wertes der Kapazität C_DLY.
Eine logische Eins auf der Leitung LOCK aktiviert die POS-NEG-Sperrschaltung 100, was bewirkt, dass der Verstärker 72 die Spannungen an den Knoten POS und NEG ignoriert. Das invertierte Sperrsignal auf der Leitung LOCK durch die AND-Gatter 132 und 134 schaltet die Transistoren 116A, 116B, 118A und 118B aus, während das Sperrsignal den Transistor 102B und in der Folge den Transistor 101B einschaltet. In diesem Zustand ziehen die Transistoren 101B und 102B konstant einen Strom, der im Wesentlichen dem Verzögerungsstrom I_delay entspricht, durch den Transistor 102A. Der Strom wird durch den Transistor 120B zum Laden der Verzögerungskapazität C_DLY gespiegelt.
Die Transistoren 101C und 102C weisen Multiplikationsfaktoren M von zwei (M=2) im Vergleich zu den Multiplikationsfaktoren von eins (M=1) für die Transistoren 101A, 101B, 102A und 102B auf. Wenn folglich der Transistor 102C aktiviert wird (d.h., wenn die Leitung XUP eine logische Eins aufweist), ziehen die Transistoren 101C und 102C einen Strom von der Verzögerungskondensator C_DLY, der ungefähr dem Zweifachen des Verzögerungsstroms I_delay entspricht. Da der Verzögerungskondensator über die Transistoren 101B und 102B mit einem Strom geladen wird, der ungefähr I_delay entspricht, so handelt es sich bei dem Reinergebnis darum, dass die Verzögerungskapazität C_DLY mit einem Entladungsstrom entladen wird, der ungefähr I_delay entspricht. Wenn das Signal auf der Leitung LOCK somit eine logische Eins ist, bestimmt der logische Wert auf der Leitung UP alleine, ob die Verzögerungskapazität CDLY geladen oder entladen wird; wobei die Eingänge in die Anschlüsse POS und NEG ignoriert werden.
Wie dies ebenfalls in der Abbildung aus 7 dargestellt ist, sind die Konten POS und NEG mit den entsprechenden invertierenden und nicht invertierenden Eingängen eines Komparators 140 verbunden, der einen Ausgangsknoten XSIGN aufweist. Die Spannung an dem Knoten XSIGN ist eine logische Eins, wenn die Spannung an dem Knoten POS niedriger ist als die Spannung an dem Knoten NEG, und wobei sie eine logische Null ist, wenn die Spannung an dem Knoten POS höher ist als die Spannung an dem Knoten NEG. Das Signal an dem Knoten XSIGN wird zur Steuerung verwendet, ob die Zählerschaltung 78 aus 6 heraufsetzt oder herabsetzt.
Die Abbildung aus 8 zeigt eine Prinzipskizze der Zählerschaltung 78 aus 6. Die Zählerschaltung 78 empfängt Signale von der Zustandsmaschine 76 (auf der Heraufsetzungsleitung INC und der Herabsetzungsleitung DEC), die es der Zählerschaltung 78 ermöglichen, die Anzahl zu zählen, mit der der Verzögerungskondensator C_DLY lädt und entlädt. Eine Verzögerungsperiode T_DLY wird erzeugt, indem die Lade- und Entladezeiten der Kapazität C_DLY mit der Anzahl der in der Zählerschaltung 78 gespeicherten Zählwerte multipliziert werden. Diese Verzögerungsperiode T_DLY wird zur Bestimmung der Zeitsteuerung bzw. der Taktung des FCOM-Impulses nach dem jeden detektierten Nulldurchgang verwendet.
Die Zählerschaltung 78 weist einen Ein-Bit-Auf-/Ab-Zähler 150 und einen Aufwärtszähler 152 auf. Der Auf-/Ab-Zähler 150 und der Aufwärtszähler 152 zählen vereint die Anzahl der Ladevorgänge der Verzögerungskapazität C_DLY; der Auf-/Ab-Zähler 150 speichert die wertniedrigste Stelle des Zählwerts, und der Aufwärtszähler 152 speichert die verbleibenden zwei Stellen. Die Zählerschaltung 78 weist ferner die UND-Gatter 154 und 157 auf, die jeweils einen Eingang aufweisen, der mit dem Knoten COMP.UND_L von der Komparatorschaltung 74 verbunden ist, und mit einem Eingang, der über die Leitung „CNT=2+2" mit dem Aufwärtszähler 152 verbunden ist. Das AND-Gatter 157 weist einen zusätzlichen Eingang auf, der mit der Leitung LOCK_1 verbunden ist. Der Ausgang des AND-Gatters 154 ist mit dem fünfundzwanzig Mikrosekunden Einkreis 156 verbunden.
Der Auf-/Ab-Zähler 150 weist zwei Ausgangsanschlüsse LOCK_1 und LOCK_2 auf, die beide mit den Eingängen eines Multiplexers 158 mit zwei Eingängen gekoppelt sind. Der ausgewählte Eingang S des Multiplexers 158 ist über eine Leitung PRG_LOCK mit einem programmierbaren logischen Wert gekoppelt, und der Ausgang des Multiplexers 158 ist mit einem Eingang eines OR-Gatters 160 gekoppelt. Das OR-Gatter 160 empfängt ferner eine Eingabe bzw. einen Eingang von den Verstärker 72 aus 7 über die Leitung XSIGN und stellt über die Leitung SIGN einen Ausgang bzw. eine Ausgabe an die Zustandsmaschine 76 bereit.
Die positiv werdenden Eingangsimpulse auf den Leitungen INC und DEC bewirken, dass der Auf-/Ab-Zähler 150 entsprechend heraufsetzt bzw. herabsetzt. Wenn der durch den Zähler 150 gespeicherte Zählwert kleiner ist als Eins, gibt der Zähler 150 eine logische Null auf der Leitung LOCK_1 aus, und wenn der Zählwert kleiner ist als Zwei, so gibt der Zähler 150 auf der Leitung LOCK_2 eine logische Null aus. Eine logische Null auf der Leitung LOCK_2 deaktiviert den Aufwärtszähler 152. Diese logische Null wird auch durch den Multiplexer 158 an einen Eingang des OR-Gatters 160 bereitgestellt. Wenn der Zählwert folglich kleiner ist als Zwei, so handelt es sich bei dem logischen Wert an dem Knoten SIGN um das invertierte Signal an dem Knoten XSIGN von dem Verstärker 72. Das heißt, wenn die Spannung an dem Knoten POS positiver ist als die Spannung an dem Knoten NEG, so stellt die Spannung an dem Knoten SIGN eine logische Eins dar, und wenn die Spannung an dem Knoten NEG positiver ist als die Spannung an dem Knoten POS, so stellt die Spannung an dem Knoten SIGN eine logische Null dar.
Der Auf-/Ab-Zähler 150 wird dazu verwendet, das Signal an dem Knoten V_DLY für eine ausgewählte Periode nach der Detektierung eines Nulldurchgangs zu integrieren. Aus diesem Grund ist der Auf-/Ab-Zähler 150 so gestaltet, dass er rückwärts zählt, wie dies erforderlich sein kann, wenn der Zählwert größer ist als Null, und wenn eine Rauschspitze bewirkt, dass das Signal POS-NEG unter Null fällt. Wenn der Zählwert größer ist als Zwei, so deaktiviert das Signal auf der Leitung LOCK_2 die Ausgabe des Differentialverstärkers 140, indem eine konstante logische Eins an einen Eingang des OR-Gatters 160 bereitgestellt wird, so dass folgende negative Rauschspitzen des Signals POS-NEG ignoriert werden.
Der Auf-/Ab-Zähler 150 erzeugt ein Fenster, während dem die Kapazität C_DLY das Signal an dem Knoten V_DLY integriert. Nachdem ein Zählwert von entweder Eins oder Zwei erreicht worden ist, abhängig davon, welche der Leitungen LOCK_1 und LOCK_2 durch den logischen Wert auf der Leitung PRG_LOCK ausgewählt werden, gibt der Multiplexer 158 eine logische Eins an einen Eingang des OR-Gatters 160 aus. Der logische Wert auf der Programm-Sperrleitung PRG_LOCK ist programmierbar, was es Benutzern bzw. Anwendern der erfindungsgemäßen Verzögerungsschaltung ermöglicht, den gewünschten Zeitraum auszuwählen, nach dem der Verstärker 72 Rauschspitzen an den Knoten POS und NEG ignoriert. Wenn etwa eine logische Null auf der Programm-Sperrleitung PRG_LOCK angenommen wird, beeinflussen Rauschspitzen, die bewirken, dass die Spannung POS-NEG unter Null sinkt, nicht den Wert der Spannung an dem Knoten SIGN, wenn der Auf-/Ab-Zähler 150 einen Zählwert von Zwei erreicht. Folglich beeinflussen dies Rauschspitzen nicht die Ladungs- und Entladungsraten der Kapazität C_DLY.
Die Abbildung aus 9 zeigt ein Zustandsdiagramm, das eine funktionale Beschreibung des Ein-Bit-Auf-/Ab-Zählers 150 bereitstellt. Der Zähler 150 empfängt als Eingaben ein Heraufsetzungssignal auf der Leitung INC und ein Herabsetzungssignal auf der Leitung DEC. Wenn die Kommutierungs-Steuerschaltung 50 zurückgesetzt wird oder einen Kommutierungsimpuls entwickelt, wird der Zähler 150 auf den Zustand 000 zurückgesetzt. Nach der positiven Flanke eines Heraufsetzungsimpulses auf der Leitung INC setzt der Zähler 150 auf den Zustand 001 herauf und gibt eine logische Eins auf der Leitung LOCK_1 aus. Danach geht der Zähler 150 bei der abfallenden Flanke des gleichen Heraufsetzungsimpulses in den Zustand 011 über. Aus dem Zustand 011 kann der Zähler 150 entweder herabgesetzt werden, so dass das Signal auf der Leitung LOCK_1 zu Null zurückkehrt, oder er kann heraufgesetzt werden, so dass die Leitung LOCK_2 auf eine logische Eins übergeht.
Wenn das Signal auf der Leitung LOCK_2 eine logische Eis ist (d.h. wenn der in dem Auf-/Ab-Zähler 150 gespeicherte Zählwert Zwei ist), so gibt die logische Eins auf der Leitung LOCK_2 den Zähler 152 frei, so dass die Zählerschaltung 78 weiter über Zwei hinaus zählen kann. Wenn der Zähler 152 danach eine vorbestimmte Anzahl von Lade-/Entladezyklen (in dem vorliegenden Beispiel zwei) erreicht hat, und wenn die Spannung an dem Knoten V_DLY unter die Referenzspannungen an dem Knoten V_MIN fällt, was bewirkt, dass das Signal an dem Knoten COMP.UND_L hoch wird, stellt das AND-Gatter 154 einen Ausgangsimpuls bereit, der nachdem er von dem Einkreis 156 auf 25 Mikrosekunden erweitert worden ist, als ein FCOM-Impuls an dem Knoten FCOM ausgegeben wird.
Die Abbildung aus 10 zeigt ein Zustandsdiagramm, das eine funktionale Beschreibung der Zustandsmaschine 76 bereitstellt. Die Eingänge in die Zustandsmaschine 76 sind die Signale an den Knoten OVER_H, UNDER_L, SIGN und FCOM. Eine logische Eins an dem Knoten OVER_H zeigt an, dass die Spannung an dem Knoten V_DLY größer ist als die Spannung an dem Knoten V_dac. Eine logische Eins an dem Knoten UNDER_L, dem Ausgang des AND-Gatters 157 aus 7, zeigt an, dass:

1. die Spannung an dem Knoten V_DLY niedriger ist als die Spannung an dem Knoten V_MIN, wie dies durch eine logische Eins auf der Leitung COMP.UND_L belegt wird;
2. der in dem Auf-/Ab-Zähler 150 gespeicherte Zählwert größer ist als Eins, wie dies durch eine logische Eins auf der Leitung LOCK_1 belegt wird; und
3. der in dem Aufwärtszähler 152 gespeicherte Zählwert kleiner ist als Zwei, wie dies durch eine logische Null auf der Leitung CNT=2+2 belegt wird.

Wie dies vorstehend in Bezug auf die Abbildung aus 7 beschrieben worden ist, zeigt eine logische Eins an dem Knoten SIGN schließlich an, dass die Spannung an dem Knoten POS positiver ist als die Spannung an dem Knoten NEG.
In Bezug auf die Kurvenformen aus der Abbildung aus 11 stellt die Zeit Z_C den Moment dar, in dem das BEMF-Signal POS_NEG die Nullspannungsachse kreuzt. Das BEMF-Signal POS-NEG kreuzt aufgrund von Rauschen auch zu anderen Zeitpunkten die Null; wobei im Sinn der folgenden Beschreibung der Zeitpunkt Z_C den wahren Nulldurchgang darstellt. Die Verzögerungsschaltung 70 arbeitet so, dass sie einen FCOM-Impuls eine Verzögerungsperiode T_DLY (d.h. eine Verzögerung von einer Hälfte der durchschnittlichen FCOM-Periode T_FCOM) nach dem Nulldurchgang zum Zeitpunkt Z_C bereitstellt.
Die Zustandsmaschine 76 empfängt als Eingänge bzw. Eingaben die digitalen (binären) Signale auf den Leitungen OVER_H, UNDER_L, SIGN und FCOM und gibt ein digitales Signal auf der Leitung UP an den Verstärker 72 aus und digitale Signale auf der Heraufsetzungsleitung INC und der Herabsetzungsleitung DEC an den Zähler 78. Nach jedem FCOM-Impuls (und wenn die Kommutierungs-Steuerschaltung 50 zurückgesetzt oder aktiviert wird) wird die Zustandsmaschine 76 auf den Zustand 000 zurückgesetzt, und die Zählerschaltung 78 ist so konfiguriert, dass ein Zählwert von Null gespeichert wird. In dem Zustand 000 gibt die Zustandsmaschine 76 eine logische Eins auf der Leitung UP an den Verstärker 72 aus. Wenn, wie dies vorstehend im Text bereits in Bezug auf die Abbildung aus 7 beschrieben worden ist, die Spannung auf der Leitung UP positiv ist, lädt der Verstärker 72 die Verzögerungskapazität C_DLY, wenn die Spannung an dem Knoten POS positiver ist als die Spannung an dem Knoten NEG, und er entlädt die Verzögerungskapazität C_DLY, wenn die Spannung an dem Knoten POS negativer ist als die Spannung an dem Knoten NEG.
Vor dem Nulldurchgang zum Zeitpunkt Z_C ist das BEMF-Signal POS-NEG in Abwesenheit positiver Rauschspitzen negativ.
Diesbezüglich bleibt die Spannung an dem Knoten V_DLY niedrig. Wenn eine Rauschspitze, wie etwa die Spitze 200, bewirkt, dass das BEMF-Signal POS-NEG größer wird als Null, so wechselt der logische Wert an dem Knoten SIGN von niedrig auf hoch, und die Spannung an dem Knoten V_DLY beginnt zuzunehmen. Wenn, wie dies in der Abbildung aus 11 dargestellt ist, die Spitze 200 auf null Volt sinkt, so kehrt der Logikwert an dem Knoten SIGN zu einem logisch niedrigen Wert zurück, was bewirkt, dass die Spannung an dem Knoten V_DLY zurückgeht.
Zu dem Zeitpunkt Z_C kreuzt das Signal POS-NEG erneut Null. Folglich wird das Signal an dem Knoten SIGN zu einer logischen Eins, und die Spannung an dem Knoten V_DLY beginnt erneut zu steigen. Wenn die Spannung an dem Knoten V_DLY über die Spannung an dem Knoten V_MIN ansteigt, gibt der Komparator 74 eine logische Null an dem Knoten UNDER_L aus. Während dem positiv werdenden Segment 202 der Spannung an dem Knoten V_DLY entsprechen die Eingänge bzw. Eingaben an den Knoten OVER_H, UNDER_L und SIGN entsprechend 0, 0 und 1.
Während die Spannung auf der Leitung UP eine logische Eins bleibt, kehren alle etwaigen negativen Rauschspitzen, die unter Null sinken, die Richtung der Spannungsveränderung an dem Knoten V_DLY um. Zum Beispiel während einer negativen Rauschspitze 204 nimmt die Spannung an dem Knoten V_DLY entlang eines negativ werdenden Segments 206 ab. Wenn die Rauschspitze 204 zu einer Spannung zurückkehrt, die größer ist als Eins, so steigt die Spannung an dem Knoten V_DLY erneut. Schließlich steigt die Spannung an dem Knoten V_DLY über die Referenzspannung an dem Knoten V_DAC, was bewirkt, dass der Komparator 74 eine logische Eins an dem Knoten OVER_H ausgibt. An dieser Stelle lauten die Eingänge bzw. Eingaben an den Knoten OVER_H, UNDER_L und SIGN entsprechend 1, 0 und 1. Diese Eingaben bewirken, dass die Zustandsmaschine 76 aus dem Zustand 000 in den Zustand 001 übergeht, so dass die Zustandsmaschine 76 eine logische Null auf der Leitung UP ausgibt. Wie dies vorstehend in Bezug auf die Abbildung aus 6 beschrieben worden ist, kehrt das Beritstellen einer logischen Null auf der Leitung UP zu dem Verstärker 72 das Verhalten des Verstärkers 72 im Verhältnis zu dem BEMF-Signal POS-NEG um. Das heißt, wenn die Spannung an dem Knoten POS positiver ist als die Spannung an dem Knoten NEG, so entlädt der Verstärker 72 den Verzögerungskondensator C_DLY, was bewirkt, dass die Spannung an dem Knoten V_DLY abnimmt. Und wenn die Spannung an dem Knoten POS negativer ist als die Spannung an dem Knoten NEG, so lädt der Verstärker 72 den Verzögerungskondensator C_DLY, was bewirkt, dass die Spannung an dem Knoten V_DLY beginnt zu steigen.
Kurz nachdem die Kapazität C_DLY begonnen hat, zu entladen, sinkt die Spannung an dem Knoten V_DLY unter die Spannung an dem Knoten V_DAC, so dass das Signal an dem Knoten OVER_H zu einer logischen Null zurückkehrt. Wenn angenommen wird, dass das BEMF-Signal POS-NEG positiv bleibt, so empfängt die Zustandsmaschine 76 die Eingaben 0, 0 und 1 an den entsprechenden Eingangsknoten OVER_H, UNDER_L und SIGN und wechselt folglich den Zustand von 001 zu 011. Die Zustandsmaschine 76 gibt danach eine logische Eins an dem Knoten INC aus, was bewirkt, dass der in der Zählerschaltung 78 gespeicherte Zählwert heraufgesetzt wird. In dem vorliegenden Fall nimmt der Zählwert von Null auf Eins zu, wie dies durch das Signal COUNT aus 11 angezeigt wird.
Um die Beschreibung kürzer zu gestalten, wurden vorstehend nur einige der acht möglichen Zustände der Zustandsmaschine 76 beschrieben. Die verbleibenden Zustände, wie diese in dem Zustandsdiagramm aus 10 dargestellt sind, sind für den Fachmann auf dem Gebiet allgemein verständlich.
Die Kapazität C_DLY wird auf die vorstehend beschriebene Art und Weise geladen und entladen, bis der in der Zählerschaltung 78 gespeicherte Zählwert einen vorbestimmten Wert erreicht. In dem Beispiel aus 11 ist die Zählerschaltung 78 zum Beispiel so konfiguriert, dass sie einen FCOM-Impuls ausgibt, wenn der Zählwert gleich vier ist (d.h. der Zählwert des Auf-/Ab-Zählers 150 ist zwei, und der Zählwert des Aufwärtszählers 152 ist zwei) und das Signal an dem Knoten UNDER_L gleich Eins ist. Der FCOM-Impuls an dem Knoten wird zu dem Sequenzer 18 übertragen, um eine Kommutierung einzuleiten und um ferner sowohl die Zustandsmaschine 76 als auch die Zählerschaltung 78 zurückzusetzen. Das vorstehend beschriebene Verfahren wird danach für jeden folgenden Nulldurchgang wiederholt, so dass ein FCOM-Impuls konstant nach einer Verzögerung von ungefähr 30 elektrischen Grad von jedem Nulldurchgang entwickelt wird.
Die Kommutierungs-Verzögerungsgeneratoren gemäß der vorliegenden Erfindung sind nicht auf die vorstehend beschriebenen speziellen Anwendungen beschränkt. Zum Beispiel sind die elektrischen Motoren bzw. Elektromotoren, die von derartigen Verzögerungsgeneratoren profitieren können, nicht auf Laufwerksantriebsmotoren beschränkt. Darüber hinaus können Zeitsteuerungsreferenzen, von denen eine Verzögerungsperiode beginnen soll, von anderen Quellen als von BEMF-Sensoren abgeleitet werden, wie zum Beispiel von Halleffekt-Sensoren.

Claims

Kommutierungs-Steuerschaltung für einen Elektromotor, wobei die Kommutierungs-Steuerschaltung folgendes umfasst: a) einen Motorpositionssensor (90) mit einem Ausgangsknoten (POS, NEG) zur Bereitstellung eines Zeitsteuerungs-Referenzsignals; b) eine Verzögerungsschaltung (70) mit einem ersten Eingangsknoten und einem Ausgangsknoten (FCOM), wobei der Eingangsknoten der Verzögerungsschaltung (70) mit dem Ausgangsknoten (POS, NEG) des Positionssensors (90) verbunden ist, um das Zeitsteuerungs-Referenzsignal von dem Positionssensor (90) zu empfangen; und c) eine Mittelwertbildungsschaltung (80), die ein Verzögerungssignal bereitstellt; dadurch gekennzeichnet, dass d) die Mittelwertbildungsschaltung (80) einen Ausgangsknoten aufweist, der mit einem zweiten Eingangsknoten der Verzögerungsschaltung (70) gekoppelt ist, wobei das Verzögerungssignal eine Stärke aufweist, die proportional zu der durchschnittlichen Periode einer Reihe einer ausgewählten Anzahl von Kommutierungsimpulsen ist; und e) die Verzögerungsschaltung (70) nach dem Empfang des Zeitsteuerungs-Referenzsignals von dem Motorpositionssensor (90) ein Kommutierungssignal an dem Ausgangsknoten der Verzögerungsschaltung (70) nach einer Verzögerungsperiode bereitstellt, die proportional ist zu der durchschnittlichen Periode einer ausgewählten Anzahl von Kommutierungsimpulsen.
Kommutierungs-Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Positionssensor (90) einen BEMF-Sensor umfasst, der erste und zweite Eingangsknoten aufweist, die mit den ersten und zweiten Knoten einer der Windungen (12, 14, 16) gekoppelt sind, wobei der BEMF-Sensor ferner erste und zweite Ausgangsknoten (POS, NEG) aufweist, um ein BEMF-Signal bereitzustellen, das proportional ist zu der BEMF induziert in der einen der Windungen (12, 14, 16).
Kommutierungs-Steuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der zuerst genannte Eingangsknoten der Verzögerungsschaltung (70) mit dem ersten Ausgangsknoten (POS) des BEMF-Sensors (90) ist, und wobei ein zweiter Eingangsknoten der Verzögerungsschaltung (70) mit dem zweiten Ausgangsknoten (NEG) des BEMF-Sensors (90) gekoppelt ist.
Kommutierungs-Steuerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Verzögerungsschaltung (70) eine der Zeitsteuerungsreferenzen detektiert, wenn das BEMF-Signal einen ausgesuchten Schwellenwert erreicht.
Kommutierungs-Steuerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Mittelwertbildungsschaltung (80) einen Frequenz-Strom-Umsetzer aufweist, und wobei es sich bei dem Verzögerungssignal um einen Verzögerungsstrom (IDELAY) handelt.
Kommutierungs-Steuerschaltung nach Anspruch 5, dadurch gekennzeichnet, dass der Frequenz-Strom-Umsetzer ferner einen Kondensator umfasst, mit einer Kapazität, die so ausgewählt wird, dass sie die Anzahl der Kommutierungssignale bestimmt, über welche eine durchschnittliche Periode bereitgestellt werden soll.
Kommutierungs-Steuerschaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Anzahl der Kommutierungssignale zumindest der Anzahl der erforderlichen Kommutierungssignale für eine vollständige mechanische Umdrehung des Motors entspricht.
Kommutierungs-Steuerschaltung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Verzögerungsschaltung (70) ferner folgendes umfasst: eine Verzögerungskapazität (C_DLY) mit einem ersten Knoten (V_DAC), der mit einer Spannungsreferenz gekoppelt ist, und mit einem zweiten Knoten (V_DLY); einen Verstärker (72) mit einem Stromeingangsknoten, der mit dem Ausgangsknoten der Mittelwertbildungsschaltung (80) gekoppelt ist, und mit einem Ausgangsknoten, der mit dem zweiten Knoten (V_DLY) der Verzögerungskapazität (C_DLY) gekoppelt ist, wobei der Verstärker (72) die an dem zweiten Knoten (V_DLY) der Verzögerungskapazität (C_DLY) gespeicherte Spannung mit einer Rate verändert, die proportional zu der Stärke des Verzögerungsstroms (IDELAY) ist; und eine Komparatorschaltung (74) mit einem ersten Eingangsknoten, der mit dem zweiten Knoten (V_DLY) der Verzögerungskapazität (C_DLY) gekoppelt ist, wobei die Komparatorschaltung (74) das eine der Kommutierungssignale an dem Ausgangsknoten (FCOM) der Verzögerungsschaltungen (70) bereitstellt, wenn der Spannungswert an dem zweiten Knoten (V_DLY) der Verzögerungskapazität (C_DLY) gleich einem zweiten ausgewählten Schwellenwert ist.
Kommutierungs-Steuerschaltung nach Anspruch 8, dadurch gekennzeichnet, dass der Verstärker (72) wechselweise die Verzögerungskapazität (C_DLY) zwischen zwei Spannungswerten verändert, bevor die Komparatorschaltung (74) das eine der Kommutierungssignale (FCOM) bereitstellt.
Kommutierungs-Steuerschaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Spannungsreferenz anpassbar ist.
Verfahren zum Kommutieren eines Elektromotors durch Überwachen des Motors in Bezug auf eine Anzeige für eine Motorposition, wobei die Anzeige der Motorposition periodische Zeitsteuerungsreferenzen bereitstellt, und durch das Empfangen einer im Wesentlichen periodischen Reihe von Kommutierungssignalen (FCOM), gekennzeichnet durch die Entwicklung einer Verzögerungsperiode (T_DLY), die proportional ist zu der durchschnittlichen Periode einer Reihe einer ausgewählten Anzahl von Kommutierungsimpulsen (FCOM); und Beginnen der Verzögerungsperiode T_DLY nach dem Empfang einer der Zeitsteuerungsreferenzen; und Bereitstellen eines neuen Kommutierungssignals (FCOM) an dem Ende der Verzögerungsperiode (T_DLY).
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Reihe vorangehender Signale eine Mehrzahl von Kommutierungssignalen umfasst, die dem neuen Kommutierungssignal vorangehen.
Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass es ferner den Schritt des Ladens der Kapazität (C_DLY) mit einem Verzögerungsstrom (IDELAY) mit einer Stärke umfasst, die proportional ist zu der durchschnittlichen Periode der Reihe, so dass die Kapazität (C_DLY) mit einer Rate geladen wird, die proportional ist zu der durchschnittlichen Periode der Reihe.