JP4454328B2 - モータ駆動装置、集積回路、モータ駆動方法 - Google Patents

Description

本発明は、モータ駆動装置、集積回路、モータ駆動方法に関する。

自動車用や家電用の空調装置用モータ（ブロアファンモータなど）は、低騒音化の要望が大きいため、ブラシレスモータが主に用いられている。また、これらの用途のブラシレスモータでは、回転子及び固定子間の相対位置を検出するために安価なホール素子が備えられている。

従来のモータ駆動装置は、ホール素子を有したブラシレスモータを駆動する場合、ホール素子より検出された位置検出信号に基づいて、ブラシレスモータの駆動コイルの通電方向を切り替えるための駆動トランジスタに対して導通／非導通を制御する。そして、駆動トランジスタの導通タイミングを適宜なタイミングに制御することによって、ブラシレスモータが適宜な回転方向へ駆動するのである。

なお、ブラシレスモータを採用したとしても、回転速度を低速から高速に切り替える場合など、回転速度が変動した場合には、回転音に唸りが生じてしまい、騒音ノイズ（所謂、唸り音）が発生してしまうことになる。ここで、ホール素子から検出された位置検出信号の入力タイミングで所定の駆動トランジスタを導通させるのではなく、位置検出信号の入力タイミングから時間をずらして所定の駆動トランジスタを導通させることにより、回転速度の変動に伴う騒音ノイズが低減することが知られている。

従来のモータ駆動装置は、容量素子の充放電電圧の波形鈍りを利用して、位置検出信号の入力から所定の駆動トランジスタを導通させるまでの時間（以下、タイミング遅延時間ＴＣと称する。）を設定していた。なお、タイミング遅延時間ＴＣは、容量素子の容量値Ｃ、容量素子の充放電電流Ｉおよび所定電圧Ｖによって、“ＴＣ＝Ｃ×Ｖ÷Ｉ”の概算式によって設定されるものである。そこで、従来は、マイクロコンピュータなどの外部装置より指定された回転速度を設定するための回転速度設定電圧比ＶＩＮＤ（％）に応じて、あらかじめ定めておいた複数（例えば３つ）の充放電電流Ｉを切り替えて、タイミング遅延時間ＴＣを設定していた。

例えば、図８において、タイミング遅延時間ＴＣは、回転速度設定電圧比ＶＩＮＤ（％）が０〜４６％までは０．７ｍｓｅｃに固定され、回転速度設定電圧比ＶＩＮＤ（％）が４７〜６６％までは０．４ｍｓｅｃに固定され、回転速度設定電圧比ＶＩＮＤ（％）が６７〜１００％までは０．１ｍｓｅｃに固定されるといった具合に、３段階に切り替えられることとなる。
特開２００２−３２５４７９号公報

ところで、回転速度設定電圧比ＶＩＮＤ（％）に応じて充放電電流Ｉを段階的に切り替え、ひいてはタイミング遅延時間ＴＣを複数段階に分けて設定するようにした場合、各段階の境界付近でのタイミング遅延時間ＴＣは急激に変化することになる。よって、外部装置より指定された回転速度設定電圧比ＶＩＮＤ（％）が各段階の境界付近になってしまった場合や、外部装置の回転速度制御により回転速度を連続して変化させる際に回転速度設定電圧比ＶＩＮＤ（％）が各段階の境界付近を通過する場合では、タイミング遅延時間ＴＣを設定することで騒音ノイズを低減するという効果に関して期待どおりのものが得られないという課題を生じていた。

本発明は、前述した課題に鑑みてなされたものであり、モータ駆動装置、集積回路、モータ駆動方法を提供することを目的とする。

前述した課題を解決するための主たる本発明は、位置検出部により生成されたモータの回転子及び固定子間の相対位置を示すパルス信号と、前記モータの回転速度を設定するための回転速度設定電圧と、に基づいて、前記モータの駆動コイルを通電させるための駆動トランジスタの導通／非導通を制御することで前記モータを駆動するモータ駆動装置において、前記回転速度設定電圧の電圧レベルに応じた遅延時間分、前記パルス信号を遅延させたパルス遅延信号を生成する制御回路を設けることとする。

本発明によれば、モータ回転時の騒音を低減させたモータ駆動装置、集積回路、モータ駆動方法を提供することができる。

＜全体構成＞
図１、図２、図３、図４を参照しつつ、本発明に係るモータ駆動装置５００の全体構成について説明する。なお、モータ駆動装置５００は、集積回路の形態で実施される。本実施形態において、モータとは、回転子及び固定子間の相対位置を検出するためのホール素子１０、１１、１２を有する三相ブラシレスモータのことである。勿論、モータは、単相ブラシレスモータや二相ブラシレスモータとしてもよいし、回転子及び固定子間の相対位置を検出する素子としては、ホール素子１０、１１、１２に限らず、その他の磁電変換素子（磁気抵抗素子など）が採用されていてもよい。

本発明では、図２に示す、モータの固定子に固着された駆動コイル６１、６２、６３と、駆動コイル６１、６２、６３に流れる電流方向を適宜なタイミングで切り替える（通電させる）ためのＮＭＯＳＦＥＴ５１、５２、５３、５４、５５、５６が、モータ駆動装置５００に対して外部接続される形態で実施される。

なお、ＮＭＯＳＦＥＴ５１、５３、５５は、ソース側（吐出側）の駆動トランジスタであり、ＮＭＯＳＦＥＴ５２、５４、５６は、シンク側（吸込側）の駆動トランジスタである。ＮＭＯＳＦＥＴ５１、５２のドレイン・ソース路、ＮＭＯＳＦＥＴ５３、５４のドレイン・ソース路、ＮＭＯＳＦＥＴ５５、５６のドレイン・ソース路は、それぞれ電源電圧ＶＣＣと接地との間に直列接続される。また、ＮＭＯＳＦＥＴ５１、５２のドレイン・ソース接続部とＮＭＯＳＦＥＴ５３、５４のドレイン・ソース接続部との間に駆動コイル６１が接続され、ＮＭＯＳＦＥＴ５３、５４のドレイン・ソース接続部とＮＭＯＳＦＥＴ５５、５６のドレイン・ソース接続部との間に駆動コイル６２が接続され、ＮＭＯＳＦＥＴ５１、５２のドレイン・ソース接続部とＮＭＯＳＦＥＴ５５、５６のドレイン・ソース接続部との間に駆動コイル６３が接続される。

モータ駆動装置５００は、ＮＭＯＳＦＥＴ５１、５２、５３、５４、５５、５６の各ゲート電極に適宜なタイミングで駆動信号を供給することで、駆動コイル６１、６２、６３に流れる電流方向を切り替える。この結果、モータは適宜な回転方向へ駆動される。なお、ＮＭＯＳＦＥＴ５１、５２、５３、５４、５５、５６及び電源電圧ＶＣＣを供給する電源回路などは、モータ駆動装置５００に内蔵される形態としても勿論よい。

モータ駆動装置５００は、ホール素子１０、１１、１２より検出された正弦波状の位置検出信号が、所定の入力端子ＩＮ１±、ＩＮ２±、ＩＮ３±を介して入力される。これらの入力された正弦波状の位置検出信号は、ヒステリシス付きのコンパレータ２１、２２、２３を介して増幅されるとともに二値化されて、パルス状の位置検出信号（『パルス信号』）に変換される。つまり、ホール素子１０、１１、１２とコンパレータ２１、２２、２３（これらを含めて『位置検出部』とする。）とによって、モータの回転子と固定子との間の相対位置を示すパルス状の位置検出信号を生成するのである。そして、コンパレータ２１、２２、２３の各出力Ｈ１０、Ｈ２０、Ｈ３０は、後述の充放電回路１２０、１２１、１２２と、後述のコンパレータ１５０、１５１、１５２を介して、三相ロジック回路３０に入力されることとなる。

三相ロジック回路３０は、コンパレータ２１、２２、２３の各出力Ｈ１０、Ｈ２０、Ｈ３０に基づいて、図２に示すＮＭＯＳＦＥＴ５１、５２、５３、５４、５５、５６の導通／非導通を制御する。例えば、図３は、後述のタイミング遅延時間ＴＣを設定しない場合において、コンパレータ２１、２２、２３の出力とＮＭＯＳＦＥＴ５１、５２、５３、５４、５５、５６のゲート電極への入力との間の一般的な関係を説明する図である。図３（ａ）に示す電気角９０°において、コンパレータ２３の出力Ｈ３０がＨｉｇｈレベルからＬｏｗレベルに切り替わる。そして、三相ロジック回路３０は、後述のタイミング遅延時間ＴＣを設定しない場合には、コンパレータ２３の出力レベルが切り替わったタイミング（電気角９０°）で、ＮＭＯＳＦＥＴ５１、５４を導通させるように制御を行う。この結果、電気角９０°〜１２０°の区間では、ＮＭＯＳＦＥＴ５１のドレイン・ソース路、駆動コイル６１、ＮＭＯＳＦＥＴ５４のドレイン・ソース路の順に電流が流れることとなる。

三相ロジック回路３０は、ＮＭＯＳＦＥＴ５１、５３、５５の導通／非導通を制御するためのソース側駆動信号を生成してソース側プリドライバ４１に供給する。同様に、三相ロジック回路３０は、ＮＭＯＳＦＥＴ５２、５４、５６の導通／非導通を制御するためのシンク側駆動信号を生成してシンク側プリドライバ４２に供給する。

ソース側プリドライバ４１は、三相ロジック回路３０から供給されたソース側駆動信号について、ＮＭＯＳＦＥＴ５１、５３、５５のゲート電極を駆動可能な電圧レベルにまで増幅する。そして、所定の出力端子ＦＨ６Ｇ、ＦＨ４Ｇ、ＦＨ２Ｇを介してＮＭＯＳＦＥＴ５１、５３、５５の各ゲート電極に供給する（図３（ｄ）、（ｅ）、（ｆ）参照）。

シンク側プリドライバ４２は、三相ロジック回路３０から供給されたシンク側駆動信号について、ＮＭＯＳＦＥＴ５２、５４、５６のゲート電極を駆動可能な電圧レベルにまで増幅する。そして、所定の出力端子ＦＬ６、ＦＬ４、ＦＬ２を介してＮＭＯＳＦＥＴ５２、５４、５６の各ゲート電極に供給する（図３（ｇ）、（ｈ）、（ｉ）参照）。

三相ロジック回路３０は、ＮＭＯＳＦＥＴ５１とＮＭＯＳＦＥＴ５２、ＮＭＯＳＦＥＴ５３とＮＭＯＳＦＥＴ５４、ＮＭＯＳＦＥＴ５５とＮＭＯＳＦＥＴ５６が、同時に導通して貫通電流が流れることのないよう制御を行う。例えば、図３（ｄ）において、電気角９０°〜１５０°の区間でＮＭＯＳＦＥＴ５１を導通させる場合、まず、電気角９０°〜１２０°の区間ではＮＭＯＳＦＥＴ５４を導通させる。この結果、ＮＭＯＳＦＥＴ５１のドレイン・ソース路、駆動コイル６１、ＮＭＯＳＦＥＴ５４のドレイン・ソース路の順に電流が流れることとなる。そして、つぎの電気角１２０°〜１５０°の区間ではＮＭＯＳＦＥＴ５６を導通させる。この結果、ＮＭＯＳＦＥＴ５１のドレイン・ソース路、駆動コイル６３、ＮＭＯＳＦＥＴ５６のドレイン・ソース路の順に電流が流れることとなる。よって、電気角９０°〜１５０°の区間では、ＮＭＯＳＦＥＴ５１とＮＭＯＳＦＥＴ５２が同時に導通しなくなる。

Ｆ／Ｖ積分回路７０は、マイクロコンピュータなどの外部装置から入力端子ＶＩＮＤを介して指定されたモータの回転速度（周波数）を設定するための回転速度設定電圧比ＶＩＮＤ（％）を、その回転速度設定電圧比ＶＩＮＤ（％）に比例した電圧に変換するものである。また、この変換された電圧は、レベルシフト回路８０によって、モータ駆動装置５００内部で使用可能な回転速度設定電圧ＶＩＮＤ０（Ｖ）にレベルシフトされる。

ＰＷＭ制御部９０は、回転速度設定電圧ＶＩＮＤ０（Ｖ）の電圧レベルに基づいて、シンク側プリドライバ４２より出力されるシンク側駆動信号を、チョッパ方式によって所定分割してパルス列に変換するとともに、そのパルス幅のデューティ比を変化させる。このように、シンク側駆動信号のパルス幅のデューティ比を変化させることで、駆動コイル６１、６２、６３に流れる平均電流も変化し、回転速度設定電圧ＶＩＮＤ０（Ｖ）の電圧レベルに応じた回転速度が設定されることとなる。

図４は、回転速度設定電圧ＶＩＮＤ（％）によるＰＷＭ制御を説明するための概念図である。図４（ａ）において、回転速度設定電圧ＶＩＮＤ（％）がフル回転を示す１００％から５０％へと切り替わった場合、ソース側のＮＭＯＳＦＥＴ５１、５３、５５のゲート電極へ供給されるソース側駆動信号は１００％の場合を維持する（図４（ｂ）参照）。一方、シンク側のＮＭＯＳＦＥＴ５２、５４、５６のゲート電極へ供給されるシンク側駆動信号は、そのデューティ比（＝Ｔ２／Ｔ）が５０％に切り替わる。

なお、ＰＷＭ制御部９０は、ソース側プリドライバ４１出力、若しくは、ソース側プリドライバ４１及びシンク側プリドライバ４２両方の出力について、前述したような回転速度設定電圧ＶＩＮＤ（％）によるＰＷＭ制御を行うようにしてもよい。

抵抗値Ｒ１の抵抗体１００、抵抗値Ｒ２の抵抗体１０１、抵抗値Ｒ３の抵抗体１０２は、所定の電源電圧ＶＡ（『第１の電圧』）と接地電圧ＶＳＳ（『第２の電圧』）との間に直列接続された直列抵抗体１０３を構成する。すなわち、直列抵抗体１０３の一方の端子に電源電圧ＶＡが供給されるとともに他方の端子に電源電圧ＶＡより低い、例えば接地電圧ＶＳＳが供給される。

直列抵抗体１０３、オペアンプ１１０、リミッタ回路１１１は、容量素子１３０、１３１、１３２の充放電電圧の範囲を決める２つの異なる充放電基準電圧を生成するものである。なお、２つの異なる充放電基準電圧のうち、電圧レベルが高い方を上側リミッタ電圧と呼ぶこととし、電圧レベルが低い方を下側リミッタ電圧と呼ぶこととする。

直列抵抗体１０３の抵抗体１００、１０１の接続部（『第１の接続部』）では、“（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）”の分圧比に基づく電圧ＶＴＣＨが発生している。そして、−側入力端子に出力を負帰還させたオペアンプ１１０の＋側入力端子に電圧ＶＴＣＨが供給される。

オペアンプ１１０は、バッファとして機能し、入力電圧ＶＴＣＨを安定して後続段の回路に供給させるためのものである。なお、オペアンプ１１０の出力Ｖｓｈは、容量素子１３０、１３１、１３２の充放電電圧のうち電圧レベルが高い方の電圧（以下、上側リミッタ電圧と称する。）となる。

直列抵抗体１０３の抵抗体１０１、１０２の接続部（抵抗体１００、１０１の接続部より接地電圧ＶＳＳ側にある接続部、『第２の接続部』）では、分圧比“Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）”に基づく電圧ＶＴＣＬが発生しており、リミッタ回路１１１に供給される。

リミッタ回路１１１は、抵抗体１０１、１０２の接続部で発生した電圧ＶＴＣＬと、回転速度設定電圧ＶＩＮＤ０（Ｖ）とが供給されて、回転速度設定電圧ＶＩＮＤ０（Ｖ）が電圧ＶＴＣＬ以下に制限された変動電圧Ｖ１を出力する。なお、この変動電圧Ｖ１は、容量素子１３０、１３１、１３２の充放電電圧のうち電圧レベルが低い方の電圧となる。

よって、容量素子１３０、１３１、１３２の充放電電圧の範囲は、固定の上側リミッタ電圧Ｖｓｈと、可変の変動電圧Ｖ１と、に基づいて変動することとなる。

充放電回路１２０、１２１、１２２と、容量素子１３０、１３１、１３２と、直列抵抗体１４０と、コンパレータ１５０、１５１、１５２とは、オペアンプ１１１より出力された上側リミッタ電圧Ｖｓｈと、リミッタ回路１１１より出力された変動電圧Ｖ１との間の電位差（Ｖｓｈ−Ｖ１）に比例したタイミング遅延時間ＴＣ分、コンパレータ２１、２２、２３の各出力Ｈ１０、Ｈ２０、Ｈ３０を遅延させたタイミング遅延信号ＴＣ１’、ＴＣ２’、ＴＣ３’を生成するものである。なお、タイミング遅延時間ＴＣは、容量素子１３０、１３１、１３２の容量値Ｃ、容量素子１３０、１３１、１３２の充放電電流Ｉおよび充放電電圧の範囲である電位差（Ｖｓｈ−Ｖ１）によって、“ＴＣ＝Ｃ×Ｖ÷Ｉ”の概算式によって設定される。

充放電回路１２０、１２１、１２２は、容量素子１３０、１３１、１３２の充放電電圧の波形鈍りを利用して、コンパレータ２１、２２、２３の各出力Ｈ１０、Ｈ２０、Ｈ３０のエッジタイミングで容量素子１３０、１３１、１３２の充電／放電を切り替えるとともに、上側リミッタ電圧Ｖｓｈと変動電圧Ｖ１との間の範囲で、容量素子１３０、１３１、１３２の充放電を行う。

抵抗値Ｒ４の抵抗体１４１、抵抗値Ｒ５の抵抗体１４２は、上側リミッタ電圧Ｖｓｈと変動電圧Ｖ１との間に直列接続された直列抵抗体１４０を構成する。すなわち、直列抵抗体１０３の一方の端子に上側リミッタ電圧Ｖｓｈ（『所定電圧』）が供給されるとともに他方の端子に変動電圧Ｖ１（『回転速度設定電圧』）が供給される。直列抵抗体１４０の抵抗体１４１、１４２の接続部では、分圧比“Ｒ５／（Ｒ４＋Ｒ５）”に基づく比較基準電圧Ｖｒが発生しており、コンパレータ１５０、１５１、１５２の＋側入力端子に供給される。

コンパレータ１５０、１５１、１５２は、充放電回路１２０、１２１、１２２で生成された充放電電圧ＴＣ１、ＴＣ２、ＴＣ３と、比較基準電圧Ｖｒとを比較する。そして、コンパレータ１５０、１５１、１５２は、それぞれの比較結果に基づいて、コンパレータ２１、２２、２３の各出力Ｈ１０、Ｈ２０、Ｈ３０を遅延させたタイミング遅延信号ＴＣ１’、ＴＣ２’、ＴＣ３’を生成する。

＜タイミング遅延時間ＴＣの設定＞
図５、図６を参照しつつ、本発明に係るタイミング遅延時間ＴＣの設定について詳細に説明する。なお、図５では、一相（例えば、Ｗ相）分のみの充放電回路１２２周りの構成を示しており、他の二相（例えば、Ｕ相、Ｖ相）の充放電回路１２０、１２１周りの構成と同様である。

直列抵抗体１０３は、抵抗体１００と抵抗体１０１と抵抗体１０２を直列接続して構成される。なお、直列抵抗体１０３の一方の端子には電圧ＶＡが供給され、直列抵抗体１０３の他方の端子には接地電圧ＶＳＳが供給される。そして、直列抵抗体１０３の抵抗体１００と抵抗体１０１との間の接続部では、“（Ｒ２＋Ｒ３）×（ＶＡ−ＶＳＳ）÷（Ｒ１＋Ｒ２＋Ｒ３）”で求まる電圧ＶＴＣＨが発生している。この電圧ＶＴＣＨは、オペアンプ１１０の＋側入力端子に供給され、オペアンプ１１０は上側リミッタ電圧Ｖｓｈを出力することになる。

また、直列抵抗体１０３の抵抗体１０１と抵抗体１０２との間の接続部では、“Ｒ３×（ＶＡ−ＶＳＳ）÷（Ｒ１＋Ｒ２＋Ｒ３）”で求まる電圧ＶＴＣＬが発生している。リミッタ回路１１１は、この電圧ＶＴＣＬと回転速度設定電圧ＶＩＮＤ０（Ｖ）とが入力されており、電圧ＶＴＣＬ以下に制限された回転速度設定電圧ＶＩＮＤ０（Ｖ）を変動電圧Ｖ１として出力する。

直列抵抗体１４０は、抵抗体１４１と抵抗体１４２を直列接続して構成される。なお、直列抵抗体１４０の一方の端子には上側リミッタ電圧Ｖｓｈが供給され、直列抵抗体１４０の他方の端子には変動電圧Ｖ１が供給される。そして、直列抵抗体１４０の抵抗体１４１と抵抗体１４２との間の接続部では、“Ｒ５×（Ｖｓｈ−Ｖ１）÷（Ｒ４＋Ｒ５）”で求まる比較基準電圧Ｖｒが発生している。この比較基準電圧Ｖｒが、コンパレータ１５２の＋側入力端子に供給される。

ＰＮＰ型バイポーラトランジスタ３０１、３０２と、ＮＰＮ型バイポーラトランジスタ３００、３０３と、抵抗体３０４は、定電流生成回路を構成する。この定電流生成回路の動作をつぎに説明する。ＮＰＮ型バイポーラトランジスタ３０３のベース端子には基準電圧ＶＲＥＦ（バンドギャップ電圧など）に応じたベース電流が供給される。この基準電圧ＶＲＥＦは、モータ駆動装置５００に電源が投入された際に、生成されるものである。

ここで、定電流生成回路は、ＰＮＰ型バイポーラトランジスタ３０２のコレクタ端子と抵抗体３０４を介してエミッタ接地されたＮＰＮ型バイポーラトランジスタ３０３のコレクタ端子が接続されるとともに、ＰＮＰ型バイポーラトランジスタ３０２、３０１のベース端子を共通接続させてなる。さらに、ＰＮＰ型バイポーラトランジスタ３０２のコレクタ／ベース端子間をダイオード接続させてなる。よって、ＮＰＮ型バイポーラトランジスタ３０３が導通する場合には、ＰＮＰ型バイポーラトランジスタ３０２及びＰＮＰ型バイポーラトランジスタ３０１の各ベース端子に、“（基準電圧ＶＲＥＦ−ＮＰＮ型バイポーラトランジスタ３０３のベース／エミッタ間電圧Ｖｂｅ）÷（抵抗体３０４）”によって求まる定電流が供給されて、ＰＮＰ型バイポーラトランジスタ３０１、３０２は導通する。

また、定電流生成回路は、ＰＮＰ型バイポーラトランジスタ３０１のコレクタ端子とエミッタ接地されたＮＰＮ型バイポーラトランジスタ３００のコレクタ端子が接続されるとともに、ＮＰＮ型バイポーラトランジスタ３００のコレクタ／ベース端子間をダイオード接続させてなる。よって、ＰＮＰ型バイポーラトランジスタ３０１が導通したときの定電流が、ＮＰＮ型バイポーラトランジスタ３００のベース端子に供給されて、ＮＰＮ型バイポーラトランジスタ３００は導通する。

さらに、ＮＰＮ型バイポーラトランジスタ３００のベース端子は、エミッタ接地されたＮＰＮ型バイポーラトランジスタ２００のベース端子と接続される。よって、ＮＰＮ型バイポーラトランジスタ３００のベース端子に供給された定電流が、ＮＰＮ型バイポーラトランジスタ２００のベース端子にも供給されて、ＮＰＮ型バイポーラトランジスタ２００は導通する。

このように、定電流生成回路は、基準電圧ＶＲＥＦがＮＰＮ型バイポーラトランジスタ３０３のベース端子に供給された場合、一定なベース電流を生成し、ＮＰＮ型バイポーラトランジスタ２００のベース端子に供給するのである。そして、この定電流生成回路と、ＰＮＰ型バイポーラトランジスタ２０１、２０２、２０３と、ＮＰＮ型バイポーラトランジスタ２００、２０４、２０５、２０６は、容量素子１３２への充放電を行う充放電回路１２２を構成することとなる。

ＰＮＰ型バイポーラトランジスタ２０１、２０２、２０３は、エミッタ端子に上側リミッタ電圧Ｖｓｈが供給され、また、ベース端子同士が共通接続される。なお、ＰＮＰ型バイポーラトランジスタ２０１のコレクタ端子がエミッタ接地されたＮＰＮ型バイポーラトランジスタ２００のコレクタ端子と接続されるとともに、ＰＮＰ型バイポーラトランジスタ２０１のコレクタ／ベース端子間をダイオード接続させてなる。

ＰＮＰ型バイポーラトランジスタ２０２のコレクタ端子には、エミッタ接地されたＮＰＮ型バイポーラトランジスタ２０４のコレクタ端子と、ＮＰＮ型バイポーラトランジスタ２０６のコレクタ端子及びベース端子が接続される。なお、エミッタ接地されたＮＰＮ型バイポーラトランジスタ２０４のベース端子には、コンパレータ２３の出力Ｈ３０が供給される。

また、ＰＮＰ型バイポーラトランジスタ２０３のコレクタ端子には、ＮＰＮ型バイポーラトランジスタ２０５のコレクタ端子と、一方の端子が接地された容量素子１３２の他方の端子と、コンパレータ１５２の−側入力端子が接続される。なお、ＮＰＮ型バイポーラトランジスタ２０５のベース端子は、ＮＰＮ型バイポーラトランジスタ２０６のベース端子、ＮＰＮ型バイポーラトランジスタ２０４のコレクタ端子と接続される。

ここで、図６（ａ）に示すように、モータが回転駆動中において、電気角０°において、ホール素子１２より正弦波状の位置検出信号が入力端子ＩＮ３±を介してコンパレータ２３に入力され、コンパレータ２３により生成されたパルス状の位置検出信号が、一方の電圧レベル（Ｌｏｗレベル）から他方の電圧レベル（Ｈｉｇｈレベル）に切り替わったとする。なお、直列抵抗体１０３、オペアンプ１１０、リミッタ回路１１１、直列抵抗体１４０によって、コンパレータ１５２の＋側入力端子には比較基準電圧Ｖｒが供給されている。

この場合、モータが回転駆動中であるので、モータ駆動装置５００の電源は既に投入されており、ＮＰＮ型バイポーラトランジスタ３０３のベース端子には基準電圧ＶＲＥＦが供給された状態にある。よって、定電流生成回路において生成された定電流が、ＮＰＮ型バイポーラトランジスタ２００のベース端子に供給されるため、ＮＰＮ型バイポーラトランジスタ２００は導通する。

また、ＰＮＰ型バイポーラトランジスタ２０１のコレクタ／ベース端子間はダイオード接続させてなるため、ＮＰＮ型バイポーラトランジスタ２００が導通した場合、ＰＮＰ型バイポーラトランジスタ２０１もまた導通する。さらに、ＰＮＰ型バイポーラトランジスタ２０１のベース端子は、ＰＮＰ型バイポーラトランジスタ２０２、２０３の各ベース端子と共通接続されてなるため、ＰＮＰ型バイポーラトランジスタ２０２、２０３もまた導通する。よって、ＰＮＰ型バイポーラトランジスタ２０１、２０２、２０３には、それぞれコレクタ電流Ｉが流れることとなる。

また、一方の電圧レベル（Ｌｏｗレベル）から他方の電圧レベル（Ｈｉｇｈレベル）に切り替わったコンパレータ２３の出力Ｈ３０が、ＮＰＮ型バイポーラトランジスタ２０４のベース端子に供給されて、ＮＰＮ型バイポーラトランジスタ２０４は導通する。この結果、ＮＰＮ型バイポーラトランジスタ２０５、２０６のベース電位はＮＰＮ型バイポーラトランジスタ２０４を介して接地電位へと引き込まれて、ＮＰＮ型バイポーラトランジスタ２０５、２０６は非導通の状態となる。そして、ＰＮＰ型バイポーラトランジスタ２０３のコレクタ電流Ｉが、容量素子１３２の他方の端子に流れて、容量素子１３２は充電されるのである。

ここで、図６（ｄ）に示すように、容量素子１３２の他方の端子に発生する充放電電圧ＴＣ３は、容量素子１３２の容量値Ｃに基づく傾きによって、変動電圧Ｖ１から上限リミッタ電圧Ｖｓｈへ上昇していく。この上昇過程において、コンパレータ１５２は、直列抵抗体１４０の抵抗体１４１と抵抗体１４２の接続部より発生した比較基準電圧Ｖｒと、充放電電圧ＴＣ３との比較を行う。

そして、コンパレータ１５２は、図６（ｅ）に示すように、変動電圧Ｖ１から上限リミッタ電圧Ｖｓｈへ上昇過程にある充放電電圧ＴＣ３が比較基準電圧Ｖｒより電圧レベルが低い間は一方の電圧レベル（Ｌｏｗレベル）とし、比較基準電圧Ｖｒ以上の電圧レベルになったときは他方の電圧レベル（Ｈｉｇｈレベル）としたタイミング遅延信号ＴＣ３’を出力する。

一方、充放電電圧ＴＣ３は、比較基準電圧Ｖｒと一致した後は、上限リミッタ電圧Ｖｓｈの制限によって上限リミッタ電圧Ｖｓｈの電圧レベルに維持される。そして、図６（ａ）に示すように、電気角９０°において、コンパレータ２３の出力Ｈ３０が、他方の電圧レベル（Ｈｉｇｈレベル）から一方の電圧レベル（Ｌｏｗレベル）に切り替わったとする。

このとき、他方の電圧レベル（Ｈｉｇｈレベル）から一方の電圧レベル（Ｌｏｗレベル）に切り替わったコンパレータ２３出力Ｈ３０が、ＮＰＮ型バイポーラトランジスタ２０４のベース端子に供給されて、ＮＰＮ型バイポーラトランジスタ２０４は非導通となる。ここで、ＰＮＰ型バイポーラトランジスタ２０２、２０３は導通したままであるので、上側リミッタ電圧ＶｓｈがＮＰＮ型バイポーラトランジスタ２０５、２０６のベース端子に供給される。よって、ＮＰＮ型バイポーラトランジスタ２０５、２０６は導通する。

ここで、ＮＰＮ型バイポーラトランジスタ２０５のコレクタ端子には、電流２Ｉ（コレクタ電流Ｉ×２）が流れ込むこととする。このため、ＮＰＮ型バイポーラトランジスタ２０５のコレクタ端子には、ＰＮＰ型バイポーラトランジスタ２０３のコレクタ電流Ｉが流れ込む他に、充電後の容量素子１３２から電流Ｉが流れ込むこととなる。

このように、容量素子１３２の放電が行われることで、図６（ｄ）に示すように、容量素子１３２の他方の端子に発生する充放電電圧ＴＣ３は、容量素子１３２の容量値Ｃに基づく傾きによって、上限リミッタ電圧Ｖｓｈから変動電圧Ｖ１へと下降していく。この下降過程において、コンパレータ１５２は、比較基準電圧Ｖｒと、充放電電圧ＴＣ３との比較を行う。

そして、コンパレータ１５２は、図６（ｅ）に示すように、上限リミッタ電圧Ｖｓｈから変動電圧Ｖ１への下降過程にある充放電電圧ＴＣ３が比較基準電圧Ｖｒより電圧レベルが高い間は一方の電圧レベル（Ｈｉｇｈレベル）とし、比較基準電圧Ｖｒ以下の電圧レベルになったときは他方の電圧レベル（Ｌｏｗレベル）とした、タイミング遅延信号ＴＣ３’を出力する。

以上、コンパレータ１５２は、コンパレータ２３の出力Ｈ３０のエッジタイミング（エッジが切り替わったタイミング）を基準として、充放電電圧ＴＣ３が比較基準電圧Ｖｒと一致する電圧レベルになるまでの間のタイミング遅延時間ＴＣ分、遅延させたタイミング遅延信号ＴＣ３’を出力するのである。

そして、三相ロジック回路３０は、タイミング遅延信号ＴＣ３’（図６（ｅ）参照）や、他の二相で同様に生成されたタイミング遅延信号ＴＣ１’（図６（ｇ）参照）、ＴＣ２’（図６（ｆ）参照）に基づいて、ホール素子１０、１１、１２より検出された位置検出信号の入力タイミング、つまりコンパレータ２１、２２、２３のエッジタイミングからタイミング遅延時間ＴＣ分時間をずらして、ＮＭＯＳＦＥＴ５１、５２、５３、５４、５５、５６を適宜導通させることとなる。なお、タイミング遅延時間ＴＣは、オペアンプ１１１より出力された上側リミッタ電圧Ｖｓｈと、リミッタ回路１１１より出力された変動電圧Ｖ１との間の電位差（Ｖｓｈ−Ｖ１）、つまり回転速度設定電圧ＶＩＮＤ０（Ｖ）に比例して設定されることになる。

図７には、本発明に係るタイミング遅延時間ＴＣの設定例を示してある。図８に示したような従来の場合とは異なり、回転速度設定電圧比ＶＩＮＤ（％）が１０〜５０％の区間では、回転速度設定電圧比ＶＩＮＤ（％）に比例したタイミング遅延信号ＴＣが設定されることとなる。

図７に示した例では、回転速度設定電圧比ＶＩＮＤ（％）が０〜１０％の区間はタイミング遅延時間ＴＣの上限値（例えば、０．９ｍｓｅｃ）に固定させ、５０〜１００％の区間は下限値（例えば、０．１ｍｓｅｃ）に固定させているが、０〜１００％の全区間において、回転速度設定電圧比ＶＩＮＤ（％）に比例したタイミング遅延時間ＴＣが設定されるようにしても勿論よい。

以上、本発明によれば、マイクロコンピュータなどの外部装置から指定された回転速度設定電圧比ＶＩＮＤ（％）に応じて、タイミング遅延時間ＴＣの設定が不安定になることや、急激に変化することがなくなる。また、この結果として、モータの回転速度の変動に伴った騒音ノイズを低減させることが可能となる。

以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。

＝＝＝ リミッタ回路 ＝＝＝
前述した実施形態において、リミッタ回路１１１は特別設けなくても、本発明に係るタイミング遅延時間ＴＣの設定は可能である。しかしながら、マイクロコンピュータなどの外部装置から指定される回転速度設定電圧比ＶＩＮＤ（％）にはノイズが混入している可能性がある。このため、リミッタ回路１１１を設けることによって、例えば、変動電圧Ｖ１としては、電圧レベルが急峻に高くなるようなスパイク状のノイズを除去することが可能となる。この結果、充放電回路１２０、１２１、１２２には安定した変動電圧Ｖ１が供給されることとなり、タイミング遅延時間ＴＣも変動することなく安定して設定可能となる。

また、リミッタ回路１１１は、回転速度設定電圧ＶＩＮＤ０（Ｖ）が電圧ＶＴＣＬ以下に制限されるように構成したが、逆に、回転速度設定電圧ＶＩＮＤ０（Ｖ）が電圧ＶＣＴＬ以上に制限されるように構成しても勿論よい。しかしながら、この場合では、上側リミッタ電圧Ｖｓｈと変動電圧Ｖ１との範囲が狭くなるため、回転速度設定電圧ＶＩＮＤ０（Ｖ）が電圧ＶＣＴＬ以下に制限される場合と比較して、タイミング遅延時間ＴＣを長く設定することが困難となる。また、回転速度設定電圧ＶＩＮＤ０（Ｖ）が、前述したスパイク状のノイズによって上側リミッタ電圧Ｖｓｈを越える可能性もあるために、充放電回路１２０、１２１、１２２に安定した変動電圧Ｖ１が供給されない可能性もある。そこで、タイミング遅延時間ＴＣの設定の容易さ等を図るために、リミッタ回路１１１は、回転速度設定電圧ＶＩＮＤ０（Ｖ）が電源電圧ＶＣＴＬ以下に制限されるよう構成することが好ましい。

また、リミッタ回路１１１は、直列抵抗体１０３の電圧ＶＴＣＨ側に設けてもよい。この場合、リミッタ回路には、直列抵抗体１０３の電圧ＶＴＣＨと回転速度設定電圧ＶＩＮＤ０（Ｖ）が入力されて、リミッタ回路は、タイミング遅延時間ＴＣの設定の容易さを図るべく、回転速度設定電圧ＶＩＮＤ０（Ｖ）電圧をＶＴＣＨ以上に制限されるように構成される。なお、直列抵抗体１０３の電圧ＶＴＣＬは、リミッタ回路１１１に入力させずに、容量素子１３０、１３１、１３２の充放電電圧のうち電圧レベルが低い方の固定させた電圧（以下、下側リミッタ電圧と称する。）とする。このような構成としても、前述した実施形態と同様な効果を得ることができる。

＝＝＝ 抵抗体の特性について ＝＝＝
前述した実施形態において、上側リミッタ電圧Ｖｓｈの生成元となる電圧ＶＴＣＨ、変動電圧Ｖ１の生成元となる電圧ＶＴＣＬについて、周囲の環境条件の変化に伴って変動することがないように、直列抵抗体１０３を構成する抵抗体１００、１０１、１０２は、同一特性（温度係数、使用温度範囲など）にすることが好ましい。このことによって、周囲の環境条件の変化に伴った電圧ＶＴＣＨと電圧ＶＴＣＬの変動が抑えられるとともに、タイミング遅延時間ＴＣの設定が安定して行えるようになる。

また、同様の理由により、直列抵抗体１４０を構成する抵抗体１４１と抵抗体１４２についても、同一の特性にすることが好ましい。さらには、抵抗体１００、１０１、１０２と、抵抗体１４１、１４２の全ての特性を同一にすれば、周囲の環境条件に変動が生じた場合としても、タイミング遅延時間ＴＣの設定をより一層安定化させることができる。

＝＝＝ コンパレータ ＝＝＝
前述した実施形態において、コンパレータ１５０、１５１、１５２は、コンパレータ２１、２２、２３の出力Ｈ１０、Ｈ２０、Ｈ３０のエッジタイミングを基準として、充放電電圧ＴＣ１、ＴＣ２、ＴＣ３が比較基準電圧Ｖｒと一致する電圧レベルになるまでの間のタイミング遅延時間ＴＣ分、遅延させたタイミング遅延信号ＴＣ１’、ＴＣ２’、ＴＣ３’を出力するようにした。しかしながら、例えば、タイミング遅延信号ＴＣ１’、ＴＣ２’、ＴＣ３’のエッジタイミングは、充放電電圧ＴＣ１、ＴＣ２、ＴＣ３が比較基準電圧Ｖｒと完全に一致するまでの時間に限定されるものではなく、比較基準電圧Ｖｒよりも低い所定電圧と一致するまでの時間や、比較基準電圧Ｖｒよりも高い所定電圧と一致するまでの時間としてもよい。この場合、直列抵抗体１４０の抵抗体１４１と抵抗体１４２の接続部と、コンパレータ１５０、１５１、１５２の＋側入力端子との間に、比較基準電圧Ｖｒの電圧レベルを所定電圧にシフトするためのレベルシフト回路（不図示）を設ければよい。

＝＝＝ タイミング遅延時間ＴＣ ＝＝＝
また、前述した実施形態において、タイミング遅延時間ＴＣは、回転速度設定電圧ＶＩＮＤ０（Ｖ）、ひいては回転速度設定電圧比ＶＩＮＤ（％）に比例するよう設定したが、これに限定されるものではない。例えば、図７において、回転速度設定電圧比ＶＩＮＤ（％）とタイミング遅延時間ＴＣとの間には、曲線を規定する所定の関数（二次関数、三次関数、指数関数、楕円関数など）を成立させてもよい。この場合、例えば、回転速度設定電圧比ＶＩＮＤ（％）に応じた曲線の接線の傾きをもとに、比較基準電圧Ｖｒの電圧レベルを調整するような論理回路によって構成可能である。

なお、回転速度設定電圧比ＶＩＮＤ（％）とタイミング遅延時間ＴＣとの間の関係が曲線とした場合、回転速度設定電圧比ＶＩＮＤ（％）に応じてタイミング遅延時間ＴＣが急激に変化する可能性もあるので、タイミング遅延時間ＴＣは、回転速度設定電圧比ＶＩＮＤ（％）に比例するように設定することが好ましい。

本発明の一実施形態に係るモータ駆動装置の全体構成を説明する図である。 本発明の一実施形態に係るモータ駆動装置に外部接続される駆動コイル周りの構成を説明する図である。 コンパレータ出力と駆動トランジスタのゲート入力との間の一般的な関係を説明する図である。 回転速度設定電圧比ＶＩＮＤ（％）と駆動トランジスタのゲート電極への入力との間の一般的な関係を説明する図である。 本発明の一実施形態に係る充放電回路周りの構成を説明する図である。 本発明の一実施形態に係るコンパレータ出力と駆動トランジスタのゲート入力との間の関係を説明する図である。 本発明の一実施形態に係る回転速度設定電圧比ＶＩＮＤ（％）とタイミング遅延時間ＴＣとの間の関係を説明する図である。 従来の回転速度設定電圧比ＶＩＮＤ（％）とタイミング遅延時間ＴＣとの間の関係を説明する図である。

符号の説明

１０、１１、１２ ホール素子
２１、２２、２３ コンパレータ
３０ 三相ロジック回路
４１ ソース側プリドライバ
４２ シンク側プリドライバ
５１、５２、５３、５４、５５、５６ ＮＭＯＳＦＥＴ
６１、６２、６３ 駆動コイル
７０ Ｆ／Ｖ積分回路
８０ レベルシフト回路
１００、１０１、１０２ 抵抗体
１０３ 直列抵抗体
１１０ オペアンプ
１１１ リミッタ回路
１２０、１２１、１２２ 充放電回路
１３０、１３１、１３２ 容量素子
１４０ 直列抵抗体
１４１、１４２ 抵抗体
２０１、２０２、２０３、３０１、３０２ ＰＮＰ型バイポーラトランジスタ
２００、２０４、２０５、２０６、３００、３０３ ＮＰＮ型バイポーラトランジスタ
５００ モータ駆動装置

Claims (11)

1. 位置検出部により生成されたモータの回転子及び固定子間の相対位置を示すパルス信号と、前記モータの回転速度を設定するための回転速度設定電圧と、に基づいて、前記モータの駆動コイルを通電させるための駆動トランジスタの導通／非導通を制御することで前記モータを駆動するモータ駆動装置において、
   前記回転速度設定電圧の電圧レベルに応じた遅延時間分、前記パルス信号を遅延させたパルス遅延信号を生成する制御回路を備え、
   前記制御回路は、
   充放電を行う容量素子と、
   前記回転速度設定電圧と所定電圧とに基づいて２つの異なる充放電基準電圧を生成する充放電基準電圧生成回路と、
   前記パルス信号のエッジタイミングで前記容量素子の充電／放電を切り替えるとともに、前記２つの充放電基準電圧間の電圧範囲で前記容量素子の充放電を行う充放電回路と、
   前記容量素子の充放電電圧と前記２つの充放電基準電圧間に含まれる比較基準電圧とを比較する比較回路と、を有し、
   前記比較回路の比較結果に基づいて前記パルス遅延信号を生成すること、
   を特徴とするモータ駆動装置。
2. 前記制御回路は、
   前記回転速度設定電圧の電圧レベルに比例した遅延時間分、前記パルス信号を遅延させた前記パルス遅延信号を生成すること、
   を特徴とする請求項１に記載のモータ駆動装置。
3. 前記制御回路は、
   前記比較回路において、前記充放電電圧が一方の電圧レベルから前記比較基準電圧と一致する電圧レベルになるまでの間の遅延時間分、前記パルス信号を遅延させた前記パルス遅延信号を生成すること、
   を特徴とする請求項１に記載のモータ駆動装置。
4. 前記充放電基準電圧生成回路は、
   前記回転速度設定電圧に基づいて生成される一方の前記充放電基準電圧を、所定の上限電圧若しくは下限電圧によって制限するためのリミッタ回路を有すること、
   を特徴とする請求項１に記載のモータ駆動装置。
5. 前記充放電基準電圧生成回路は、
   一方の端子に第１の電圧を供給するとともに他方の端子に前記第１の電圧より低い第２の電圧を供給した直列抵抗体を有し、
   当該直列抵抗体の第１の接続部の電圧を、電圧レベルの高い方の前記充放電基準電圧とし、
   当該直列抵抗体の前記第１の接続部より前記第２の電圧側にある第２の接続部の電圧を、電圧レベルの低い方の前記充放電基準電圧の制限値とし、
   前記リミッタ回路は、
   前記制限値以下に制限された前記回転速度設定電圧を、前記電圧レベルの低い方の前記充放電基準電圧とすること、
   を特徴とする請求項４に記載のモータ駆動装置。
6. 前記充放電基準電圧生成回路は、
   一方の端子に第１の電圧を供給するとともに他方の端子に前記第１の電圧より低い第２の電圧を供給した直列抵抗体を有し、
   当該直列抵抗体の第１の接続部の電圧については電圧レベルの高い方の前記充放電基準電圧の制限値とし、
   当該直列抵抗体の前記第１の接続部より前記第２の電圧側にある第２の接続部の電圧については電圧レベルの低い方の前記充放電基準電圧とし、
   前記リミッタ回路は、
   前記制限値以上に制限された前記回転速度設定電圧を、前記電圧レベルの高い方の前記充放電基準電圧とすること、
   を特徴とする請求項４に記載のモータ駆動装置。
7. 請求項５又は６に記載の前記直列抵抗体を同特性の抵抗体で構成したことを特徴とするモータ駆動装置。
8. 前記比較基準電圧は、一方の端子に前記回転速度設定電圧を供給するとともに他方の端子に前記所定電圧を供給した、直列抵抗体の所定の接続部の電圧としたことを特徴とする請求項１に記載のモータ駆動装置。
9. 前記直列抵抗体を同特性の抵抗体で構成したことを特徴とする請求項８に記載のモータ駆動装置。
10. 請求項５又は６及び請求項９に記載の前記直列抵抗体を同特性の抵抗体で構成したことを特徴とするモータ駆動装置。
11. 前記制御回路は、
    前記モータが三相モータの場合、前記容量素子、前記充放電回路及び前記比較回路を各相に設けるとともに、前記充放電基準電圧生成回路を各相共有にしたことを特徴とする請求項１に記載のモータ駆動装置。

Images