JP2985965B2 - 因数分解装置 - Google Patents
因数分解装置Info
- Publication number
- JP2985965B2 JP2985965B2 JP60295019A JP29501985A JP2985965B2 JP 2985965 B2 JP2985965 B2 JP 2985965B2 JP 60295019 A JP60295019 A JP 60295019A JP 29501985 A JP29501985 A JP 29501985A JP 2985965 B2 JP2985965 B2 JP 2985965B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- coefficient
- variable
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、因数分解装置に関する。
［従来技術とその問題点］
従来より簡易なプログラムを用いて数式を記憶し、そ
の後に記憶させた数式の変数に対応する数値を代入する
ことによって数式の演算を実行する小型電子式計算機は
あった。 しかしながら上記のような小型電子式計算機は、あく
までも数値データを用いて数式を処理するものであり、
変数のままで数式の処理、例えば多項式の代数式の展開
や因数分解など、を行なうものはなかった。したがっ
て、例えば、因数分解を行なう場合、使用者は自ら、２
次方程式の解の公式等を用いて計算を行ない、因数分解
を行なわなければならず、大変面倒であった。 ［発明の目的］ この発明は、上記のような実情に鑑みてなされたもの
で、代数式を入力することによって、より短時間のうち
に因数分解を実行することのできる因数分解装置を提供
することを目的とする。 ［発明の要点］ この発明は、入力された多項式の各項の次数を求め、
求めた次数と一致する因子を用いて因数分解を行なうよ
うにしたものである。 ［発明の実施例］ 以下変数A,Bを用いた２次多項式を因数分解する本発
明の一実施例について図面を参照して説明する。 まず第１図によりその回路構成を説明する。 同図において、11はキー入力部である。このキー入力
部11には、通常の数値キー（図では「NK」と表わす）11
aやファンクションキー（図では「FK」と表わす）11bの
他に、方程式を入力するための「Ａ」キー11c、「Ｂ」
キー11d、次数を入力するための「Λ（べき乗）」キー1
1e及びファクターキー（図では「FCTR」と表わす）11f
が備えられる。これらキー入力部11のキー操作に伴うキ
ー入力信号は、制御部12に送られる。この制御部12は、
キー入力部11からのキー入力信号により、他の各回路の
制御動作を行なうもので、アドレスバス13を介してレジ
スタ部14、データメモリ部15、スタックポインタ（図で
は「SP」と表わす）16、素数テーブル部17及びアドレス
ポインタ18にアドレス指定信号を出力する一方、アドレ
スラッチ回路19にラッチ信号を送出する。上記レジスタ
部14は、Ｘレジスタ14aとＹレジスタ14bからなるもの
で、データバス20に接続される。このデータバス20は、
上記データメモリ部15、スタックメモリ部21、素数テー
ブル部17、アドレスラッチ回路19、因数分解テーブル部
22、入力バッファ23、演算部24及び表示バッファ25と接
続される。上記スタックポインタ16は、制御部12からア
ドレスバス13を介して送られてくるアドレス指定信号に
応じて記憶内容を増減させ、その記憶内容をアドレス指
定データとして上記スタックメモリ部21に送出する。上
記データメモリ部15は、第２図に示すように因数分解動
作時のデータを記憶する９個のレジスタ、すなわち、Ａ
レジスタ15a、Ｂレジスタ15b、Ｃレジスタ15c、Ｄレジ
スタ15d、Ｅレジスタ15e、Ｆレジスタ15f、Ｇレジスタ1
5g、Ｈレジスタ15h及びＩレジスタ15iから構成される。
上記アドレスラッチ回路19は、制御部12からのラッチ信
号により、データバス20を介して送られてくるデータに
従って因数分解テーブル部22のアドレス指定を行ない、
因数分解テーブル部22に記憶されているデータを読出さ
せる。上記アドレスポインタ18は、アドレスバス13から
のアドレス指定信号により、順次キー入力データを記憶
させるべく入力バッファ23のアドレス指定を行なう。上
記表示バッファ25は、データバス20を介して送られてく
るデータを表示データとして保持すると共に、その保持
データを表示部26に送出して表示を行なわせる。 次に上記実施例の動作について説明する。 ここでは、２次の多項式 A2＋2AB＋9A＋18B を因数分解するものとする。 まず、第３図（１）に示すように多項式の入力を行な
うために、キー入力部11の数値キー11a、ファンクショ
ンキー11b、「Ａ」キー11c、「Ｂ」キー11d及び「Λ」
キー11eによって、 「Ａ」「Λ」「２」「＋」「２」「×」「Ａ」「×」
「Ｂ」「＋」「９」「×」「Ａ」「＋」「１」「８」
「×」「Ｂ」 とキー入力すると、そのキー入力信号に応じて制御部12
がアドレスポインタ18に順次アドレス指定データを送
り、入力バッファ23に式データを記憶させる。この入力
バッファ23の記憶データは、表示データとしてデータバ
ス20を介して表示バッファ25に送られ、表示部26に第３
図（１）に示すように 「Ａ」「Λ」「２」「＋」「２」「＊」「Ａ」「＊」
「Ｂ」「＋」「９」「＊」「Ａ」「＋」「１」「８」
「＊」「Ｂ」 なる表示がなされる。なお、記号「＊」は乗算記号
「×」を示すものであり、アルファベットの第24字
「ｘ」と区別するためのものである。この時点で入力バ
ッファ23には、表示部26に表示されたデータ 「Ａ」「Λ」「２」「＋」「２」「＊」「Ａ」「＊」
「Ｂ」「＋」「９」「＊」「Ａ」「＋」「１」「８」
「＊」「Ｂ」 と、これに続くエンドコード「／」とが記憶される。 次いで第３図（２）に示すように因数分解の実行を指
定するファクターキー11fを操作すると、第４図に示す
処理がなされる。 同図においては、まず初めにステップS01に示すよう
に入力バッファ23に記憶されている式データにおける
「A2」の係数データ「１」、「A1」の係数データ「２＊
Ｂ＋９」、「A0」の係数データ「18＊Ｂ」がそれぞれデ
ータメモリ部15のＡレジスタ15a、Ｂレジスタ15b、Ｃレ
ジスタ15cに記憶される。次いでステップS02に進み、Ｃ
レジスタ15cに記憶される「A0」の係数データ「18＊
Ｂ」の数値部「18」が読出され、素数テーブル部17に記
憶されている素数データによって素数分解されて「２×
32」となる。この「２×32」から得られる数値「18」の
約数データとして、「１」、「２」、「３」、「６」、
「９」及び「18」が、順次スタックポインタ16のアドレ
ス指定に従って、スタックメモリ部21の先頭アドレス
「０」から「５」に書込まれる。この時点でスタックポ
インタ16の値は「６」となる。次にステップS03におい
て、Ｂレジスタ15bの記憶する「A1」の係数データ「２
＊Ｂ＋９」がＸレジスタ14aに転送される。そして、続
くステップS04でＸレジスタ14aに新たに記憶されたデー
タ「２＊Ｂ＋９」の変数「Ｂ」についての次数「１」が
同レジスタ部14内のＹレジスタ14bに記憶される。その
後、ステップS05に進み、Ｙレジスタ14bの記憶データ
「１」が今度はデータメモリ部15のＤレジスタ15dに転
送される。次のステップS06では、Ｃレジスタ15cの記憶
する「A0」の係数データ「18＊Ｂ」がＸレジスタ14aに
転送される。その後にステップS07でＸレジスタ14aに新
たに記憶されたデータ「18＊Ｂ」の変数「Ｂ」について
の次数「１」が同レジスタ部14内のＹレジスタ14bに記
憶される。その後、ステップS08に進み、Ｙレジスタ14b
の記憶データ「１」が今度はデータメモリ部15のＥレジ
スタ15eに転送される。そして、次のステップS09におい
て、Ｄレジスタ15dの数値データ「１」とＥレジスタ15e
の数値データ「１」とに従って、図中に示すように因数
分解テーブル部22の座標「1,1」位置に記憶されている
次数データ「０」を読出し、Ｆレジスタ15fに設定す
る。次いでこの次数データが「15」であるか否かを次の
ステップS10で判断する。この場合、Ｆレジスタ15fの数
値データは「０」であるので、判断結果はNOとなり、次
にステップS11に進む。なお、ここで判断結果がYESとな
った場合は、因数分解を行なうことが不可とされるもの
である。続くステップS11では、Ｆレジスタ15fの数値デ
ータが「０」であるか、あるいは、「１」であるか判断
される。ここではＦレジスタ15fは「０」であるので、
次にステップS12に進み、Ｈレジスタ15hに数値データ
「１」を設定する。Ｅまた、Ｆレジスタ15fが「１」で
あると判断された場合は、次にステップS13に進み、Ｈ
レジスタ15hに変数「Ｂ」を設定する。ステップS12ある
いはステップS13でＨレジスタ15hへのデータ設定が終わ
ると、次にステップS14に進み、スタックポインタ16の
値を「−１」更新設定して「５」とすると共に、この値
「５」に従ってスタックメモリ部21に書込まれている数
値データ「18」を読出し、Ｉレジスタ15iに設定する。
次いでステップS15に進み、Ｉレジスタ15iの数値データ
「18」とＨレジスタ15hの数値データ「１」とによっ
て、乗算 18＊１ を行ない、その積「18」を新たにＸレジスタ14aに設定
する。その後、ステップS16において、このＸレジスタ1
4aの数値データ「18」、Ｂレジスタ15bの記憶する
「A1」の係数データ「２＊Ｂ＋９」、Ｃレジスタ15cの
記憶する「A0」の係数データ「18＊Ｂ」を用いて、演算 182＋（２＊Ｂ＋９）＊18＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「54B＋486」となるので、
判断結果はNOとなり、次にステップS17に進んで、上記
ステップS16と同データを用いて、演算 182−（２＊Ｂ＋９）＊18＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「18B＋162」となるので、
ここでも判断結果はNOとなり、次にステップS18に進ん
で、スタックポインタ16の値が「０」であるか否か判断
する。もし、「０」であると判断されると、因数分解を
行なうことが不可であることになるが、ここではスタッ
クポインタ16の値は「５」であるので、「０」ではない
と判断され、再び上記ステップS14に進む。そして、ス
テップS14でスタックポインタ16の値を「−１」更新設
定して「４」とすると共に、この値「４」に従ってスタ
ックメモリ部21に書込まれている数値データ「９」を読
出し、Ｉレジスタ15iに設定する。次いでステップS15に
進み、Ｉレジスタ15iの数値データ「９」とＨレジスタ1
5hの数値データ「１」とによって、乗算 ９＊１ を行ない、その積「９」を新たにＸレジスタ14aに設定
する。その後、ステップS16において、このＸレジスタ1
4aの数値データ「９」、Ｂレジスタ15bの記憶する
「A1」の係数データ「２＊Ｂ＋９」、Ｃレジスタ15cの
記憶する「A0」の係数データ「18＊Ｂ」を用いて、演算 92＋（２＊Ｂ＋９）＊９＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「36B＋162」となるので、
判断結果はNOとなり、次にステップS17に進んで、上記
ステップS16と同データを用いて、演算 92−（２＊Ｂ＋９）＊９＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「０」となるので、判断結
果はYESとなり、次にステップS19に進む。ステップS19
では、Ｃレジスタ15cの記憶する「A0」の係数データ「1
8＊Ｂ」とＸレジスタ14aのデータ「９」によって、除算 （18＊Ｂ）÷９ が行なわれ、その商データ「２＊Ｂ」がＧレジスタ15g
に設定される。そして、最後にステップS20において、
Ｘレジスタ14aの記憶するデータ「９」とＧレジスタ15g
の記憶するデータ「２＊Ｂ」とを用いて表示バッファ25
に 「（Ａ＋９）（Ａ＋2B）」 なる表示データを送出し、表示部26に第３図（２）に示
すような表示を行なわせて、動作を終了する。なお、こ
の場合、Ｇレジスタ15gの記憶するデータ「２＊Ｂ」に
おける乗算記号「＊」は、その表示を省略するように処
理される。 また、ここでは具体的なデータを用いた説明は行なわ
ないが、上記ステップS16で、Ｘレジスタ14aの数値デー
タとＢレジスタ15bの記憶する「A1」の係数データ及び
Ｃレジスタ15cの記憶する「A0」の係数データを用い
て、演算 X2＋BX＋Ｃ が行なわれ、その演算結果が「０」であると判断された
場合は、次にステップS21に進み、上記ステップS19と同
じくＣレジスタ15cの記憶する「A0」の係数データとＸ
レジスタ14aのデータによって、除算 Ｃ÷Ｘ が行なわれ、その商データがＧレジスタ15gに設定され
る。そして、最後にステップS22において、Ｘレジスタ1
4aの記憶するデータとＧレジスタ15gの記憶するデータ
とを用いて表示バッファ25に 「（Ａ−Ｘ）（Ａ−Ｇ）」 なる表示データを送出し、表示部26に表示をさせて、こ
の動作を終了する。 ［発明の効果］ 以上詳記したようにこの発明によれば、入力された多
項式の各項の次数を求め、求めた次数と一致する因子を
用いて因数分解を行なうようにしたので、代数式を入力
することによって、より短時間のうちに因数分解を実行
することのできる因数分解装置を提供することができ
る。
の後に記憶させた数式の変数に対応する数値を代入する
ことによって数式の演算を実行する小型電子式計算機は
あった。 しかしながら上記のような小型電子式計算機は、あく
までも数値データを用いて数式を処理するものであり、
変数のままで数式の処理、例えば多項式の代数式の展開
や因数分解など、を行なうものはなかった。したがっ
て、例えば、因数分解を行なう場合、使用者は自ら、２
次方程式の解の公式等を用いて計算を行ない、因数分解
を行なわなければならず、大変面倒であった。 ［発明の目的］ この発明は、上記のような実情に鑑みてなされたもの
で、代数式を入力することによって、より短時間のうち
に因数分解を実行することのできる因数分解装置を提供
することを目的とする。 ［発明の要点］ この発明は、入力された多項式の各項の次数を求め、
求めた次数と一致する因子を用いて因数分解を行なうよ
うにしたものである。 ［発明の実施例］ 以下変数A,Bを用いた２次多項式を因数分解する本発
明の一実施例について図面を参照して説明する。 まず第１図によりその回路構成を説明する。 同図において、11はキー入力部である。このキー入力
部11には、通常の数値キー（図では「NK」と表わす）11
aやファンクションキー（図では「FK」と表わす）11bの
他に、方程式を入力するための「Ａ」キー11c、「Ｂ」
キー11d、次数を入力するための「Λ（べき乗）」キー1
1e及びファクターキー（図では「FCTR」と表わす）11f
が備えられる。これらキー入力部11のキー操作に伴うキ
ー入力信号は、制御部12に送られる。この制御部12は、
キー入力部11からのキー入力信号により、他の各回路の
制御動作を行なうもので、アドレスバス13を介してレジ
スタ部14、データメモリ部15、スタックポインタ（図で
は「SP」と表わす）16、素数テーブル部17及びアドレス
ポインタ18にアドレス指定信号を出力する一方、アドレ
スラッチ回路19にラッチ信号を送出する。上記レジスタ
部14は、Ｘレジスタ14aとＹレジスタ14bからなるもの
で、データバス20に接続される。このデータバス20は、
上記データメモリ部15、スタックメモリ部21、素数テー
ブル部17、アドレスラッチ回路19、因数分解テーブル部
22、入力バッファ23、演算部24及び表示バッファ25と接
続される。上記スタックポインタ16は、制御部12からア
ドレスバス13を介して送られてくるアドレス指定信号に
応じて記憶内容を増減させ、その記憶内容をアドレス指
定データとして上記スタックメモリ部21に送出する。上
記データメモリ部15は、第２図に示すように因数分解動
作時のデータを記憶する９個のレジスタ、すなわち、Ａ
レジスタ15a、Ｂレジスタ15b、Ｃレジスタ15c、Ｄレジ
スタ15d、Ｅレジスタ15e、Ｆレジスタ15f、Ｇレジスタ1
5g、Ｈレジスタ15h及びＩレジスタ15iから構成される。
上記アドレスラッチ回路19は、制御部12からのラッチ信
号により、データバス20を介して送られてくるデータに
従って因数分解テーブル部22のアドレス指定を行ない、
因数分解テーブル部22に記憶されているデータを読出さ
せる。上記アドレスポインタ18は、アドレスバス13から
のアドレス指定信号により、順次キー入力データを記憶
させるべく入力バッファ23のアドレス指定を行なう。上
記表示バッファ25は、データバス20を介して送られてく
るデータを表示データとして保持すると共に、その保持
データを表示部26に送出して表示を行なわせる。 次に上記実施例の動作について説明する。 ここでは、２次の多項式 A2＋2AB＋9A＋18B を因数分解するものとする。 まず、第３図（１）に示すように多項式の入力を行な
うために、キー入力部11の数値キー11a、ファンクショ
ンキー11b、「Ａ」キー11c、「Ｂ」キー11d及び「Λ」
キー11eによって、 「Ａ」「Λ」「２」「＋」「２」「×」「Ａ」「×」
「Ｂ」「＋」「９」「×」「Ａ」「＋」「１」「８」
「×」「Ｂ」 とキー入力すると、そのキー入力信号に応じて制御部12
がアドレスポインタ18に順次アドレス指定データを送
り、入力バッファ23に式データを記憶させる。この入力
バッファ23の記憶データは、表示データとしてデータバ
ス20を介して表示バッファ25に送られ、表示部26に第３
図（１）に示すように 「Ａ」「Λ」「２」「＋」「２」「＊」「Ａ」「＊」
「Ｂ」「＋」「９」「＊」「Ａ」「＋」「１」「８」
「＊」「Ｂ」 なる表示がなされる。なお、記号「＊」は乗算記号
「×」を示すものであり、アルファベットの第24字
「ｘ」と区別するためのものである。この時点で入力バ
ッファ23には、表示部26に表示されたデータ 「Ａ」「Λ」「２」「＋」「２」「＊」「Ａ」「＊」
「Ｂ」「＋」「９」「＊」「Ａ」「＋」「１」「８」
「＊」「Ｂ」 と、これに続くエンドコード「／」とが記憶される。 次いで第３図（２）に示すように因数分解の実行を指
定するファクターキー11fを操作すると、第４図に示す
処理がなされる。 同図においては、まず初めにステップS01に示すよう
に入力バッファ23に記憶されている式データにおける
「A2」の係数データ「１」、「A1」の係数データ「２＊
Ｂ＋９」、「A0」の係数データ「18＊Ｂ」がそれぞれデ
ータメモリ部15のＡレジスタ15a、Ｂレジスタ15b、Ｃレ
ジスタ15cに記憶される。次いでステップS02に進み、Ｃ
レジスタ15cに記憶される「A0」の係数データ「18＊
Ｂ」の数値部「18」が読出され、素数テーブル部17に記
憶されている素数データによって素数分解されて「２×
32」となる。この「２×32」から得られる数値「18」の
約数データとして、「１」、「２」、「３」、「６」、
「９」及び「18」が、順次スタックポインタ16のアドレ
ス指定に従って、スタックメモリ部21の先頭アドレス
「０」から「５」に書込まれる。この時点でスタックポ
インタ16の値は「６」となる。次にステップS03におい
て、Ｂレジスタ15bの記憶する「A1」の係数データ「２
＊Ｂ＋９」がＸレジスタ14aに転送される。そして、続
くステップS04でＸレジスタ14aに新たに記憶されたデー
タ「２＊Ｂ＋９」の変数「Ｂ」についての次数「１」が
同レジスタ部14内のＹレジスタ14bに記憶される。その
後、ステップS05に進み、Ｙレジスタ14bの記憶データ
「１」が今度はデータメモリ部15のＤレジスタ15dに転
送される。次のステップS06では、Ｃレジスタ15cの記憶
する「A0」の係数データ「18＊Ｂ」がＸレジスタ14aに
転送される。その後にステップS07でＸレジスタ14aに新
たに記憶されたデータ「18＊Ｂ」の変数「Ｂ」について
の次数「１」が同レジスタ部14内のＹレジスタ14bに記
憶される。その後、ステップS08に進み、Ｙレジスタ14b
の記憶データ「１」が今度はデータメモリ部15のＥレジ
スタ15eに転送される。そして、次のステップS09におい
て、Ｄレジスタ15dの数値データ「１」とＥレジスタ15e
の数値データ「１」とに従って、図中に示すように因数
分解テーブル部22の座標「1,1」位置に記憶されている
次数データ「０」を読出し、Ｆレジスタ15fに設定す
る。次いでこの次数データが「15」であるか否かを次の
ステップS10で判断する。この場合、Ｆレジスタ15fの数
値データは「０」であるので、判断結果はNOとなり、次
にステップS11に進む。なお、ここで判断結果がYESとな
った場合は、因数分解を行なうことが不可とされるもの
である。続くステップS11では、Ｆレジスタ15fの数値デ
ータが「０」であるか、あるいは、「１」であるか判断
される。ここではＦレジスタ15fは「０」であるので、
次にステップS12に進み、Ｈレジスタ15hに数値データ
「１」を設定する。Ｅまた、Ｆレジスタ15fが「１」で
あると判断された場合は、次にステップS13に進み、Ｈ
レジスタ15hに変数「Ｂ」を設定する。ステップS12ある
いはステップS13でＨレジスタ15hへのデータ設定が終わ
ると、次にステップS14に進み、スタックポインタ16の
値を「−１」更新設定して「５」とすると共に、この値
「５」に従ってスタックメモリ部21に書込まれている数
値データ「18」を読出し、Ｉレジスタ15iに設定する。
次いでステップS15に進み、Ｉレジスタ15iの数値データ
「18」とＨレジスタ15hの数値データ「１」とによっ
て、乗算 18＊１ を行ない、その積「18」を新たにＸレジスタ14aに設定
する。その後、ステップS16において、このＸレジスタ1
4aの数値データ「18」、Ｂレジスタ15bの記憶する
「A1」の係数データ「２＊Ｂ＋９」、Ｃレジスタ15cの
記憶する「A0」の係数データ「18＊Ｂ」を用いて、演算 182＋（２＊Ｂ＋９）＊18＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「54B＋486」となるので、
判断結果はNOとなり、次にステップS17に進んで、上記
ステップS16と同データを用いて、演算 182−（２＊Ｂ＋９）＊18＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「18B＋162」となるので、
ここでも判断結果はNOとなり、次にステップS18に進ん
で、スタックポインタ16の値が「０」であるか否か判断
する。もし、「０」であると判断されると、因数分解を
行なうことが不可であることになるが、ここではスタッ
クポインタ16の値は「５」であるので、「０」ではない
と判断され、再び上記ステップS14に進む。そして、ス
テップS14でスタックポインタ16の値を「−１」更新設
定して「４」とすると共に、この値「４」に従ってスタ
ックメモリ部21に書込まれている数値データ「９」を読
出し、Ｉレジスタ15iに設定する。次いでステップS15に
進み、Ｉレジスタ15iの数値データ「９」とＨレジスタ1
5hの数値データ「１」とによって、乗算 ９＊１ を行ない、その積「９」を新たにＸレジスタ14aに設定
する。その後、ステップS16において、このＸレジスタ1
4aの数値データ「９」、Ｂレジスタ15bの記憶する
「A1」の係数データ「２＊Ｂ＋９」、Ｃレジスタ15cの
記憶する「A0」の係数データ「18＊Ｂ」を用いて、演算 92＋（２＊Ｂ＋９）＊９＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「36B＋162」となるので、
判断結果はNOとなり、次にステップS17に進んで、上記
ステップS16と同データを用いて、演算 92−（２＊Ｂ＋９）＊９＋18＊Ｂ が行なわれ、その演算結果が「０」となるか否か判断さ
れる。この場合、演算結果は「０」となるので、判断結
果はYESとなり、次にステップS19に進む。ステップS19
では、Ｃレジスタ15cの記憶する「A0」の係数データ「1
8＊Ｂ」とＸレジスタ14aのデータ「９」によって、除算 （18＊Ｂ）÷９ が行なわれ、その商データ「２＊Ｂ」がＧレジスタ15g
に設定される。そして、最後にステップS20において、
Ｘレジスタ14aの記憶するデータ「９」とＧレジスタ15g
の記憶するデータ「２＊Ｂ」とを用いて表示バッファ25
に 「（Ａ＋９）（Ａ＋2B）」 なる表示データを送出し、表示部26に第３図（２）に示
すような表示を行なわせて、動作を終了する。なお、こ
の場合、Ｇレジスタ15gの記憶するデータ「２＊Ｂ」に
おける乗算記号「＊」は、その表示を省略するように処
理される。 また、ここでは具体的なデータを用いた説明は行なわ
ないが、上記ステップS16で、Ｘレジスタ14aの数値デー
タとＢレジスタ15bの記憶する「A1」の係数データ及び
Ｃレジスタ15cの記憶する「A0」の係数データを用い
て、演算 X2＋BX＋Ｃ が行なわれ、その演算結果が「０」であると判断された
場合は、次にステップS21に進み、上記ステップS19と同
じくＣレジスタ15cの記憶する「A0」の係数データとＸ
レジスタ14aのデータによって、除算 Ｃ÷Ｘ が行なわれ、その商データがＧレジスタ15gに設定され
る。そして、最後にステップS22において、Ｘレジスタ1
4aの記憶するデータとＧレジスタ15gの記憶するデータ
とを用いて表示バッファ25に 「（Ａ−Ｘ）（Ａ−Ｇ）」 なる表示データを送出し、表示部26に表示をさせて、こ
の動作を終了する。 ［発明の効果］ 以上詳記したようにこの発明によれば、入力された多
項式の各項の次数を求め、求めた次数と一致する因子を
用いて因数分解を行なうようにしたので、代数式を入力
することによって、より短時間のうちに因数分解を実行
することのできる因数分解装置を提供することができ
る。
【図面の簡単な説明】
図面はこの発明の一実施例を示すもので、第１図は回路
構成を示すブロック図、第２図は第１図はデータメモリ
部の詳細な構成を示す図、第３図はキー操作とそれに対
応する表示状態を示す図、第４図はファクターキー操作
に応じた動作の処理内容を示すフローチャートである。 11……キー入力部、11a……数値キー、11b……ファンク
ションキー、11c……Ａ」キー、11d……「Ｂ」キー、11
e……「Λ」キー、11f……ファクターキー（FCTR）、12
……制御部、13……アドレスバス、14……レジスタ部、
14a……Ｘレジスタ、14b……Ｙレジスタ、15……データ
メモリ部、15a……Ａレジスタ、15b……Ｂレジスタ、15
c……Ｃレジスタ、15d……Ｄレジスタ、15e……Ｅレジ
スタ、15f……Ｆレジスタ、15g……Ｇレジスタ、15h…
…Ｈレジスタ、15i……Ｉレジスタ、16……スタックポ
インタ、17……素数テーブル部、18……アドレスポイン
タ、19……アドレスラッチ回路、20……データバス、21
……スタックメモリ部、22……因数分解テーブル部、23
……入力バッファ、24……演算部、25……表示バッフ
ァ、26……表示部。
構成を示すブロック図、第２図は第１図はデータメモリ
部の詳細な構成を示す図、第３図はキー操作とそれに対
応する表示状態を示す図、第４図はファクターキー操作
に応じた動作の処理内容を示すフローチャートである。 11……キー入力部、11a……数値キー、11b……ファンク
ションキー、11c……Ａ」キー、11d……「Ｂ」キー、11
e……「Λ」キー、11f……ファクターキー（FCTR）、12
……制御部、13……アドレスバス、14……レジスタ部、
14a……Ｘレジスタ、14b……Ｙレジスタ、15……データ
メモリ部、15a……Ａレジスタ、15b……Ｂレジスタ、15
c……Ｃレジスタ、15d……Ｄレジスタ、15e……Ｅレジ
スタ、15f……Ｆレジスタ、15g……Ｇレジスタ、15h…
…Ｈレジスタ、15i……Ｉレジスタ、16……スタックポ
インタ、17……素数テーブル部、18……アドレスポイン
タ、19……アドレスラッチ回路、20……データバス、21
……スタックメモリ部、22……因数分解テーブル部、23
……入力バッファ、24……演算部、25……表示バッフ
ァ、26……表示部。
Claims (1)
- (57)【特許請求の範囲】 １．２変数２次の多項式の内、少なくとも一方の変数の
次数２の項の係数が１であり、かつその変数が含まれな
い項が一つだけ存在する多項式を因数分解する因数分解
装置であって、 入力した多項式データを記憶する多項式データ記憶手段
と、 前記多項式データ記憶手段に記憶された多項式データか
ら、前記次数２の項の係数が１である第１の変数につい
て各次数毎の係数データを抽出する抽出手段と、 前記抽出した係数データを記憶する係数記憶手段と、 前記係数記憶手段に記憶された次数０の係数データの数
値データの約数を算出する手段と、 この算出された約数を記憶する約数記憶手段と、 前記係数記憶手段に記憶された次数１及び０の係数デー
タに含まれる第２の変数の次数が等しいときは、前記約
数記憶手段に記憶された約数を順次読み出して前記多項
式データの第１の変数に代入し、前記次数０の係数デー
タに含まれる第２の変数の次数が２で前記次数１の係数
データに含まれる第２の変数の次数が０または１のとき
は、前記約数に第２の変数を乗算したデータを前記多項
式データの第１の変数に代入する第１の演算手段と、 前記第１の演算手段による演算結果が０となった場合の
代入データを除数として前記次数０の係数データを除算
して商を得る第２の演算手段と、 前記除数及び商を用いて因数分解結果を出力する出力手
段と を備えた因数分解装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295019A JP2985965B2 (ja) | 1985-12-26 | 1985-12-26 | 因数分解装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295019A JP2985965B2 (ja) | 1985-12-26 | 1985-12-26 | 因数分解装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62154054A JPS62154054A (ja) | 1987-07-09 |
| JP2985965B2 true JP2985965B2 (ja) | 1999-12-06 |
Family
ID=17815277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60295019A Expired - Lifetime JP2985965B2 (ja) | 1985-12-26 | 1985-12-26 | 因数分解装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985965B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200009801A (ko) * | 2018-07-20 | 2020-01-30 | 이쿠얼키 주식회사 | 상수분해를 통한 인수분해 방법 및 이를 지원하는 디바이스 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4798268B2 (ja) * | 2009-07-17 | 2011-10-19 | カシオ計算機株式会社 | 電子機器およびプログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195673A (ja) * | 1984-03-16 | 1985-10-04 | Fujitsu Ltd | 因数分解装置 |
-
1985
- 1985-12-26 JP JP60295019A patent/JP2985965B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 増田真郎「パーソナルコンピュータによる数学入門▲ＩＩ▼」Ｐ．１６８−１７４，昭和６０年２月，サイエンス社発行 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200009801A (ko) * | 2018-07-20 | 2020-01-30 | 이쿠얼키 주식회사 | 상수분해를 통한 인수분해 방법 및 이를 지원하는 디바이스 |
| KR102282126B1 (ko) | 2018-07-20 | 2021-07-28 | 이쿠얼키 주식회사 | 상수분해를 통한 인수분해 방법 및 이를 지원하는 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62154054A (ja) | 1987-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172287A (en) | General purpose data processing apparatus for processing vector instructions | |
| EP0075745B1 (en) | Method and apparatus for division | |
| JPH0145649B2 (ja) | ||
| JPH022171B2 (ja) | ||
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| JP2985965B2 (ja) | 因数分解装置 | |
| CA1170773A (en) | Data processor using a read only memory for selecting a part of a register into which data is written | |
| JPS5939774B2 (ja) | 指数関数の演算方式 | |
| JPS5834037B2 (ja) | アドレス計算装置 | |
| US4135250A (en) | System for clearing input data in electronic computer | |
| JP3941265B2 (ja) | 計算装置及び記憶媒体 | |
| JP3567576B2 (ja) | 電子計算機 | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| JP2819931B2 (ja) | マイクロプロセッサ | |
| JP3817937B2 (ja) | 計算装置、及び記憶媒体 | |
| JP2951685B2 (ja) | 固定小数点演算器 | |
| JP3498323B2 (ja) | 電子式計算機及び演算処理方法 | |
| JPH0628153A (ja) | 低誤差計算処理装置 | |
| EP0729105A1 (en) | Computer with a check function | |
| JPS63254525A (ja) | 除算装置 | |
| JPS5911947B2 (ja) | 電子式卓上計算機 | |
| JPS62154055A (ja) | 小型電子式計算機 | |
| JPH0625981B2 (ja) | 数式演算機能を有する小型電子式計算機 | |
| JPS6037636Y2 (ja) | 小数点移動装置 | |
| US6628293B2 (en) | Format varying computer system |