JP2982032B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は１ライン分の画像データ
を高速に処理する画像処理装置に関する。

【０００２】

【従来の技術】ディジタル複写機、ファクシミリ装置等
の画像入出力システムでは、その入力手段として例え
ば、原稿面を光走査して画素単位に走査、サンプリング
して１ラインごとに光電変換して読み取る電荷結合素子
（以下ＣＣＤと記す。）等の光電変換素子が用いられて
いる。そして、この光電変換素子によって得られた画像
データに対して補正処理等の画像処理を施す画像処理装
置が良く知られている。

【０００３】このような画像処理装置では、例えばＣＣ
ＤをラインセンサとしてＡ０サイズ程の幅広原稿を高解
像度で読み取る場合、高画素密度で長尺なＣＣＤライン
センサを用いなければならない。しかしながら、実際に
は半導体集積技術における製造上の問題等から、そのよ
うな長尺の１ライン分の画像データを読み取ることので
きる素子を製造することが困難である。

【０００４】そこで、従来は、例えば特開昭５７−２６
９６３号公報や特開昭５８−１３１８６０号公報に示さ
れるように、複数の素子をライン状に並設して画像の１
走査ラインの領域を複数に分割させて読み取り、その後
に分割されていた画像データを１ラインの画像データに
直す処理を施すことが行われている。

【０００５】

【発明が解決しようとする課題】しかしながら、Ａ０サ
イズ程の原稿の１ライン分の読み取りデータは当然のこ
とながらデータ量が多く、ライン単位の処理では処理速
度が遅くなり、リアルタイム性が要求される画像処理が
困難になる場合があるという問題点がある。

【０００６】一方、複数の素子の画像データごとに画像
処理を施すことも考えられるが、この場合には、注目画
素の画像データ以外に周辺の画素の画像データを使用す
るディジタルフィルタ処理等の画像処理では、素子の境
界近傍の画素については画像処理を行うことができなく
なるという問題点がある。

【０００７】そこで本発明の目的は、１ライン分の画像
データに対して画像処理を高速に行うことができるよう
にした画像処理装置を提供することにある。

【０００８】本発明の他の目的は、注目画素に対してそ
の周辺の複数の画素の画像データを用いて行う画像処理
を、１ライン分の画像データに対して行う場合に、処理
できない画素が生じることなく、画像処理を高速に行う
ことができるようにした画像処理装置を提供することに
ある。

【０００９】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）全体として１ライン分の画像データを少なく
とも所定の画素列分ずつ重複させながら分割して読み取
るように端部近傍をライン方向に重複させながら配置し
た複数のイメージセンサと、（ロ）前記した端部近傍で
は、注目画素の画像データを出力する方のイメージセン
サが出力する重複部分の画像データを用いて、それぞれ
のイメージセンサによる画像の連結部分の補正を独立に
行う画像処理手段とを画像処理装置に具備させる。

【００１０】すなわち請求項１記載の発明では、イメー
ジセンサをそれらの端部近傍をライン方向に重複させな
がら複数配置すると共に、端部近傍では、注目画素の画
像データを出力する方のイメージセンサが出力する重複
部分の画像データを用いて、それぞれのイメージセンサ
による画像の連結部分の補正を独立に行うようにして画
像の連結部分の補正を行うようにしている。

【００１１】請求項２記載の発明で請求項１記載の発明
における画像処理手段は、イメージセンサごとの画像デ
ータを並列して処理することを特徴としている。これに
より、画像処理が高速化する。

【００１２】請求項３記載の発明で請求項１記載の発明
における画像処理手段は、注目画素に対してその周辺の
複数の画素の画像データを用いる画像処理を行うことを
特徴としている。

【００１３】請求項３記載の発明の画像処理装置の画像
処理手段は、請求項１記載の発明において、注目画素に
対してその周辺の画素の画像データを用いて、画像の連
結部分の補正を行うことを特徴としている。

【００１４】この画像処理装置では、注目画素に対して
その周辺の画素の画像データを用いて、画像の連結部分
の補正を行っている。

【００１５】請求項４記載の画像処理装置の画像処理手
段は、請求項１記載の画像処理装置において、注目画素
の色情報をその周辺の画素の画像データに基づいて補正
することにより画像の連結部分の補正を行う際、前記端
部近傍では、注目画素の画像データを出力する方のイメ
ージセンサが出力する重複部分の画像データを周辺の画
素の画像データとして用いる補正手段を含むことを特徴
としている。

【００１６】請求項５記載の画像処理装置の画像処理手
段は、請求項１記載の画像処理装置において、特定の特
徴を有する画像が連結している部分を識別する場合にお
いて、近接する複数の画素の画像データに基づいて、画
像の連結が途切れている部分を補う補正を行う連結補正
手段を含むことを特徴としている。

【００１７】請求項６記載の画像処理装置の画像処理手
段は、請求項１記載の画像処理装置において、注目画素
の周辺の画素の前記補正後の画像データを用いたフィル
タ処理手段を含むことを特徴としている。

【００１８】

【００１９】

【００２０】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２ないし図４１は本発明の一実施例に係
るものであり、本実施例は本発明をディジタル複写機に
適用した例である。

【００２１】本実施例のディジタル複写機は、フルカラ
ーイメージセンサで原稿を読み取り、種々の画像処理、
画像編集を行った画像データを蓄えるページメモリを搭
載したイメージスキャナ部と、このイメージスキャナ部
で蓄えられた画像データを２色でプリントするプリント
部とで構成されている。イメージスキャナ部には、コピ
ー枚数や種々の画像処理・編集機能等をユーザが指定す
るためのコントロールパネルが設けられており、このコ
ントロールパネルによる指定によって所望のコピーを得
ることができるようになっている。

【００２２】図２はイメージスキャナ部の構成を示すブ
ロック図である。イメージスキャナ部２２０は、ＣＣＤ
を用いたイメージセンサ３０８を有し、このイメージセ
ンサ３０８はＣＣＤドライブ回路２００上に取り付けら
れている。ＣＣＤドライブ回路２００の後段には順に、
アナログ回路２０１、ビデオ（１）回路２０２、ビデオ
（２）回路２０３、カラー回路２０４、ディジタルフィ
ルタ回路（以下、ＤＦ回路と記す。）２０６および中間
調処理回路（以下、ＨＴＰ回路と記す。）２０７が設け
られている。また、カラー回路２０４には領域認識回路
（以下、ＡＲ回路と記す。）２０５が接続され、ＨＴＰ
回路２０７には編集回路（以下、ＥＤＩＴ回路と記
す。）２０８が接続されている。また、ビデオ（１）回
路２０２〜ＨＴＰ回路２０７、ＡＲ回路２０５およびＥ
ＤＩＴ回路２０８とこれらを制御する中央処理装置（以
下、ＣＰＵと記す。）（１）回路２０９とは、システム
バスの規格の一つであるＶＭＥバス１６によって互いに
接続されている。また、回路２０２〜２０９を画像処理
部２１４とする。

【００２３】ＨＴＰ回路２０７の後段にはデータ処理回
路２１０が接続されている。このデータ処理回路２１０
にはＣＰＵ（２）回路２１１およびページメモリ回路２
１２が接続されている。また、ＣＰＵ（２）回路２１１
にはコントロールパネル２１３が接続されている。デー
タ処理回路２１０は画像データ２１５をプリント部に出
力すると共に、プリント部からの制御信号２３８を入力
するようになっている。また、ＣＰＵ（２）回路２１１
は制御データ線１２０を介してＣＰＵ（１）回路２０９
と接続されていると共に、制御データ線２３７を介して
プリント部の制御部に接続されている。

【００２４】図３はプリント部の構成を示すブロック図
である。プリント部２２１は、イメージスキャナ部２２
０からの画像データ２１５を入力するデータ分離部２３
１と、このデータ分離部２３１の後段に設けられた第１
色画像データメモリ２３２および第２色画像データメモ
リ２３４と、第１色画像データメモリ２３２の後段に設
けられた第１色レーザ駆動部２３３と、第２色画像デー
タメモリ２３４の後段に設けられた第２色レーザ駆動部
２３５と、以上の各部を制御する制御部２３６とを備え
ている。制御部２３６は、制御データ線２３７を介して
イメージスキャナ部２２０のＣＰＵ（２）回路２１１に
接続されていると共に、制御信号２３８をイメージスキ
ャナ部２２０のデータ処理回路２１０へ送るようになっ
ている。

【００２５】図４はイメージスキャナ部の断面の一部を
示す説明図である。イメージスキャナ部は、原稿搬送路
の上側に設けられた複数の原稿フィードローラ３０２、
３０３と、原稿搬送路の下側に設けられ原稿フィードロ
ーラ３０２、３０３と共に原稿３１０をニップする複数
のローラ３０４、３０５とを備えている。また、原稿搬
送路の途中の下側には図示しないプラテンガラスが設け
られ、このプラテンガラス上にプラテンローラ３１１が
設けられている。また、プラテンガラスの下側には光源
３０６と、ＣＣＤドライブ回路２００上に取り付けられ
たイメージセンサ３０８と、光源３０６によって照明さ
れた原稿３１０の像をイメージセンサ３０８上に結像す
る収束性ロッドレンズアレー３０９とが設けられてい
る。また、原稿挿入部には原稿３１０を検出するセンサ
３０１が設けられている。また、プラテンローラ３１１
の周囲には、複数の平面を有し、プラテンローラ３１１
の中心軸を中心として回転可能な基準板３１２が設けら
れている。この基準板３１２は、図５に示すように、黒
レベルの基準となる黒色面３１３と、白レベルの基準と
なる白色面３１４とを有し、これら黒色面３１３、白色
面３１４を、プラテンガラスとプラテンローラ３１１の
間に選択的に介装できるようになっている。

【００２６】図６はイメージセンサ３０８の平面図であ
る。本実施例で使用されるイメージセンサ３０８はフル
カラーの密着型センサであり、図６に示すように、千鳥
状に配列された５つのライン型のセンサチップ（１）〜
（５）３２１〜３２５を有している。センサチップ
（１）、（３）、（５）とセンサチップ（２）、（４）
とは空間的に位置がΔｘだけずれている。このため、イ
メージセンサ３０８で読み取った画像データは、２つの
チップ群（センサチップ（１）、（３）、（５）とセン
サチップ（２）、（４））で原稿上の異なった部分のデ
ータを同時に読み取ることになる。このデータを原稿の
同一ラインを読み取ったデータに直す処理を、後述する
ビデオ（１）回路２０２内で行っている。

【００２７】図７はイメージセンサ３０８の一つのチッ
プの画素配列を示す説明図である。イメージセンサ３０
８は、青（以下、Ｂと記す）、緑（以下、Ｇと記
す。）、赤（以下、Ｒと記す。）の各色の画素がこの順
に配列されて構成されている。

【００２８】本実施例では、Ａ０サイズ程の広巾の原稿
を読み取るために、Ａ３サイズ用のイメージセンサ３０
８が３つ（これらを３０８ａ、３０８ｂ、３０８ｃとす
る。）千鳥状に配列され、これら３つのイメージセンサ
３０８ａ、３０８ｂ、３０８ｃは原稿の同一ラインを読
み取るように取り付けられている。図８はイメージセン
サ３０８ａ、３０８ｂ、３０８ｃの平面図、図９はその
斜視図、図１０はその長手方向から見た側面図、図１１
はイメージセンサ３０８ａ、３０８ｂの端部の画素配置
を示す説明図である。これらの図に示すように、本実施
例では、３つのイメージセンサ３０８ａ、３０８ｂ、３
０８ｃは、原稿の１ラインの領域の画像情報を所定の領
域ごとに分割して読み取ると共に各領域の境界近傍の画
像情報を数画素分重複して読み取るように、隣接する２
つのイメージセンサの端部が主走査方向に数画素分重な
るように配置されている。重複して読み取る画素数は、
後述する後段の処理、すなわちゴーストキャンセル、マ
ーカ連結補正、ディジタルフィルタ処理によって決まっ
てくるが、本実施例では図１１に示すように１４画素と
している。

【００２９】図１２は３つのイメージセンサ３０８ａ、
３０８ｂ、３０８ｃによって分割されるブロックを示す
説明図である。図１２（ａ）に示すように、原稿４０４
の画像情報は３つのイメージセンサ３０８ａ、３０８
ｂ、３０８ｃによって分割して読み取られ、かつ図中斜
線で示す部分が重複して読み取られ、図１２（ｂ）に示
すように、３つのブロック４０５ａ、４０５ｂ、４０５
ｃに分割された画像データとして出力される。この３つ
のブロックは図中斜線で示す隣接するブロックとの境界
近傍の画像データを重複して持つ。そして、３つのイメ
ージセンサの出力画像データは、以降３つのブロックご
とに独立にかつ並列に処理される。

【００３０】次に、イメージスキャナ部２２０の各回路
の構成と動作を説明する。

【００３１】図１３はＣＰＵ（１）回路２０９のブロッ
ク図である。ＣＰＵ（１）回路２０９は、ＣＰＵ１１
１、タイマ１１２、リード・オンリ・メモリ（以下、Ｒ
ＯＭと記す。）１１３、ランダム・アクセス・メモリ
（以下、ＲＡＭと記す。）１１４、ＶＭＥバスインタフ
ェース（以下、ＶＭＥバスＩ／Ｆと記す。）１１５、出
力制御部１１６、入力制御部１１７およびシリアル通信
部１１８を備え、これらはバスによって互いに接続され
ている。ＶＭＥバスＩ／Ｆ１１５はＶＭＥバス１６に接
続され、シリアル通信部１１８は制御データ線１２０に
接続されている。このＣＰＵ（１）回路２０９は、ＲＡ
Ｍ１１４をワークエリアとして、ＲＯＭ１１３に格納さ
れたプログラムを実行することによって、画像処理部２
１４内の各回路の制御およびＣＰＵ（２）回路２１１と
の通信を行うようになっている。

【００３２】図２において、ユーザが所望のコピー枚数
や各種の画像処理・編集をコントロールパネル２１３か
ら指定すると、ＣＰＵ（２）回路２１１上のＣＰＵが制
御データ線１２０を通してＣＰＵ（１）回路２０９上の
ＣＰＵ１１１に対して、コントロールパネル２１３で選
択されている各種の画像処理・編集情報を送る。また、
ＣＰＵ（２）回路２１１上のＣＰＵは、コントロールパ
ネル２１３によって選択されている用紙サイズ等の情報
を制御データ線２３７を通してプリント部２２１の制御
部２３６へ送る。

【００３３】図１３において、制御データ線１２０を通
して送られてきた各種の画像処理・編集情報は、シリア
ル通信部１１８を介してＣＰＵ（１）回路２０９に取り
込まれ、ＣＰＵ１１１によって解読される。ＣＰＵ１１
１は画像処理・編集情報に対応した各種のパラメータ
（制御データ）をＶＭＥバスＩ／Ｆ１１５、ＶＭＥバス
１６を通して画像処理部２１４内の各回路２０２〜２０
８の所定のレジスタやＲＡＭに設定する。

【００３４】次に、図４において、イメージスキャナ部
２２０に原稿３１０を挿入すると、センサ３０１がオン
し、これを図１３のＣＰＵ（１）回路２０９の入力制御
部１１７を通してＣＰＵ１１１が検知し、図示しない原
稿フィード用のモータを駆動し、原稿３１０が原稿フィ
ードローラ３０２、３０３で搬送される。搬送された原
稿３１０がプラテンローラ３１１に達すると、光源３０
６によって照射され原稿３１０で反射した光３０７がイ
メージセンサ３０８に入射し、図２に示すようにＣＣＤ
ドライブ回路２００によって駆動されるイメージセンサ
３０８によって原稿像が読み取られ、ＣＣＤビデオ信号
９がアナログ回路２０１によって順次処理されていく。

【００３５】図１４はアナログ回路２０１のブロック図
である。アナログ回路２０１は、ＣＣＤドライブ回路２
００からのＣＣＤビデオ信号９から有効な画像信号を抽
出するサンプルホールド部１と、このサンプルホールド
部１の後段に順に設けられたゲインコントロール部２、
ダーク補正部３、オフセットコントロール部４およびア
ナログ−ディジタル変換（以下、Ａ／Ｄ変換と記す。）
部５と、ビデオ（１）回路２０２からのディジタル−ア
ナログ変換（以下、Ｄ／Ａ変換と記す。）データをＤ／
Ａ変換してゲインコントロール部２およびオフセットコ
ントロール部４に対して設定するＤ／Ａ変換部６とを備
えている。

【００３６】原稿読み込みに先立ち、イメージスキャナ
部２２０の電源オン時に、プラテンガラス上に図５に示
す基準板３１２の黒色面３１３を出してこれを読み取
り、このときの読み取り値が所定の値になるように、オ
フセットコントロール部４のオフセット値をＣＰＵ１１
１からＤ／Ａ変換部６に対して自動的に設定しておく
（以下、これを自動オフセット制御：ＡＯＣと呼
ぶ。）。次に、プラテンガラス上に図５に示す基準板３
１２の白色面３１４を出してこれを読み取り、このとき
の読み取り値が所定の値になるように、ゲインコントロ
ール部２のゲイン値をＣＰＵ１１１からＤ／Ａ変換部６
に対して自動的に設定しておく（以下、これを自動利得
制御：ＡＧＣと呼ぶ。）。このような調整が予め行われ
ているので、実際の原稿読み取りデータは、飽和するこ
とのない十分なダイナミックレンジを持ったビデオデー
タとなり、Ａ／Ｄ変換部５でディジタル化され、画像デ
ータ８として順次ビデオ（１）回路２０２へ送られてい
く。また、ダーク補正部３は、イメージセンサ３０８の
シールドビット（遮光画素）の出力信号を用いてイメー
ジセンサ３０８の暗電流による出力変化を除去する部分
である。

【００３７】図１５はビデオ（１）回路２０２のブロッ
ク図である。ビデオ（１）回路２０２は、アナログ回路
２０１からの画像データ８を入力するＣＣＤギャップ補
正部１１と、このＣＣＤギャップ補正部１１の後段に順
に設けられたＲＧＢセパレーション部１２および暗シェ
ーディング補正部１３と、上記各部１１〜１３を制御す
る制御部１４と、上記各部１１〜１３にクロックを供給
するクロック発生部１５とを備えている。制御部１４は
ＶＭＥバス１６に接続され、このＶＭＥバス１６を介し
てアナログ回路２０１に対してＤ／Ａ変換データ７を送
ると共に、後段のビデオ（２）回路２０３に対して制御
信号１９を出力するようになっている。また、クロック
発生部１５はアナログ回路２０１に対してドライブクロ
ック２０を送り、このドライブクロック２０はアナログ
回路２０１を経てＣＣＤドライブ回路２００に送られる
ようになっている。

【００３８】前述のように、本実施例で使用されている
イメージセンサ３０８は図６に示すように千鳥状に配列
された５つのチップ３２１〜３２５から構成され、２つ
のチップ群がΔｘだけずれているため、２つのチップ群
で読み取ったデータを原稿の同一ラインを読み取ったデ
ータに直す処理を行うのがＣＣＤギャップ補正部１１で
ある。ＣＣＤギャップ補正部１１では、具体的にはチッ
プ（２）、（４）３２２、３２４で読み取ったデータを
メモリを使って遅延させ、同一ラインの読み取りデータ
に直している。このＣＣＤギャップ補正部１１の出力画
素データ列は、図１６に示すようにＢ、Ｇ、Ｒのデータ
がシリアルに並んだものであるが、これを図１７（ａ）
〜（ｃ）に示すようにＲ、Ｇ、Ｂごとの画素データ列に
直す処理を行うのがＲＧＢセパレーション部１２であ
る。このようにＲ、Ｇ、Ｂに分離された画素データは暗
シェーディング補正部１３へ順次送られ、暗シェーディ
ング補正が行われる。暗シェーディング補正は、原稿の
読み取りに先立って、イメージスキャナ部２２０の電源
オン時にＡＯＣ、ＡＧＣ動作を行った後、黒色面３１３
を読み取った画像データを各画素ごとにメモリに記憶し
ておき、実際に原稿を読み取ったときの各画素の画像デ
ータから各画素ごとに記憶していた黒色面読み取りデー
タを減算する処理である。このようにして順次ビデオ
（１）回路２０２で処理された画像データ１８はビデオ
（２）回路２０３に送られる。

【００３９】図１８はビデオ（２）回路２０３のブロッ
ク図である。ビデオ（２）回路２０３は、ビデオ（１）
回路２０２からの画像データ１８を入力する明シェーデ
ィング補正部２１と、この明シェーディング補正部２１
の後段に順に設けられたＲＧＢ位置ずれ補正部２２、セ
ンサ位置ずれ補正部２４およびデータブロック分割部２
５と、上記各部２１〜２５を制御する制御部２６と、上
記各部２１〜２５にクロックを供給するクロック発生部
２７とを備えている。制御部２６はＶＭＥバス１６に接
続されていると共に、ビデオ（１）回路２０２からの制
御信号１９を入力し、またカラー回路２０４に対して制
御信号３０を送るようになっている。また、クロック発
生部２７は後段の各回路に対して制御用クロック２８を
送るようになっている。

【００４０】ビデオ（２）回路２０３に送られてきた画
像データ１８は、まず明シェーディング補正部２１で明
シェーディング補正が行われる。明シェーディング補正
は、暗シェーディング補正と同様にＡＯＣ、ＡＧＣ動作
後に、白色面３１４を読み取った画像データを各画素ご
とにメモリに記憶しておき、実際に原稿を読み取ったと
きの各画素の画像データを記憶していた各画素ごとの白
色面読み取りデータで正規化（除算）する処理である。
明シェーディング補正および暗シェーディング補正が行
われた画像データは、光源３０６の光量分布の影響や各
画素ごとの感度ばらつきの影響のない画像データとな
る。また、ＣＰＵ１１１によってＡＯＣ、ＡＧＣのオフ
セット値、ゲイン値を設定できると共に、明シェーディ
ング補正部２１および暗シェーディング補正部１３のメ
モリはＶＭＥバス１６を介してＣＰＵ１１１から読み書
きできるようになっているため、ＡＯＣ、ＡＧＣおよび
明、暗シェーディング補正のコントロールをＣＰＵ１１
１が行い得るのである。

【００４１】また、本実施例で使用されているイメージ
センサ３０８は図７に示すようにＢ、Ｇ、Ｒの画素が並
んで配列されているため、Ｂ、Ｇ、Ｒ間で実際の原稿読
み取り位置がずれている。このことは、次段のカラー回
路２０４で色を判断する場合に誤判断を生じるので、
Ｒ、Ｇ、Ｂの読み取り位置が同一仮想点となるような補
正が必要である。この補正を行うのがＲＧＢ位置ずれ補
正部２２である。ＲＧＢ位置ずれ補正は、例えば図７に
おけるＧ２の位置を基準とした場合、Ｇ２位置の仮想Ｂ
データ、仮想Ｒデータを、それぞれＢ２、Ｂ３の画像デ
ータの演算と、Ｒ１、Ｒ２の画像データの演算から求め
るものである。

【００４２】ここまでの動作説明は、イメージセンサ３
０８が一つであるかのように行ってきたが、前述のよう
に実際は、広巾の原稿を読み取るために３つのイメージ
センサ３０８を使用している。これら３つのイメージセ
ンサ３０８は原稿の同一ラインを読み取れるように調整
して取り付けてはいるが、実際には、ずれを生じる。こ
のずれを補正するのがセンサ位置ずれ補正部２４であ
る。センサ位置ずれ補正は、ＣＣＤギャップ補正と略同
様の考え方で、各センサの画像データをそれぞれメモリ
を使って任意の時間だけ遅らせることで、３つのセンサ
の画像データがそのつなぎ目で原稿上の主走査方向の隣
接画像となるようにするものである。

【００４３】また、高速広巾のディジタル複写機の場
合、画像データを高速で処理する必要があるが、ＲＡＭ
やディジタル集積回路等は高速動作にも限界がある。そ
こで、センサ位置ずれ補正部２４の出力画像データを、
データブロック分割部２５で主走査方向に複数のブロッ
クに分割する。ここでは、例えば１つのイメージセンサ
３０８の出力画像データを２つのブロックに分割し、図
１９に示すように原稿３１０の読み取りデータを計６個
のブロックに分割して、次段ではブロックごとのパラレ
ル処理を行うことになる。このようにしてブロックに分
割された画像データ２９は順次カラー回路２０４に送ら
れる。

【００４４】ここで、データブロック分割部２５につい
て詳しく説明する。図２０はデータブロック分割部２５
の構成例を示すブロック図である。このデータブロック
分割部２５は、入力画像データをそれぞれ入力するメモ
リ（１）２５１およびメモリ（２）２５２と、この２つ
のメモリ２５１、２５２の書き込みおよび読み出しを制
御する制御回路２５３とを備えている。なお、このデー
タブロック分割部２５は、３つのイメージセンサ３０８
に対応して３つ設けられている。

【００４５】図２１は図２０のデータブロック分割部２
５の動作を示すタイミングチャートである。図２１
（ａ）に示すような、１つのイメージセンサ３０８から
の１ブロックの入力画像データ２５５は、メモリ２５
１、２５２に供給される。ここで、図２１（ｂ）に示す
ように、メモリ（１）２５１には１ブロックの入力画像
データのうちの前半のデータを書き込むように、制御回
路２５３から書き込み制御信号ＷＥ１が与えられる。一
方、メモリ（２）２５２には１ブロックの入力画像デー
タのうちの後半のデータを書き込むように、制御回路２
５３から書き込み制御信号ＷＥ２が与えられる。図２１
（ｂ）、（ｃ）に示すように、２つの書き込み制御信号
ＷＥ１、ＷＥ２は１ブロックの入力画像データの前半と
後半の境界部分では重複している。従って、入力画像デ
ータの前半と後半の境界部分の画像データはメモリ２５
１、２５２に重複して書き込まれることになる。本実施
例では、メモリ２５１、２５２に重複して書き込むデー
タ量を１４画素分としている。この１４画素というの
は、読み取り部においてイメージセンサ３０８を重ね合
わせることによって重複して出力される画素数と同じで
ある。

【００４６】２つのメモリ２５１、２５２は、制御回路
２５３からの図２１（ｄ）に示す読み出し制御信号ＲＥ
によって、入力画像データの周期よりも遅い周期で同時
に読み出され、図２１（ｅ）、（ｆ）に示すようにそれ
ぞれ出力データ（１）２５６、出力データ（２）２５７
に２分割されて出力される。

【００４７】図２２は、データブロック分割部２５の入
力画像データと出力データを示す説明図である。図２２
（ａ）に示すように時系列で入力してくる１ブロックの
画素数を４８００画素とすると、図２２（ｂ）に示すよ
うに、４８００画素分のデータの前半の１画素から２４
０７画素目までのデータがメモリ（１）２５１に書き込
まれ、出力データ（１）２５６として読み出される。一
方、メモリ（２）２５２には、図２２（ｃ）に示すよう
に、２３９４画素目から４８００画素目までのデータが
書き込まれ、出力データ（２）２５７として読み出され
る。

【００４８】このようにデータブロック分割部２５にお
いて、３つのイメージセンサ３０８によって分割された
３つのブロックがそれぞれさらに２つのブロックに分割
されるので、１ラインのデータは６つのブロックに分割
されることになる。そして、以降の処理は６つのブロッ
クごとに独立にかつ並列に行われる。

【００４９】図２３はカラー回路２０４のブロック図で
ある。カラー回路２０４は、ビデオ（２）回路２０３か
らの画像データ２９を入力する色相判断部４１と、この
色相判断部４１の後段に順に設けられたゴーストキャン
セル部４２、バッファメモリ４３、色編集部４４および
濃度補正部４５と、上記各部４１〜４５を制御する制御
部４６とを備えている。制御部４６はＶＭＥバス１６に
接続されていると共に、ビデオ（２）回路２０３からの
制御信号３０と、ＡＲ回路２０５からの制御信号４９と
を入力し、ＤＦ回路２０６とＡＲ回路２０５に対してそ
れぞれ制御信号５０、５１を送るようになっている。

【００５０】カラー回路２０４に入力される画像データ
２９は、Ｒ、Ｇ、Ｂのカラー画像信号であり、色相判断
部４１にて原稿上の画像の色を判断しコード化したカラ
ーコード信号と濃度データとが生成される。次段のゴー
ストキャンセル部４２は、色相判断部４１で生成された
カラーコード信号の補正を行うものである。これは、ビ
デオ（２）回路２０３のＲＧＢ位置ずれ補正の結果、例
えば原稿上の黒画像のエッジ部等で誤った色相判断がな
され、無彩色以外のカラーコードを発生する場合がある
ので、このカラーコードを無彩色のカラーコードに直す
処理（以下、色ゴースト補正という。）である。この誤
ったカラーコードのことをゴーストと称し、ゴーストが
発生したときのカラーコードの変化パターンが予め分か
っているので、このパターンが一致したときにカラーコ
ードを無彩色に直すようにしている。

【００５１】ここで、ゴーストキャンセル部４２につい
て詳しく説明する。図２５はゴーストキャンセル部４２
の構成例を示すブロック図である。このゴーストキャン
セル部４２は主走査方向のゴーストを補正するものであ
る。このゴーストキャンセル部４２は、色相判断部４１
からの例えば４ビットのカラーコード４２８を入力し所
定画素分遅延して出力するシフトレジスタ４２１と、色
相判断部４１からの例えば８ビットの濃度データを入力
し着目画素が地肌濃度か否かを示す１ビットの地肌フラ
グを出力する地肌検出部４２２と、カラーコード４２８
の４ビットの論理和をとるオアゲート４２３と、このオ
ア回路４２３および地肌検出部４２２の各出力を入力し
５画素分保持するシフトレジスタ４２４と、ゴーストが
発生したときのカラーコードの変化パターン（以下、ゴ
ーストパターンという。）を発生させるゴーストパター
ン発生回路４２５と、シフトレジスタ４２４に保持され
た５画素分のデータとゴーストパターン発生回路４２５
で発生されたゴーストパターンとを比較し両者が一致す
るか否かを検出する比較器４２６と、シフトレジスタ４
２７の出力を入力し、比較器４２６の出力に応じて補正
するゴースト補正部４２７とを備えている。

【００５２】次に、図２６を参照してゴーストキャンセ
ル部４２の動作について説明する。図２６（ａ）はシフ
トレジスタ４２４がデータを保持する５画素を示し、同
図（ｂ）はゴーストパターン発生回路４２５が発生する
ゴーストパターンを示す。図中、「色」とは有彩色であ
ることを示す。カラーコード４２８はオア回路４２３で
論理和がとられシフトレジスタ４２４に入力される。ま
た、濃度データ４２９は地肌検出部４２２に入力され
る。地肌検出部４２２は濃度データが所定値より大きい
場合に地肌フラグを“０”とし、濃度データが所定値以
下の場合に地肌フラグを“１”とする。この地肌フラグ
はシフトレジスタ４２４に入力される。シフトレジスタ
４２４は、オア回路４２３の出力データと地肌フラグと
を、図２６（ａ）に示すように判定画素４３１とその前
後２画素ずつの計５画素分保持する。なお、オア回路４
２３の出力データと地肌フラグとによって各画素が黒か
白か有彩色か識別される。一方、ゴーストパターン発生
回路４２５は図２６（ｂ）に示す６つのゴーストパター
ン〜を発生する。そして、比較器４２６はシフトレ
ジスタ４２４に保持された５画素のデータのパターンと
６つのゴーストパターン〜とを比較し、両者の一致
を検出する。ゴースト補正部４２７は、シフトレジスタ
４２１から判定画素４３１のカラーコードを入力し、比
較器４２６によってシフトレジスタ４２４に保持された
５画素のデータのパターンと６つのゴーストパターン
〜のいずれかとの一致が検出された場合にはカラーコ
ードを全て“０”として補正後のカラーコード４３０と
して出力し、その他の場合には入力したカラーコードを
そのまま補正後のカラーコード４３０として出力する。
このような処理を全画素に対して行うことにより、色ゴ
ーストの発生が防止される。

【００５３】上記の色ゴースト補正は、処理を高速でリ
アルタイムで行うために６つのブロックごとに独立にか
つ並列に行われる。この色ゴースト補正では、判定画素
４３１のデータ以外にその周囲のデータも使用するが、
本実施例では各ブロックが隣接するブロックの境界近傍
のデータを重複して持っているため、ブロックの境界部
においても色ゴースト補正が可能になっている。

【００５４】このようにして生成された濃度データおよ
びカラーコード信号は、順次図２３のバッファメモリ４
３に格納されていく。一方、カラーコード信号４７はＡ
Ｒ回路２０５に送られる。本実施例では、マーカーペン
を用いて原稿上に書かれたマーカーで囲まれた領域に対
して種々の編集をリアルタイムで行うことができるよう
になっており、このマーカーで囲まれた領域を検出する
のがＡＲ回路２０５である。

【００５５】ここで、ＡＲ回路２０５の説明を行った後
に、カラー回路２０４の残りの部分について説明する。

【００５６】図２４はＡＲ回路２０５のブロック図であ
る。ＡＲ回路２０５は、カラー回路２０４からのカラー
コード信号４７を入力するマーカーフラグ生成部６１
と、このマーカーフラグ生成部６１の後段に順に設けら
れたパラレル−シリアル変換（以下、ＰＳ変換と記
す。）部６２、領域認識部６３およびシリアル−パラレ
ル変換（以下、ＳＰ変換と記す。）部６４と、上記各部
６１〜６４を制御する制御部６５とを備えている。制御
部６５はＶＭＥバス１６に接続されていると共に、カラ
ー回路２０４からの制御信号５１を入力し、カラー回路
２０４に対して制御信号４９を送るようになっている。

【００５７】カラー回路２０４から順次送られてきたカ
ラーコード信号４７は、各ブロックごとの信号になって
いる。まず、マーカーフラグ生成部６１では、カラーコ
ードからマーカーの画像であるか否かを判断し、マーカ
ーの画像である場合にマーカーフラグを生成する。

【００５８】ここで、マーカフラグ生成部６１について
説明する。マーカフラグ生成部６１ではマーカの検出、
マーカ途切れの連結補正およびマーカフラグ生成の３つ
の処理を行う。マーカの検出は、読み取り画像の色相デ
ータ（カラーコード）から、使用者が指定したマーカ色
に一致した色相データを持つ画素を検出し、領域色フラ
グを生成するもので、読み取り画像のカラーコードとマ
ーカ色のカラーコードとを比較する比較器によって実現
される。

【００５９】次に、マーカ途切れの連結補正について詳
しく説明する。マーカを色むらや掠れがないように原稿
に記入することは難しく、数画素の途切れを生じる場合
がある。マーカの途切れがあると領域を誤判定する可能
性がある。この領域の誤判定を防止するために、マーカ
途切れの連結補正を行い、各画素ごとのマーカフラグを
決定する。

【００６０】マーカの途切れを補正して、注目画素のマ
ーカフラグを決定するために、周囲の複数画素の領域フ
ラグを利用する。このマーカ途切れの連結補正は、領域
色フラグを持つ画素を太らせる処理（以下、ＯＲ処理と
いう。）と、太らせた領域色フラグを持つ画素の端を削
除することによって位置精度を上げる処理（以下、ＡＮ
Ｄ処理という。）を行う。ここでは、１４画素以下のマ
ーカの途切れを補正する例を示す。

【００６１】図２７はマーカ途切れの連結補正を行う連
結補正部の構成例を示すブロック図である。この図に示
すように、連結補正部は、領域色フラグ５０５を順次入
力し１５画素分保持する１５ビットシフトレジスタ５０
１と、このシフトレジスタ５０１によって保持された１
５画素の領域色フラグ５０５の論理和をとるオア回路５
０２と、このオア回路５０２の出力データを順次入力し
１５画素分保持する１５ビットシフトレジスタ５０３
と、このシフトレジスタ５０３によって保持された１５
画素のデータの論理積をとるアンド回路５０４とを備え
ている。

【００６２】次に図２８および図２９を参照して、連結
補正部の動作について説明する。図２８に示すように、
まず１５ビットシフトレジスタ５０１によって、領域色
フラグ５０５を順次入力し、注目画素５１０およびその
前後７画素ずつの計１５画素の領域色フラグを保持す
る。次に、オア回路５０２によって、この１５画素の領
域色フラグの論理和をとる。これは、１５画素のなかに
１画素でも指定したマーカ色の画素が存在すれば、注目
画素５１０はマーカ色の画素とみなしマーカフラグを
“１”とするということである。図２９（ａ）に示すよ
うにマーカ色の画素５１１、５１２の間にマーカー色の
画素がなく途切れている入力画像に対して上記ＯＲ処理
を行うと、図２９（ｂ）に示すようにマーカ色の画素が
画素５１１、５１２の両側に７画素分太ることになり、
途切れている部分にマーカフラグを補うことになる。な
お、図中符号５１３はＯＲ処理によってマーカ色の画素
とみなされた画素を示す。

【００６３】次に、図２８に示すように、上記ＯＲ処理
を行った後のマーカフラグをさらに１５ビットシフトレ
ジスタ５０３に順次入力し、注目画素５１０およびその
前後７画素ずつの計１５画素のマーカフラグを保持す
る。次に、アンド回路５０４によって、この１５画素の
マーカフラグの論理積をとる。これは、１５画素のマー
カフラグが全て“１”であるとき、注目画素５１０のマ
ーカフラグを“１”とし、それぞれ以外の場合はマーカ
フラグを“０”とするということである。このＡＮＤ処
理の結果、図２９（ｃ）に示すように、ＯＲ処理で太ら
せたマーカ色の画素の両側が７画素分切り捨てられ、途
切れている２つのマーカ色の画素５１１、５１２の間の
画素のみがマーカ色の画素とみなされる。これにより、
マーカ検出の位置精度を保つことができる。なお、図中
符号５１４はＡＮＤ処理によって最終的にマーカ色の画
素とみなされた画素を示す。

【００６４】このように上記ＯＲ処理およびＡＮＤ処理
によって、マーカ検出の位置精度を保ちながら、１４画
素以下のマーカの途切れを補正することができる。

【００６５】上記の連結補正は、処理を高速でリアルタ
イムで行うために６つのブロックごとに独立にかつ並列
に行われる。この連結補正では、注目画素５１０のデー
タ以外にその周囲のデータも使用するが、本実施例では
各ブロックが隣接するブロックの境界近傍のデータを重
複して持っているため、ブロックの境界部においても連
結補正が可能になっている。

【００６６】次に、ブロック処理されたマーカーフラグ
を１ラインの信号に直すのが図２４のＰＳ変換部６２で
ある。このようにして得られた１ラインのマーカーフラ
グからマーカーで囲まれた領域を認識するのが領域認識
部６３であり、ここで領域内を示す領域信号が生成され
る。この生成された領域信号はＳＰ変換部６４で再び各
ブロックごとに分割され、領域信号４８として順次カラ
ー回路２０４の色編集部４４に出力される。カラー回路
２０４においてバッファメモリ４３が設けられている理
由は、ＡＲ回路２０４で領域を認識するのに時間がかか
るため、この間カラーコード信号と濃度データを記憶し
ておきＡＲ回路２０４からの領域信号４８とタイミング
を合わせるためである。

【００６７】ここで、図２３のカラー回路２０４の説明
に戻る。ＡＲ回路２０５から出力されたブロック分割さ
れた領域信号４８は色編集部４４に入力され、制御信号
４９は制御部４６に入力される。制御部４６は、領域信
号４８と同期して対応する画素の濃度データとカラーコ
ード信号をバッファメモリ４３から読み出し、色編集部
４４に送る。本実施例の複写機は２色複写機であり、サ
ブカラーフラグによって原稿上のどの色を２色のうちの
どちらの色でプリントするかの指定ができるようになっ
ている。また、ドロップカラーフラグによって原稿上の
どの色の画像を消すか等の指定もできるようになってい
る。この機能により、例えばマーカーは不必要なので暗
黙的に消される。これらの機能は、マーカーで指定され
た領域内あるいは領域外に対してのみ行うことも可能で
ある。また、ＢＫＧイネーブルフラグによって次段で行
う地肌除去を領域内、外について行うか否かの指定もで
きる。これらのフラグの生成を行うのが色編集部４４で
ある。

【００６８】このようにして生成されたフラグと濃度デ
ータおよびカラーコード信号は、順次濃度補正部４５に
送られる。濃度補正部４５はドロップカラーフラグの立
っている画素の濃度データを白にしたり（消したり）、
原稿上の色ごとに（カラーコードごとに）独立した濃度
調整ができるようにするためのものである。このように
して処理されたサブカラーフラグ、ＢＫＧイネーブルフ
ラグ、領域信号、濃度データ等の出力５２は、順次ＤＦ
回路２０６に送られる。

【００６９】図３０はＤＦ回路２０６のブロック図であ
る。ＤＦ回路２０６は、カラー回路２０４からの出力５
２を入力する地肌除去部７１と、この地肌除去部７１の
後段に順に設けられたディジタルフィルタ７２およびサ
ブカラーフラグ補正部７３と、上記各部７１〜７３を制
御する制御部７４とを備えている。制御部７４はＶＭＥ
バス１６に接続されていると共に、カラー回路２０４か
らの制御信号５０を入力し、ＨＴＰ回路２０７に対して
制御信号７６を送るようになっている。

【００７０】ＤＦ回路２０６では、順次地肌除去部７１
で、ＢＫＧイネーブルフラグの立っている部分の原稿の
地肌部を白くすると共に、地肌部を示すＢＫＧフラグを
生成する。次に、ディジタルフィルタ７２では、選択さ
れている画像モードに応じてエッジ強調やスムージング
処理が行われる。また、サブカラーフラグ補正部７３
は、スムージング処理によって画像エッジ部の地肌濃度
が持ち上がった場合に、その持ち上がった地肌画素のサ
ブカラーフラグを画像部のサブカラーフラグと同じにす
る補正を行い、これにより、例えば原稿の色文字の周り
の黒輪郭の発生を防止するものである。こうして処理さ
れたサブカラーフラグ、濃度データ、領域フラグおよび
ＢＫＧフラグ等の出力７５は順次ＨＴＰ回路２０７に送
られる。

【００７１】ここで、ディジタルフィルタ７２について
詳しく説明する。図３１は７×７の２次元ディジタルフ
ィルタとした場合のディジタルフィルタ７２の構成例を
示すブロック図である。この図に示すディジタルフィル
タ７２は、地肌除去部７１からの濃度データ７０１を順
次入力して６ライン分保持する６つのメモリ７０２〜７
０７と、地肌除去部７１からの濃度データ７０１と各メ
モリ７０２〜７０７からの濃度データをそれぞれ７画素
分保持する７つのラッチ７１１〜７１７と、ラッチ７１
１、７１７に保持された濃度データを加算する加算器７
２１と、ラッチ７１２、７１６に保持された濃度データ
を加算する加算器７２２と、ラッチ７１３、７１５に保
持された濃度データを加算する加算器７２３と、各加算
器７２１〜７２３の出力データおよびラッチ７１４の出
力データをそれぞれ保持する４つのラッチ７３１〜７３
４とを備えている。ディジタルフィルタ７２はさらに、
各ラッチ７３１〜７３４に保持されたデータに対して所
定のフィルタ演算を行う４つのフィルタ７４１〜７４４
と、各フィルタ７４１〜７４４の出力データを保持する
４つのラッチ７５１〜７５４と、ラッチ７５１、７５２
に保持されたデータを加算する加算器７６１と、ラッチ
７５３、７５４に保持されたデータを加算する加算器７
６２と、両加算器７６１、７６２の出力データを加算す
る加算器７６３とを備えている。

【００７２】次に、図３２および図３３を参照してディ
ジタルフィルタ７２の動作について説明する。地肌除去
部７１からの濃度データ７０１はメモリ７０２〜７０７
によって７ラインのデータにされる。この７ラインのデ
ータはそれぞれ７画素分ずつラッチ７１１〜７１７に保
持される。本実施例における７×７のディジタルフィル
タ７２は対象型であるため、加算器７２１〜７２３によ
って、図３２に示すように、１ライン＋７ライン、２ラ
イン＋６ライン、３ライン＋５ラインという加算がされ
る。加算されたデータおよびラッチ７１４からの４ライ
ン目のデータは、それぞれフィルタ７４１〜７４４で演
算処理される。なお図３２において符号７８０は演算の
順番の方向を示している。

【００７３】図３３（ａ）は本実施例におけるフィルタ
係数マトリックスを示し、Ａ〜Ｊがそれぞれフィルタ係
数を示す。フィルタ７４１〜７４４では、図３３（ｂ）
に示す原画像の７×７画素のデータと図３３（ａ）に示
す各フィルタ係数との乗算および加算が行われ出力され
る。そして７×７の演算結果を出すために、４つのフィ
ルタ７４１〜７４４からの出力データを加算器７６１〜
７６３によって加算し、演算結果データ７７０を出力す
る。これにより図３３に示すように、原画像の濃度とあ
る固有の係数を持つフィルタとのマトリックスとのコン
ボリュージョン（たたみこみ）を行うことで、原画像の
周波数特性を変化させることができる。

【００７４】上記のディジタルフィルタ７２において
も、処理を高速でリアルタイムで行うために６つのブロ
ックごとに独立にかつ並列に処理が行われる。このディ
ジタルフィルタによる処理では、処理の対象となる画素
のデータ以外にその周囲の画素のデータも使用するが、
本実施例では各ブロックが隣接するブロックの境界近傍
のデータを重複して持っているため、ブロックの境界部
においてもフィルタ処理が可能になっている。

【００７５】図３４はＨＴＰ回路２０７のブロック図で
ある。ＨＴＰ回路２０７は、ＤＦ回路２０６の出力７５
を入力するブロック−ラインパラレル変換部８１と、こ
のブロック−ラインパラレル変換部８１の後段に設けら
れた縮拡大部８２と、ＥＤＩＴ回路２０８からの画像デ
ータ９４を入力する濃度調整部８８と、この濃度調整部
８８の後段に順に設けられた中間調処理部８５および４
値化データ変換部８４と、４値化データ変換部８４の出
力データを記憶する診断用メモリ８７と、上記各部を制
御する制御部８５と、上記各部にクロックを供給するク
ロック発生部８６とを備えている。制御部８５はＶＭＥ
バス１６に接続されていると共に、ＤＦ回路２０６から
の制御信号７６とＥＤＩＴ回路２０８からの制御信号９
６を入力し、ＥＤＩＴ回路２０８とデータ処理回路２１
０に対してそれぞれ制御信号９５、９８を送るようにな
っている。

【００７６】本実施例の複写機では、副走査方向の縮拡
大はアナログ複写機と同様に原稿の搬送スピードを変え
て行うが、主走査方向の縮拡大はディジタル的な画像処
理によって行う。その場合、ブロックごとの並列処理で
は、この処理が非常に複雑になる。そこで、ＨＴＰ回路
２０７のブロック−ラインパラレル変換部８１でブロッ
クごとの画像データ列をラインごとの並列処理ができる
画像データ列に変換する。これは例えば、図３５（ａ）
〜（ｆ）に示すような６つのブロックごとの画像データ
列を、図３６（ａ）〜（ｄ）に示すような４ライン並列
の画像データ列に変換するものである。次に、変換され
た画像データ、ＢＫＧフラグ、サブカラーフラグは縮拡
大部８２に送られる一方、領域フラグ（領域信号）９１
はＥＤＩＴ回路２０８に送られる。また、縮拡大部８２
から出力される画像データ９３もＥＤＩＴ回路２０８に
送られる。

【００７７】ここで、ＥＤＩＴ回路２０８の説明を行っ
た後に、ＨＴＰ回路２０７の残りの部分について説明す
る。

【００７８】図３７はＥＤＩＴ回路２０８のブロック図
である。ＥＤＩＴ回路２０８は、ＨＴＰ回路２０７から
の領域フラグ（領域信号）９１を入力する矩形領域認識
部１０１と、ＨＴＰ回路２０７からの画像データ９３を
入力するミラー編集部１０２と、このミラー編集部１０
２の後段に順に設けられたネガポジ編集部１０３、濃度
調整部１０４およびあみかけ編集部１０５と、上記各部
を制御する制御部１０６とを備えている。制御部１０６
はＶＭＥバス１６に接続されていると共に、ＨＴＰ回路
２０７からの制御信号９５を入力し、ＨＴＰ回路２０７
に対して制御信号９６を送るようになっている。

【００７９】本実施例の複写機では、マーカーで囲んで
領域を指定する方法の他に、図３８に示すように、原稿
３１０上にマーカーが書かれた４点３３０を検出して、
図中の斜線部の矩形領域を認識し種々の編集を行った
り、図３９に示すように、原稿３１０上の２点Ａ、Ｂの
原稿左上端からの距離ｘ_A ，ｙ_A 、ｘ_B ，ｙ_B をコント
ロールパネル２１３から指定することで、図中の斜線部
を矩形領域として認識し、種々の編集を行うことができ
る。これらの矩形領域の認識および矩形領域内の画素そ
れぞれに対応して領域フラグ（領域信号）を生成するこ
とを行うのが矩形領域認識部１０１である。そして、こ
の矩形領域認識部１０１で順次処理された領域フラグ
（領域信号）９２はＨＴＰ回路２０７の縮拡大部８２に
送られ、この縮拡大部８２でＢＫＧフラグ、サブカラー
フラグ、濃度データと共に縮拡大処理が行われる。次
に、順次縮拡大処理が行われた画像データ９３はＥＤＩ
Ｔ回路２０８のミラー編集部１０２に送られる。

【００８０】ＥＤＩＴ回路２０８では、順次送られてき
た画像データ９３に対してリアルタイムで編集を行って
いる。ミラー編集部１０２は図４０（ａ）で示すような
矩形領域３３１内での、あるいは全面での鏡像編集処理
を行い、図４０（ｂ）に示すような鏡像を得るものであ
る。次段のネガポジ編集部１０３は白と黒が反転したネ
ガポジ反転画像を得るものである。次段の濃度調整部１
０４はコントロールパネル２１３上のコピー濃度調整機
能に対応したもので、出力色の２色のそれぞれについて
数種類の濃度変換カーブを選択できるものである。次段
のあみかけ編集部１０５はコントロールパネル２１３か
ら選択されたあみパターンで画像にあみかけを行うもの
である。また、領域内を消去（マスキング）したり、領
域外を消去（トリミング）したりする機能も、このあみ
かけ編集部１０５で行う。なお、ネガポジ編集およびあ
みかけ編集も、マーカーで囲んだ領域あるいは全面につ
いても行うことができることは言うまでもない。こうし
て順次処理された画像データ９４はＨＴＰ回路２０７に
送られる。

【００８１】ここで、図３４のＨＴＰ回路２０７の説明
に戻る。ＥＤＩＴ回路２０８から送られてきた画像デー
タ９４は濃度調整部８８に入力される。この濃度調整部
８８の機能はＥＤＩＴ回路２０８の濃度調整部１０４と
同等の機能である。ＥＤＩＴ回路２０８はオプション回
路になっているので、ＥＤＩＴ回路２０８が搭載されて
いない場合はＨＴＰ回路２０７の濃度調整部８８で濃度
調整を行い、ＥＤＩＴ回路２０８が搭載されている場合
はここでは何も処理しない。ＥＤＩＴ回路２０８搭載時
にＥＤＩＴ回路２０８で濃度調整を行う理由は、コント
ロールパネル２１３からあみかけパターンの濃度を選択
できるが、その選択した濃度がコントロールパネル２１
３のコピー濃度調整で変化しないようにするためには、
あみかけ編集処理以前に濃度調整を行わなければならな
いからである。

【００８２】次に、中間調処理部８３では、多値画像デ
ータを面積階調をとった４値化データに変換する。この
４値化とは、１画素の濃度を白、グレー（１）、グレー
（２）、黒の４階調にすることである。このようにして
処理されたデータは、４値化データ変換部８４で複数画
素分の画像データ（４値の濃度データとサブカラーフラ
グ）をまとめたデータ９７に変換され、図２に示すよう
に画像処理部２１４外のデータ処理回路２１０に順次出
力される。また、診断用メモリ８７は自己診断のために
４値化データ変換部８４の出力データ９７を記憶するも
のである。

【００８３】図２において、データ処理回路２１０は、
ＨＴＰ回路２０７から送られてきた画像データをページ
メモリ回路２１２に送り、このページメモリ回路２１２
内のページメモリに記憶する。このようにして原稿を全
て読み終えたら、ＣＰＵ（１）回路２０９のＣＰＵ１１
１は、制御データ線１２０を通してＣＰＵ（２）回路２
１１のＣＰＵに情報を送る。すると、ＣＰＵ（２）回路
２１１のＣＰＵは、制御データ線２３７を通してプリン
ト部２２１の制御部２３６に用紙の搬送とページメモリ
内に画像データが記憶されていることを連絡する。

【００８４】図３において、プリント部２２１の制御部
２３６は所定の用紙を搬送すると共に、制御信号２３８
によってデータ処理回路２１０からページメモリ内の画
像データ２１５を所定のタイミングで読み出す。読み出
された画像データ２１５はデータ分離部２３１に送られ
る。データ分離部２３１はサブカラーフラグによって濃
度データを振り分ける機能を持っており、例えばサブカ
ラーフラグが“０”のときは濃度データを第１色画像デ
ータメモリ２３２に送り、第２色画像データメモリ２３
４には白データを送る。また、サブカラーフラグが
“１”のときは濃度データを第２色画像データメモリ２
３４に送り、第１色画像データメモリ２３２には白デー
タを送る。プリント部２２１はゼログラフィ技術を用い
てプリントするものであり、チャージコロトロン、現像
器等は第１色用と第２色用の２つを持っており、感光体
（ドラム）上の２色画像を用紙に同時に転写し、定着を
行うものである。そして、露光用の半導体レーザは、第
１色用と第２色用をそれぞれ設け、これを画像データを
基に駆動制御するのが、第１色レーザ駆動部２３３およ
び第２色レーザ駆動部２３５である。

【００８５】以上説明したように本実施例によれば、３
つのイメージセンサ３０８ａ、３０８ｂ、３０８ｃによ
って、隣接する２つのブロックの境界近傍の画像データ
を各ブロックが重複して持つように３つのブロックに分
割すると共に、この３つの各ブロックをさらに、隣接す
る２つのブロックの境界近傍の画像データを各ブロック
が重複して持つように２つのブロックに分割して、計６
つのブロックに分割し、６つのブロックごとに独立にか
つ並列に画像処理を行うようにしたので、画像処理を高
速に行うことができる。しかも、各ブロックが隣接する
ブロックとの境界近傍の画像データを重複して持つこと
から、各ブロックの境界近傍においても、色ゴースト補
正やマーカの連結補正やディジタルフィルタ処理等、注
目画素に対してその周辺の複数の画素の画像データを用
いる処理を行うことができる。

【００８６】なお、本発明は上記実施例に限定されず、
例えば実施例では密着型のＣＣＤイメージセンサを使用
しているが、縮小型のイメージセンサであっても実現可
能である。また、４つ以上のＣＣＤイメージセンサを並
設させて分割読み取りを行っても良いし、またセンサの
重ね合わせ量が何画素分であっても良い。また、１ライ
ンあるいは１ブロックの画像データを信号処理によって
複数ブロックに分割するときにも、隣接するブロック間
の重ね合わせ量は何画素分でも良い。

【００８７】また、並列処理としては、色ゴースト補
正、マーカの連結補正、ディジタルフィルタ処理に限ら
ず、注目画素に対してその周囲の画素のデータを参照し
て画像処理を行う、いわゆる面積処理であっても良い。

【００８８】図４１は縮小型イメージセンサを２個使用
して１ラインを２つのブロックに分割する場合の光学系
の概略を示す説明図である。この図に示す例では、原稿
画像の同一主走査ラインの全読み取り幅Ｗに対して、そ
の前半部Ｗ１の原稿画像を結像レンズ８０１によって縮
小型ＣＣＤイメージセンサ８０２に結像させ、後半部Ｗ
２の原稿画像を結像レンズ８０３によって縮小型ＣＣＤ
イメージセンサ８０４に結像させ、同一主走査ラインを
２つの縮小型ＣＣＤイメージセンサ８０２、８０４によ
って分割して読み取るようにしている。また、前半部Ｗ
１と後半部Ｗ２の境界近傍の数画素分の領域８０５は２
つの縮小型ＣＣＤイメージセンサ８０２、８０４によっ
て重複して読み取るようにしている。その他の構成、作
用および効果は、図２ないし図４０に示す実施例と同様
である。

【００８９】

【発明の効果】以上説明したように請求項１記載の発明
によれば、１ライン分の画像データを読み取るために複
数のイメージセンサブロックをそれらの少なくとも所定
の画素列分ずつが重複して読み取られるように端部近傍
を読み取りの行われるライン方向に重複させて配置し、
端部近傍では、注目画素の画像データを出力する方のイ
メージセンサが出力する重複部分の画像データを用い
て、それぞれのイメージセンサによる画像の連結部分の
補正を独立に行うようにしたので、簡単かつ良好に連結
部分の画像データを補正することができる。

【００９０】また、請求項３、請求項４または請求項６
記載の発明によれば、各イメージセンサが端部近傍の画
像データを重複して持つので、注目画素に対してその周
辺の複数の画素の画像データを用いる画像処理を１ライ
ン分の画像データに対して行う場合に、これらの端部近
傍においても画像処理が可能になり、処理できない画素
が生じることなく、上記の画像処理を高速に行うことが
できるという効果がある。

【図面の簡単な説明】

【図１】 本発明を概略の構成を示す説明図である。

【図２】 本発明の一実施例におけるイメージスキャナ
部の構成を示すブロック図である。

【図３】 一実施例におけるプリント部の構成を示すブ
ロック図である。

【図４】 一実施例におけるイメージスキャナ部の断面
の一部を示す説明図である。

【図５】 図４の基準板の一部を示す斜視図である。

【図６】 図４のイメージセンサの平面図である。

【図７】 図６のイメージセンサの一つのチップの画素
配列を示す説明図である。

【図８】 一実施例における３つのイメージセンサの平
面図である。

【図９】 図８のイメージセンサの斜視図である。

【図１０】 図８のイメージセンサの長手方向から見た
側面図である。

【図１１】 図８のイメージセンサの端部の画素配置を
示す説明図である。

【図１２】 一実施例における３つのイメージセンサに
よって分割されるブロックを示す説明図である。

【図１３】 図２のＣＰＵ（１）回路のブロック図であ
る。

【図１４】 図２のアナログ回路のブロック図である。

【図１５】 図２のビデオ（１）回路のブロック図であ
る。

【図１６】 図１５のＣＣＤギャップ補正部の出力画像
データ列を示す説明図である。

【図１７】 図１５のＲＧＢセパレーション部の出力画
像データ列を示す説明図である。

【図１８】 図２のビデオ（２）回路のブロック図であ
る。

【図１９】 図１８のデータブロック分割部によって分
割されたブロックを示す説明図である。

【図２０】 図１８のデータブロック分割部の構成例を
示すブロック図である。

【図２１】 図２０のデータブロック分割部の動作を示
すタイミングチャートである。

【図２２】 図２０のデータブロック分割部の入力画像
データと出力データを示す説明図である。

【図２３】 図２のカラー回路のブロック図である。

【図２４】 図２のＡＲ回路のブロック図である。

【図２５】 図２３のゴーストキャンセル部の構成例を
示すブロック図である。

【図２６】 図２５のゴーストキャンセル部において比
較する５画素およびゴーストパターンを示す説明図であ
る。

【図２７】 図２４のマーカフラグ生成部におけるマー
カ途切れの連結補正を行う連結補正部の構成例を示すブ
ロック図である。

【図２８】 図２７の連結補正部の動作を説明するため
の説明図である。

【図２９】 図２７の連結補正部の動作を説明するため
の説明図である。

【図３０】 図２のＤＦ回路のブロック図である。

【図３１】 図３０のディジタルフィルタを示すブロッ
ク図である。

【図３２】 図３１のディジタルフィルタにおける演算
の順番を示す説明図である。

【図３３】 図３１のディジタルフィルタにおける演算
処理を説明するための説明図である。

【図３４】 図２のＨＴＰ回路のブロック図である。

【図３５】 図３４のブロック−ラインパラレル変換部
の入力データ列を示す説明図である。

【図３６】 図３４のブロック−ラインパラレル変換部
の出力データ列を示す説明図である。

【図３７】 図２のＥＤＩＴ回路のブロック図である。

【図３８】 図３７のＥＤＩＴ回路における処理の対象
となる矩形領域の指定方法を示す説明図である。

【図３９】 図３７のＥＤＩＴ回路における処理の対象
となる矩形領域の指定方法の他の例を示す説明図であ
る。

【図４０】 図３７のミラー編集部におけるミラー編集
を説明するための説明図である。

【図４１】 本発明の他の実施例における光学系の概略
を示す説明図である。

【符号の説明】

２５…データブロック分割部、４２…ゴーストキャンセ
ル部、６１…マーカフラグ生成部、７２…ディジタルフ
ィルタ、２２０…イメージスキャナ部、３０８…イメー
ジセンサ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−178659（ＪＰ，Ａ) 特開 昭61−134167（ＪＰ，Ａ) 特開 昭62−276955（ＪＰ，Ａ) 特開 昭63−48052（ＪＰ，Ａ) 特開 平２−27379（ＪＰ，Ａ) 特開 平２−242485（ＪＰ，Ａ) 特開 平２−282868（ＪＰ，Ａ) 特開 平５−199404（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06T 1/20 H04N 1/40 - 1/409 H04N 1/48 - 1/62 H04N 1/028 - 1/031 H04N 1/04 - 1/207 H04N 1/387

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 全体として１ライン分の画像データを少
   なくとも所定の画素列分ずつ重複させながら分割して読
   み取るように端部近傍を前記ライン方向に重複させなが
   ら配置した複数のイメージセンサと、 前記端部近傍では、注目画素の画像データを出力する方
   のイメージセンサが出力する重複部分の画像データを用
   いて、それぞれのイメージセンサによる画像の連結部分
   の補正を独立に行う画像処理手段とを具備することを特
   徴とする画像処理装置。
2. 【請求項２】 前記画像処理手段は、イメージセンサご
   との画像データを並列して処理することを特徴とする請
   求項１記載の画像処理装置。
3. 【請求項３】 前記画像処理手段は、注目画素に対して
   その周辺の画素の画像データを用いて、画像の連結部分
   の補正を行うことを特徴とする請求項１記載の画像処理
   装置。
4. 【請求項４】 前記画像処理手段は、注目画素の色情報
   をその周辺の画素の画像データに基づいて補正すること
   により画像の連結部分の補正を行う際、前記端部近傍で
   は、注目画素の画像データを出力する方のイメージセン
   サが出力する重複部分の画像データを周辺の画素の画像
   データとして用いる補正手段を含むことを特徴とする請
   求項１記載の画像処理装置。
5. 【請求項５】 前記画像処理手段は、特定の特徴を有す
   る画像が連結している部分を識別する場合において、近
   接する複数の画素の画像データに基づいて、画像の連結
   が途切れている部分を補う補正を行う連結補正手段を含
   むことを特徴とする請求項１記載の画像処理装置。
6. 【請求項６】 前記画像処理手段は、注目画素の周辺の
   画素の前記補正後の画像データを用いたフィルタ処理手
   段を含むことを特徴とする請求項１記載の画像処理装
   置。