JP3531596B2 - 基板群の自己診断方法 - Google Patents
基板群の自己診断方法Info
- Publication number
- JP3531596B2 JP3531596B2 JP2000302630A JP2000302630A JP3531596B2 JP 3531596 B2 JP3531596 B2 JP 3531596B2 JP 2000302630 A JP2000302630 A JP 2000302630A JP 2000302630 A JP2000302630 A JP 2000302630A JP 3531596 B2 JP3531596 B2 JP 3531596B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- board
- image
- unit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば複写機、ファク
シミリ装置、プリンタ等の画像形成装置やスキャナ等の
画像読取装置に使用される基板群の自己診断方法に係わ
り、特に複数枚の基板を信号処理上で連結した構成の装
置で自己診断を効率的に行うことができるようにした基
板群の自己診断方法に関する。 【０００２】 【従来の技術】近年、画像処理に関する各種装置の開発
が活発に行われるようになっており、画像をディジタル
的に処理するディジタル複写機や原稿の読み取りを行う
スキャナがオフィス等に広く普及している。これと共
に、これらの装置の画像記録や読み取りに関する処理速
度の向上や、より大きなサイズの原稿を処理したいとい
う要求が高まっている。このような要求を満たすために
は、より高速の画像処理が必要とされる。 【０００３】このように高速の画像処理が要求されるよ
うになると、各種の処理をソフトウェアに頼る従来の画
像処理では、このような画像処理装置の実現が困難とな
る。そこで、画像処理を行う各部分をハードウェアで構
成し、しかも処理を並列化して実質的な処理速度を高め
るといった工夫が必要とされている。これに伴って、ハ
ードウェアの規模がますます増大し、画像処理のための
各種基板の数も増加するといった傾向にある。 【０００４】ところで、このような画像処理装置では膨
大な数の回路の一部にでも何らかの故障が発生すると画
質の低下を招いたり装置そのものが動作しないといった
ような障害が発生する。そこで従来から装置の起動時等
に装置自身が各基板の診断を行うようなシステムとなっ
ていることが多い。このような自己診断システム（Diag
nostics system）としては、各基板ごとに自己診断を行
うためのパターンジェネレータを備えたものがある。し
かしながら、このようなものでは、それぞれの基板にパ
ターンジェネレータを備えているので、更にハードウェ
アの増大を招く他、装置全体のコストにかなりの負担を
かけてしまうといった問題がある。このような問題点を
解決するものとしては、１つの基板にＣＰＵ（中央処理
装置）を配置しておき、これを用いて各種の部品をチェ
ックするようにしたものがある。 【０００５】図３８は、この後者の自己診断方法および
この方法を使用した画像処理装置として特開平３−１９
１６５５号公報に記載のものを表わしたものである。こ
の図に示した画像処理装置は、画像の読取処理を行うイ
メージングユニット（ＩＵ）１０１を備えている。イメ
ージングユニット１０１から出力されるカラービデオ信
号１０２はアナログ基板１０３に入力され、ここで自動
利得制御等が行われた後にディジタル信号１０４に変換
されるようになっている。このディジタル信号１０４
は、ＣＰＵ（中央処理装置）基板１０５に入力される。
ＣＰＵ基板１０５では色分離や合成あるいはシェーディ
ング補正が行われる。 【０００６】ＣＰＵ基板１０５の出力する画像データ１
０６は第１のイメージ処理システム（ＩＰＳ）基板１０
７および第２のイメージ処理システム基板１０８に入力
され、これらによって所望の画像処理が行われる。な
お、画像処理のために第１および第２のイメージ処理シ
ステム基板１０７、１０８を用意しているのは、故障時
の基板交換のコストを低減させるためであり、この画像
処理部分が３つ以上の基板で構成されるものであっても
よい。処理後の画像データ１０９はイメージ出力ターミ
ナル（ＩＯＴ）１１０に送られて画像の記録（コピー）
が行われることになる。 【０００７】この画像処理装置でＣＰＵ基板１０５は、
フィルムプロジェクタ１１１およびユーザインターフェ
ース１１２とも接続されている。フィルムプロジェクタ
１１１は図示しないプラテン上のフィルム画像を投影す
るための装置であり、これにより、イメージ出力ターミ
ナル１１０で画像の記録が可能になる。ユーザインター
フェース１１２は、ＣＲＴ、液晶ディスプレイ等の表示
装置やテンキー等の入力装置を備えたコントロールパネ
ルによって構成されており、記録や編集等をユーザが指
示できるようになっている。 【０００８】以上のような構成の画像処理装置の自己診
断の様子を次に説明する。ＣＰＵ基板１０５にはＣＰＵ
１１４が搭載されている。ＣＰＵは自己診断を行うため
のソフトウェアモジュールを備えている。そして、ユー
ザインターフェース１１２から所定の操作が行われる
と、Ｄ／Ａ変換器、パターンジェネレータ等のチェック
を該当する基板ごとに順次実行するようになっている。 【０００９】図３９は自己診断時にユーザインターフェ
ースの表示装置に表示される内容を表わしたものであ
る。この図に示したように表示画面１２１の上部には自
己診断モード（DIAGNOSTIC MODE）であることが表示さ
れ、その下にはＳＴＡＲＴ（スタート）、ＳＴＯＰ（ス
トップ）およびＥＸＩＴ（エグジット）の各マーク１２
２〜１２４が表示されている。このうちＳＴＡＲＴマー
ク１２２が押されると例えばＤ／Ａ変換器をチェックす
るための自己診断が開始される。 【００１０】図４０は、Ｄ／Ａ変換器に対する自己診断
が行われる際の回路構成を表わしたものである。このＤ
／Ａ変換器に対する自己診断モードでは、ＣＰＵ１１４
から所定のディジタル信号がＤ／Ａ変換器１３１に供給
され、Ｄ／Ａ変換後のアナログ信号がコンパレータ１３
１の一方の入力端子に供給されるようになっている。こ
のとき、コンパレータ１３２の他方の入力端子には所定
の基準電圧ＶTHが入力される。コンパレータ１３２の出
力側は、プルアップ抵抗１３３に一端を接続された発光
ダイオード１３４の他端に接続されている。このため、
ＣＰＵ１１４がコンパレータ１３２のスレッシホールド
レベルを上下するような値のディジタル信号をＤ／Ａ変
換器１３１に供給したとすると、発光ダイオード１３４
がこれに応じて点滅を繰り返すことになる。自己診断を
行う作業者は、この点滅を確認してＤ／Ａ変換器１３１
が正常であるかどうかを判別することになる。 【００１１】このようにしてＤ／Ａ変換器１３１に対す
る診断が終了したら、作業者は図３９に示したＥＸＩＴ
マーク１２４を選択してＤ／Ａ変換器１３１をチェック
するためのモードから抜け出させ、次の自己診断を開始
させることになる。このようにして、情報処理装置の各
部の診断が行われていくことになる。なお、自己診断を
途中で終了させたいとき、作業者は図３９に示したＳＴ
ＯＰマーク１２３を押せばよい。 【００１２】 【発明が解決しようとする課題】ところが、このような
後者の自己診断システムを使用した自己診断方法では、
Ｄ／Ａ変換器の故障のチェック等のように各構成部品の
簡単なチェックしか行うことができなかった。このた
め、画像処理を行う回路部分のように複雑な処理をチェ
ックするような場合には、各基板ごとにパターンジェネ
レータを備える前者の自己診断システムを使用した自己
診断方法に頼らざるをえなかった。そして、このような
場合には既に説明したようにハードウェアの規模が不必
要に増大し、装置のコストが大幅にアップするといった
問題があった。 【００１３】以上、画像データを処理する基板の自己診
断について説明したが、一般的にある情報を複数の基板
あるいは処理部を用いて順次処理していく装置における
これら基板の自己診断についても同様な問題があった。 【００１４】そこで本発明の目的は、複数の基板を有す
る装置を診断するとき、効率的な自己診断が行えるよう
にした基板群の自己診断方法を提供することにある。 【００１５】 【課題を解決するための手段】請求項１記載の発明は、
信号を順次処理するための複数の基板からなる基板群の
自己診断方法であって、基板群の最初の基板で後続の基
板によって順次処理される診断用データを最初の基板に
配置された診断用データ発生部で発生するステップと、
診断用データが順次処理された処理済データと前記した
複数の基板がすべて正常である場合に得られるチェック
用データを比較するステップと、比較結果が一致しない
とき前記した複数の基板のいずれかが故障であると判断
するステップと、前記した複数の基板のいずれかが故障
であると判断された場合に、基板群の最後の基板から最
初の基板に向けて順に個別診断用データを前記した複数
の基板のそれぞれに配置された個別診断用データ発生部
で発生するステップと、個別診断用データが処理された
処理済データと個別診断用データが発生された基板以降
の基板がすべて正常である場合に得られる個別チェック
用データを比較するステップと、比較結果が一致しない
ときに個別診断用データを発生した個別診断用データ発
生部とその直前に個別診断用データを発生した個別診断
用データ発生部の間の回路が故障していると判断するス
テップとを有することを特徴としている。 【００１６】 【００１７】 【００１８】すなわち請求項１記載の発明では、基板群
の最初の基板に配置された診断用データ発生部で後続の
基板によって順次処理される診断用データを発生させ、
診断用データが順次処理された処理済データと前記した
複数の基板がすべて正常である場合に得られるチェック
用データを比較して、比較結果が一致しないとき前記し
た複数の基板のいずれかが故障であると判断するように
している。そして、前記した複数の基板のいずれかが故
障であると判断された場合には、基板群の最後の基板か
ら最初の基板に向けて順に個別診断用データを前記した
複数の基板のそれぞれに配置された個別診断用データ発
生部で発生させ、個別診断用データが処理された処理済
データと個別診断用データが発生された基板以降の基板
がすべて正常である場合に得られる個別チェック用デー
タを比較することで、比較結果が一致しない段階で個別
診断用データを発生した個別診断用データ発生部とその
直前に個別診断用データを発生した個別診断用データ発
生部の間の回路が故障していると判断することにしてい
る。この発明では、診断用データが順次処理された処理
済データと前記した複数の基板がすべて正常である場合
に得られるチェック用データを比較して、比較結果が一
致した場合には個別の診断を行うことなく診断を終了さ
せることができ、効率的である。また、比較結果が一致
しなかった場合には、基板群の最後の基板から順に個別
診断用データを発生させ、個別診断用データが処理され
た処理済データをチェック用データと比較するようにし
ているので、故障している基板を簡単に調べることがで
きる。 【００１９】 【実施例】以下実施例につき本発明を詳細に説明する。 【００２０】（ディジタル複写機の概要） 【００２１】図２は本発明の一実施例の基板群の自己診
断方法を適用したディジタル複写機の外観を表わしたも
のである。このディジタル複写機は、フルカラーイメー
ジセンサで図示しない原稿を読み取り、種々の画像処
理、画像編集を行った画像データを蓄えるページメモリ
（図示せず）を搭載したイメージスキャナ部２２０と、
このイメージスキャナ部２２０で蓄えられた画像データ
を２色でプリントするプリント部２２１とで構成されて
いる。イメージスキャナ部２２０には、コピー枚数や種
々の画像処理・編集機能等をユーザが指定するためのコ
ントロールパネルが設けられており、これによる指定に
よって所望のコピーを得ることができるようになってい
る。 【００２２】（イメージスキャナ部の構成） 【００２３】図３はイメージスキャナ部の構成を表わし
たものである。イメージスキャナ部２２０は、電荷結合
素子（以下、ＣＣＤと記す。）を用いたイメージセンサ
２３１を有している。イメージセンサ２３１はＣＣＤド
ライブ基板２３２上に取り付けられている。ＣＣＤドラ
イブ基板２３２の後段には順に、アナログ基板２３３、
第１のビデオ基板２３４、第２のビデオ基板２３５、カ
ラー基板２３６、ディジタルフィルタ基板（ＤＦ基板）
２３７および中間調処理基板２３８が設けられている。
また、カラー基板２３６には領域認識基板２３９が接続
され、中間調処理基板２３８には画像編集を行うための
編集基板２４１が接続されている。 【００２４】また、第１のビデオ基板２３４から中間調
処理基板２３８、領域認識基板２３９および編集基板２
４１とこれらを制御する第１のＣＰＵ（中央処理装置）
基板２４４とは、システムバスの規格の一つであるＶＭ
Ｅバス２４５によって互いに接続されるており、イメー
ジプロセッサシステム（ＩＰＳ）ラック２４６内に収納
されている。 【００２５】イメージプロセッサシステムラック２４６
の最後尾に配置された中間調処理基板２３８の次段に
は、データ処理基板２５１が接続されている。このデー
タ処理基板２５１には、第２のＣＰＵ基板２５２および
ページメモリを配置したページメモリ基板２５３が接続
されている。また、第２のＣＰＵ基板２５２には前記し
たオペレータによる操作用のコントロールパネル２５４
が接続されている。データ処理基板２５１は処理後の画
像データ２５５をプリント部２２１（図２参照）に出力
すると共に、プリント部２２１からの制御信号２５６を
入力するようになっている。また、第２のＣＰＵ基板２
５２は制御データ線２５７を介して第１のＣＰＵ基板２
４４と接続されていると共に、制御データ線２５８を介
して後に説明するプリント部の制御部に接続されてい
る。 【００２６】図４はプリント部の具体的な構成を表わし
たものである。プリント部２２１は、イメージスキャナ
部２２０からの画像データ２５５を入力するデータ分離
部２６１を備えている。データ分離部２６１の次段には
第１色画像データメモリ２６２と第２色画像データメモ
リ２６３が備えられており、それぞれ第１色と第２色に
よる画像データを格納するようになっている。第１色画
像データメモリ２６２の後段には第１色レーザ駆動部２
６４が、また第２色画像データメモリ２６３の後段には
第２色レーザ駆動部２６５がそれぞれ配置されており、
それぞれの色によるレーザの駆動を行うようになってい
る。制御部２６６は、制御データ線２６７を介してイメ
ージスキャナ部２２０の第２のＣＰＵ基板２５２（図
３）に接続されている。また、制御信号２５６をイメー
ジスキャナ部２２０のデータ処理基板２５１（図３）へ
送るようになっている。 【００２７】図５は図３に示したイメージスキャナ部の
概略を表わしたものである。イメージスキャナ部２２０
は、原稿搬送路の上側に所定の間隔をおいて配置された
原稿フィードローラ３０２、３０３と、原稿搬送路の下
側にこれらに対応して配置されたローラ３０４、３０５
とを備えている。原稿３０６はこれらのローラ３０２〜
３０５に挟まれて図で左方向に搬送されるようになって
いる。原稿搬送路のほぼ中央位置にはプラテンガラス３
０７が配置されており、この上にプラテンローら３０８
がこれに転接する形で配置されている。 【００２８】プラテンガラス３０７の下側には原稿３０
６の読取位置を照明するための光源３０９と、原稿の反
射光をイメージセンサ２３１上に結像させる収束性ロッ
ドレンズアレイ３１０が配置されている。イメージセン
サ２３１は、図３に示したＣＣＤドライブ基板２３２上
に取り付けられている。また、このイメージスキャナ部
２２０の原稿挿入部には原稿３０６の挿入を検出するセ
ンサ３１５が設けられている。更に、プラテンローラ３
０８の周囲には、複数の平面を有し、プラテンローラ３
０８の中心軸を中心として回転可能な基準板３１２が設
けられている。 【００２９】図６は、この基準板の構成を表わしたもの
である。基準板３１２は、画像読み取り時の黒レベルの
基準となる黒色面３１３と、白レベル（背景）の基準と
なる白色面３１４とを有している。これら黒色面３１３
および白色面３１４は、プラテンガラス３０７とプラテ
ンローラ３０８の間に選択的に介装できるようになって
いる。 【００３０】図７はイメージセンサの配置構造を表わし
たものである。本実施例で使用されるイメージセンサ２
３１はフルカラーの密着型センサであり、千鳥状に配列
された第１〜第５のライン型のセンサチップ３２１〜３
２５からなっている。 【００３１】本実施例で第１、第３および第５のセンサ
チップ３２１、３２３、３２５のグループと残りの第２
および第４のセンサチップ３２２、３２４のグループと
は、グループの境目で主走査方向における画像の読み取
りが途切れることのないようになっている。第１、第３
および第５のセンサチップ３２１、３２３、３２５と残
りの第２および第４のセンサチップ３２２、３２４の間
では、それらの配置位置が走査方向と直行する方向に間
隔Δｘだけずれている。これら５つのライン型のセンサ
チップ３２１〜３２５によって読み取られた画像データ
を原稿３０６（図５）の同一ラインを読み取った画像デ
ータに直す処理は、後述する第１のビデオ基板２３４内
の回路で行っている。 【００３２】図８はイメージセンサを構成するチップに
おける画素配列の様子を表わしたものである。フルカラ
ーを実現するために、図７で示した第１〜第５のライン
型のセンサチップ３２１〜３２５は、青の画像データ読
取用のピクセル３２６Ｂ、緑の画像データ読取用のピク
セル３２６Ｇおよび赤の画像データ読取用のピクセル３
２６Ｒがこれらの順に繰り返し配置された構造となって
いる。 【００３３】（第１のＣＰＵ基板の説明） 【００３４】図９は第１のＣＰＵ基板の構成を具体的に
表わしたものである。第１のＣＰＵ基板２４４は、ＣＰ
Ｕ３３１、タイマ３３２、リード・オンリ・メモリ（以
下、ＲＯＭと記す。）３３３、ランダム・アクセス・メ
モリ（以下、ＲＡＭと記す。）３３４、ＶＭＥバスイン
タフェース（以下、ＶＭＥバスＩ／Ｆと記す。）３３
５、出力制御部３３６、入力制御部３３７およびシリア
ル通信部３３８を備えてる。これらはバス３３９によっ
て互いに接続されている。ＶＭＥバスＩ／Ｆ３３５はＶ
ＭＥバス２４５（図３参照）に接続され、シリアル通信
部３３８は制御データ線２５７（図３参照）に接続され
ている。第１のＣＰＵ基板２４４は、ＲＡＭ３３４をワ
ークエリアとして、ＲＯＭ３３３に格納されたプログラ
ムを実行することで、イメージプロセッサシステムラッ
ク２４６内の各基板の制御および第２のＣＰＵ基板２５
２（図３参照）との通信を行うようになっている。な
お、第１のＣＰＵ基板２４４にはその各部にクロック信
号を供給するためのクロック発生部３４０が備えられて
いる。 【００３５】図３等と共に説明を行う。図３に示したイ
メージスキャナ部２２０では、ユーザが所望のコピー枚
数や各種の画像処理・編集をコントロールパネル２５４
から指定すると、第２のＣＰＵ基板２５２上のＣＰＵが
制御データ線２５７を通して第１のＣＰＵ基板２４４上
のＣＰＵ３３１に対して、コントロールパネル２５４で
選択されている各種の画像処理・編集情報を送る。ま
た、第２のＣＰＵ基板２５２上のＣＰＵは、コントロー
ルパネル２５４によって選択されている用紙サイズ等の
情報を制御データ線２６７（図４）を通してプリント部
２２１の制御部２６６に送る。 【００３６】図９に示した第１のＣＰＵ基板２４４で
は、制御データ線２５７を通して送られてきた各種の画
像処理・編集情報を、シリアル通信部３３８を介して第
１のＣＰＵ基板２４４に取り込み、ＣＰＵ３３１によっ
て解読する。ＣＰＵ３３１は画像処理・編集情報に対応
した各種のパラメータ（制御データ）をＶＭＥバスＩ／
Ｆ３３５および図３に示すＶＭＥバス２４５を通してイ
メージプロセッサシステムラック２４６内の各基板２３
４〜２４１の所定のレジスタやＲＡＭに設定する。 【００３７】次に、図５に示したイメージスキャナ部２
２０でオペレータが原稿３０６を挿入すると、センサ３
１５がオンする。ＣＰＵ３３１は、図９の第１のＣＰＵ
基板２４４の入力制御部３３７を通してこれを検知す
る。そして、図示しない原稿フィード用のモータを駆動
し、原稿３０６が原稿フィードローラ３０２、３０３に
よって搬送される。搬送状態の原稿３０６がプラテンロ
ーラ３０８に達すると、光源３０９によって照射され原
稿３０６の反射光がイメージセンサ２３１に入射する。
この状態で、図３に示したＣＣＤドライブ基板２３２に
よって駆動されるイメージセンサ２３１によって原稿が
読み取られ、ＣＣＤビデオ信号３４１がアナログ基板に
よって順次処理されていく。 【００３８】（アナログ基板の説明） 【００３９】図１０は図３に示したアナログ基板を具体
的に表わしたものである。アナログ基板２３３は、ＣＣ
Ｄドライブ基板２３２（図３）からのＣＣＤビデオ信号
３４１を入力し、これから有効な画像信号を抽出するサ
ンプルホールド部３５１と、このサンプルホールド部３
５１の後段に順に設けられたゲインコントロール部３５
２、ダーク補正部３５３、オフセットコントロール部３
５４およびアナログ−ディジタル変換（以下、Ａ／Ｄ変
換と記す。）部３５５と、第１のビデオ基板２３４（図
３）からのディジタル−アナログ変換（以下、Ｄ／Ａ変
換と記す。）データ３５６をＤ／Ａ変換してゲインコン
トロール部３５２およびオフセットコントロール部３５
４に対して設定するＤ／Ａ変換部３５７とを備えてい
る。Ａ／Ｄ変換部３５５から出力される画像データ３５
８は図３に示したイメージプロセッサシステムラック２
４６に入力されるようになっている。 【００４０】ところで、このディジタル複写機では原稿
の読み込み開始に先立ち、図５に示したイメージスキャ
ナ部２２０の電源オン時に、プラテンガラス３０７上に
図６に示す基準板３１２の黒色面３１３を出し、これを
読み取るようになっている。そして、このときの読み取
り値が所定の値になるように、オフセットコントロール
部３５４（図１０）のオフセット値をＣＰＵ３３１から
Ｄ／Ａ変換部３５７に対して自動的に設定しておく（自
動オフセット制御：ＡＯＣ）。 【００４１】次に、プラテンガラス上に図６に示す基準
板３１２の白色面３１４を出してこれを読み取り、この
ときの読み取り値が所定の値になるように、ゲインコン
トロール部３５２のゲイン値をＣＰＵ３３１からＤ／Ａ
変換部３５７に対して自動的に設定しておく（自動利得
制御：ＡＧＣ）。このような調整が予め行われているの
で、実際の原稿読み取りデータは、飽和することのない
十分なダイナミックレンジを持ったビデオデータとな
り、Ａ／Ｄ変換部３５５でディジタル化され、画像デー
タ３５８として順次第１のビデオ基板２３４（図３）へ
送られていく。また、ダーク補正部３５３は、イメージ
センサ２３１のシールドビット（遮光画素）の出力信号
を用いてその暗電流による出力変化を除去するようにな
っている。 【００４２】（第１のビデオ基板の説明） 【００４３】図１１は図３に示した第１のビデオ基板を
具体的に表わしたものである。第１のビデオ基板２３４
は、図３に示したアナログ基板２３３から出力される画
像データ３５８を入力し、図７に示した第１〜第５のラ
イン型のセンサチップ３２１〜３２５のギャップを補正
するＣＣＤギャップ補正部３６１を備えている。ＣＣＤ
ギャップ補正部３６１の後段には、順にＲＧＢセパレー
ション部３６２と暗シェーディング補正部３６３が設け
られている。また、この第１のビデオ基板２３４にはこ
れら各部３６１〜３６３を制御する制御部３６４と、こ
れらにクロック信号を供給するクロック発生部３６５と
が備えられている。 【００４４】制御部３６４はＶＭＥバス２４５に接続さ
れており、これを介して図１０に示したアナログ基板２
３３（図３）に対してＤ／Ａ変換データ３５６を送ると
共に、後段の第２のビデオ基板２３５に対して制御信号
３６７を出力するようになっている。また、クロック発
生部３６５はアナログ基板２３３に対してドライブクロ
ック信号３６８を送るようになっている。ドライブクロ
ック信号３６８はアナログ基板２３３を経てＣＣＤドラ
イブ基板２３２（図３）に送られるようになっている。 【００４５】すでに説明したように、本実施例で使用さ
れているイメージセンサ２３１は図７に示すように千鳥
状に配列された５つのセンサチップ３２１〜３２５から
構成されている。そして、２つのチップ群が間隔Δｘだ
けずれている。そこで５つのセンサチップ３２１〜３２
５によって読み取られたデータを原稿の同一ラインを読
み取ったデータに直す処理を行うのがＣＣＤギャップ補
正部３６１である。ＣＣＤギャップ補正部３６１では、
具体的には第２および第４のセンサチップ３２２、３２
４で読み取ったデータをメモリを使って遅延させ、同一
ラインの読み取りデータに直している。 【００４６】図１２は、ＣＣＤギャップ補正部の出力す
る画素データ列を表わしたものである。図９で示した各
ピクセル３２６Ｂ、３２６Ｇ、３２６Ｒのそれぞれが出
力する画素データをＢ1、Ｇ1、Ｒ1、Ｂ2、Ｇ2、Ｒ2、…
…ＢN、ＧN、ＲNとすると、これらはこの図１２に示し
たようにＢ（青）、Ｇ（緑）、Ｒ（赤）、の順に繰り返
されている。 【００４７】図１３は、これに対してＲＧＢセパレーシ
ョン部の出力を表わしたものである。ここで同図（ａ）
はＲＧＢセパレーション部３６２から出力される青の画
素データ列であり、同図（ｂ）は緑の画素データ列であ
る。更に同図（ｃ）は赤の画素データ列を表わしてい
る。このように図１２で示したＢ、Ｇ、Ｒのシリアルな
画像データをそれぞれＢ、Ｇ、Ｒごとの画素データ列に
直す処理を行うのがＲＧＢセパレーション部３６２であ
る。 【００４８】Ｂ、Ｇ、Ｒに分離された画素データは、図
１１における暗シェーディング補正部３６３へ順次送ら
れ、暗シェーディング補正が行われる。暗シェーディン
グ補正は、原稿の読み取りに先立って、イメージスキャ
ナ部２２０（図４）の電源オン時に自動オフセット制
御、自動利得制御動作を行った後、黒色面３１３を読み
取った画像データを各画素ごとに内蔵のメモリに記憶し
ておき、実際に原稿を読み取ったときの各画素の画像デ
ータから各画素ごとに記憶していた黒色面読み取りデー
タを減算する処理である。このようにして順次第１のビ
デオ基板２３４で処理された画像データ３６９は第２の
ビデオ基板２３５に送られる。 【００４９】（第２のビデオ基板の説明） 【００５０】図１４は第２のビデオ基板の構成を具体的
に表わしたものである。第２のビデオ基板２３５は、第
１のビデオ基板２３４（図３）からの画像データ３６９
を入力する明シェーディング補正部３７１と、この明シ
ェーディング補正部３７１の後段に順に設けられたＲＧ
Ｂ位置ずれ補正部３７２、センサ位置ずれ補正部３７３
およびデータブロック分割部３７４と、上記各部３７１
〜３７４を制御する制御部３７６と、これら各部３７１
〜３７４にクロック信号を供給するクロック発生部３７
７とを備えている。制御部３７６はＶＭＥバス２４５に
接続されていると共に、第１のビデオ基板２３４（図
３）からの制御信号３６７を入力し、またカラー基板２
３６に対して制御信号３７８を送るようになっている。
また、クロック発生部３７７は後段の各基板に対して制
御用クロック信号３７９を送るようになっている。 【００５１】第２のビデオ基板２３５に送られてきた画
像データ３６９は、まず明シェーディング補正部３７１
で明シェーディング補正が行われる。明シェーディング
補正は、暗シェーディング補正と同様に自動オフセット
制御、自動利得制御動作後に、白色面３１４を読み取っ
た画像データを各画素ごとにメモリに記憶しておき、実
際に原稿を読み取ったときの各画素の画像データを記憶
していた各画素ごとの白色面読み取りデータで正規化
（除算）する処理である。 【００５２】明シェーディング補正および暗シェーディ
ング補正が行われた画像データは、光源３０９（図５）
の光量分布の影響や各画素ごとの感度のばらつきの影響
のない画像データとなる。また、ＣＰＵ３３１（図９）
によって自動オフセット制御、自動利得制御のオフセッ
ト値、ゲイン値を設定できると共に、明シェーディング
補正部３７１および暗シェーディング補正部３６３のメ
モリはＶＭＥバス２４５を介してＣＰＵ３３１から読み
書きできるようになっているため、自動オフセット制
御、自動利得制御および明、暗シェーディング補正のコ
ントロールをＣＰＵ３３１が行い得るのである。 【００５３】また、本実施例で使用されているイメージ
センサ２３１（図３）は、図８に示すように各ピクセル
３２６Ｂ、３２６Ｇ、３２６Ｒが主走査方向に順に配列
されているため、Ｂ、Ｇ、Ｒ間で実際の原稿読み取り位
置がずれている。このことは、次段のカラー基板２３６
で色を判断する場合に誤判断を生じるので、Ｒ、Ｇ、Ｂ
の読み取り位置が同一仮想点となるような補正が必要で
ある。この補正を行うのがＲＧＢ位置ずれ補正部３７２
である。ＲＧＢ位置ずれの補正は、例えば図８における
ピクセル３２６Ｇ2の位置を基準とした場合、ピクセル
３２６Ｇ2の位置の仮想Ｂデータ、仮想Ｒデータを、そ
れぞれピクセル３２６Ｂ2、Ｂ3の画像データの演算と、
ピクセル３２６Ｒ1、Ｒ2の画像データの演算から求める
ものである。 【００５４】ここまでの動作説明は、イメージセンサ２
３１が一つであるかのように行ってきたが、すでに説明
したように実際は、広幅の原稿を読み取るために３つの
イメージセンサ２３１1〜２３１3を使用している。これ
ら３つのイメージセンサ２３１1〜２３１3は原稿の同一
ライン（同一副走査位置）を読み取れるように調整して
取り付けてはいるが、実際には、副走査方向にずれを生
じる。このずれを補正するのがセンサ位置ずれ補正部３
７３である。センサ位置ずれ補正は、ＣＣＤギャップ補
正と略同様の考え方で、各センサの画像データをそれぞ
れメモリを使って任意の時間だけ遅らせることで、３つ
のイメージセンサ２３１1〜２３１3の画像データがその
つなぎ目で原稿上の主走査方向の隣接画像となるように
するものである。 【００５５】ところで、高速広幅のディジタル複写機の
場合には、画像データを高速で処理する必要がある。し
かしながら、ＲＡＭやディジタル集積回路等は高速動作
にも限界がある。そこで、本実施例ではセンサ位置ずれ
補正部３７３の出力画像データを、データブロック分割
部３７４で主走査方向に複数のブロックに分割するよう
にしている。 【００５６】図１５は、主走査方向における出力画像デ
ータの分割の様子を表わしたものである。ここでは、例
えば１つのイメージセンサ２３１の出力画像データを２
つのブロックに分割し、図１５に示すように原稿３０６
の読み取りデータを計６個のブロックｂ1〜ｂ6に分割し
て、次段ではブロックｂ1〜ｂ6ごとのパラレル処理を行
うことになる。このようにしてブロックｂ1〜ｂ6に分割
された画像データ３８２は順次カラー基板２３６に送ら
れる。 【００５７】（カラー基板の説明） 【００５８】図１６はカラー基板を具体的に表わしたも
のである。カラー基板２３６は、図３に示した第２のビ
デオ基板２３５からの画像データ３８２を入力する色相
判断部３９１と、この色相判断部３９１の後段に順に設
けられたゴーストキャンセル部３９２、バッファメモリ
３９３、色編集部３９４および濃度補正部３９５を備え
ている。制御部３９６は、これらの各部３９１〜３９５
を制御するようになっている。制御部３９６はＶＭＥバ
ス２４５に接続されていると共に、図１４に示した第２
のビデオ基板２３５からの制御信号３７８と、領域認識
基板２３９（図３）からの制御信号４０１とを入力し、
ディジタルフィルタ基板２３７（図３参照）と領域認識
基板２３９に対してそれぞれ制御信号４１１、４１２を
送るようになっている。 【００５９】カラー基板２３６に入力される画像データ
３８２は、Ｒ、Ｇ、Ｂのカラー画像信号であり、色相判
断部３９１で原稿上の画像の色の判断が行われ、コード
化されたカラーコード信号と濃度データとが生成され
る。次段のゴーストキャンセル部３９２は、色相判断部
３９１で生成されたカラーコード信号の補正を行うもの
である。これは、第２のビデオ基板２３５（図３）にお
けるＲＧＢ３色の位置ずれ補正の結果、例えば原稿上の
黒画像のエッジ部等で誤った色相判断が行われ、無彩色
以外のカラーコードを発生する場合があるからである。
ゴーストキャンセル部３９２は、このような誤った色相
判断の行われたカラーコード（ゴースト）を無彩色のカ
ラーコードに直す処理を行う。ゴーストが発生したとき
のカラーコードの変化パターンは予め分かっているの
で、このパターンと一致したときにカラーコードを無彩
色に直すようにしている。 【００６０】このようにして生成された濃度データおよ
びカラーコード信号は、順次バッファメモリ３９３に格
納されていく。一方、ゴーストキャンセル部３９２から
得られたカラーコード信号４２１は図３に示した領域認
識基板２３９に送られる。本実施例では、マーカペンを
用いて原稿上に書かれたマーカで囲まれた領域に対して
種々の編集をリアルタイムで行うことができるようにな
っており、このマーカで囲まれた領域を検出するのが領
域認識基板２３９である。 【００６１】この領域認識基板２３９の説明を行った後
に、カラー基板２３６の残りの部分について説明する。 【００６２】（領域認識基板の説明） 【００６３】図１７は領域認識基板を具体的に表わした
ものである。領域認識基板２３９は、図１６で説明した
カラー基板２３６からカラーコード信号４２１を入力す
るマーカフラグ生成部４３１を備えている。マーカフラ
グ生成部４３１の後段には、順にパラレル−シリアル変
換（以下、ＰＳ変換と記す。）部４３２、領域認識部４
３３およびシリアル−パラレル変換（以下、ＳＰ変換と
記す。）部４３４が配置されている。制御部４３６はこ
れら各部４３１〜４３４の制御を行うようになってい
る。制御部４３６はＶＭＥバス２４５に接続されている
と共に、カラー基板２３６からの制御信号４１２を入力
し、またカラー基板２３６に対して制御信号４０１を送
るようになっている。 【００６４】カラー基板２３６から順次送られてきたカ
ラーコード信号４２１は、各ブロックごとの信号になっ
ている。まず、マーカフラグ生成部４３１では、カラー
コードからマーカの画像であるか否かを判断し、マーカ
の画像である場合にマーカフラグを生成する。次に、ブ
ロック処理されたマーカフラグを１ラインの信号に直す
のがＰＳ変換部４３２である。このようにして得られた
１ラインのマーカフラグからマーカで囲まれた領域を認
識するのが領域認識部４３３であり、ここで領域内を示
す領域信号が生成される。この生成された領域信号はＳ
Ｐ変換部４３４で再び各ブロックごとに分割され、領域
信号４３８として図１６に示したカラー基板２３６の色
編集部３９４に順次出力される。 【００６５】このカラー基板２３６にバッファメモリ３
９３が設けられている理由は、領域認識基板２３６で領
域を認識するのに時間がかかるため、この間カラーコー
ド信号と濃度データを記憶しておき領域認識基板２３６
からの領域信号４３８とタイミングを合わせるためであ
る。 【００６６】このように領域認識基板２３９から送出さ
れたブロック分割された領域信号４３８は色編集部３９
４に入力される。また、図１７の制御部４３６から送出
される制御信号４０１は制御部３９６に入力される。制
御部３９６は、領域信号４３８と同期して、対応する画
素の濃度データとカラーコード信号をバッファメモリ３
９３から読み出し、色編集部３９４に送る。 【００６７】本実施例のディジタル複写機は２色複写機
であり、サブカラーフラグによって原稿上のどの色を２
色のうちのどちらの色でプリントするかの指定ができる
ようになっている。また、ドロップカラーフラグによっ
て原稿上のどの色の画像を消すか等の指定もできるよう
になっている。この機能を用いることにより、例えばマ
ーカそのものを読み取った画像データは再現する必要が
ないので暗黙的に消去される。２色の指定あるいはドロ
ップカラーに関する機能は、マーカで指定された領域内
あるいは領域外に対してのみ行うことも可能である。ま
た、地肌除去のオン、オフをコントロールするＢＫＧイ
ネーブルフラグを生成して、次段で行う地肌除去を領域
内、外について行うか否かの指定もできる。これらのフ
ラグの生成を行うのが色編集部３９４である。 【００６８】このようにして生成されたフラグと濃度デ
ータおよびカラーコード信号は、順次濃度補正部３９５
に送られる。濃度補正部３９５はドロップカラーフラグ
の立っている画素の濃度データを白にしたり（消した
り）、原稿上の色ごとに（カラーコードごとに）独立し
た濃度調整ができるようにするためのものである。この
ようにして処理されたサブカラーフラグ、ＢＫＧイネー
ブルフラグ、領域信号、濃度データ等の出力４３９は、
ディジタルフィルタ基板２３７（図３）に順次送出され
ることになる。 【００６９】（ディジタルフィルタ基板の説明） 【００７０】図１８はディジタルフィルタ基板を具体的
に表わしたものである。ディジタルフィルタ基板２３７
は、図１６に示したカラー基板２３６からの出力４３９
を入力する地肌除去部４４１と、この地肌除去部４４１
の後段に順に設けられたディジタルフィルタ４４２およ
びサブカラーフラグ補正部４４３と、これら各部４４１
〜４４３を制御するための制御部４４４とを備えてい
る。制御部４４４はＶＭＥバス２４５に接続されている
と共に、カラー基板２３６からの制御信号４１１を入力
すると共に、中間調処理基板２３８（図３）に対して制
御信号４４６を送るようになっている。 【００７１】ディジタルフィルタ基板２３７では、順次
地肌除去部４４１で、ＢＫＧイネーブルフラグの立って
いる部分の原稿の地肌部を白くすると共に、ＢＫＧフラ
グを生成する。次に、ディジタルフィルタ４４２では、
選択されている画像モードに応じてエッジ強調やスムー
ジング処理が行われる。また、サブカラーフラグ補正部
４４３は、スムージング処理によって画像エッジ部の地
肌濃度が持ち上がった場合に、その持ち上がった地肌画
素のサブカラーフラグを画像部のサブカラーフラグと同
じにする補正を行い、これにより、例えば原稿の色文字
の周りの黒輪郭の発生を防止する。こうして処理された
サブカラーフラグ、濃度データ、領域フラグおよびＢＫ
Ｇフラグ等の出力４４８は、図３に示した中間調処理基
板２３８に順次送られる。 【００７２】（中間調処理基板の説明） 【００７３】図１９は中間調処理基板を具体的に表わし
たものである。中間調処理基板２３８では、図１８に示
したディジタルフィルタ基板２３７の出力４４８をブロ
ック−ラインパラレル変換部４５１に入力するようにな
っている。ブロック−ラインパラレル変換部４５１の後
段には、縮拡大部４５２と、編集基板２４１（図３）か
らの画像データ４５３を入力する濃度調整部４５４と、
中間調処理部４５５および４値化データ変換部４５６が
順に配置されている。４値化データ変換部４５６には、
その出力データ４５７を記憶する診断用メモリ４５８が
接続されている。制御部４６１は、これら各部４５１、
４５２、４５４〜４５６、４５８を制御するようになっ
ている。また、クロック発生部４６２はこれらにクロッ
ク信号を供給するようになっている。制御部４６１はＶ
ＭＥバス２４５に接続されていると共に、図１８に示し
たディジタルフィルタ基板２３７からの制御信号４４６
と編集基板２４１からの制御信号４６４を入力し、編集
基板２４１とデータ処理基板２５１（図３）に対してそ
れぞれ制御信号４６５、４６６を送るようになってい
る。 【００７４】ところで、本実施例のディジタル複写機で
は、副走査方向の画像の縮拡大はアナログ複写機と同様
に原稿の搬送スピードを変えて行うが、主走査方向の縮
拡大はディジタル的な画像処理によって行うようになっ
ている。この場合に、ブロックごとの並列処理では、こ
の処理が非常に複雑になる。そこで、中間調処理基板２
３８のブロック−ラインパラレル変換部４５１では、合
計６ブロックからなるブロックごとの画像データ列をラ
インごとの並列処理ができる画像データ列に変換してい
る。 【００７５】図２０はブロック−ラインパラレル変換部
の変換前の画像データの様子を表わしたものである。こ
の図の（ａ）〜（ｆ）に示したように変換前の画像デー
タは第１〜第６のブロックｂ1〜ｂ6ごとに第１ラインＬ
1、第２ラインＬ2、……の順に画像データが配列されて
いる。 【００７６】図２１は、これに対してブロック−ライン
パラレル変換部の変換後の画像データの様子を表わした
ものである。この図の（ａ）〜（ｄ）に示したように４
ライン並列の画像データ列に変換されることになる。し
たがって、例えば同図（ａ）では、第１ラインＬ1につ
いての第１〜第６のブロックｂ1〜ｂ6の画像データが順
に配列され、続いて第５ラインＬ5、第９ラインＬ9、…
…というように画像データの組み替えが行われる。同図
（ｂ）については同様に第２ラインＬ2、第６ライン
Ｌ6、第１０ラインＬ10、……というように画像データ
の組み替えが行われる。以下同様である。 【００７７】このようにして図１９のブロック−ライン
パラレル変換部４５１で変換された画像データ、ＢＫＧ
フラグ、サブカラーフラグは、縮拡大部４５２に送られ
る一方、領域フラグ（領域信号）４７１は編集基板２４
１（図３）に送られる。また、縮拡大部４５２から出力
される画像データ４７２も編集基板２４１に送られる。 【００７８】ここで、編集基板２４１の説明を行った後
に、中間調処理基板２３８の残りの部分について説明す
る。 【００７９】（編集基板の説明） 【００８０】図２２は編集基板の具体的な構成を表わし
たものである。編集基板２４１は、図１９に示した中間
調処理基板２３８からの領域フラグ（領域信号）４７１
を入力する矩形領域認識部４８１と、中間調処理基板２
３８からの画像データ４７２を入力するミラー編集部４
８２と、このミラー編集部４８２の後段に順に設けられ
たネガポジ編集部４８３、濃度調整部４８４およびあみ
かけ編集部４８５と、これらの各部４８１〜４８５を制
御する制御部４８６とを備えている。あみかけ編集部４
８５は図１９に示した濃度調整部４５４に画像データ４
５３を出力するようになっている。制御部４８６はＶＭ
Ｅバス２４５に接続されていると共に、図１９に示した
中間調処理基板２３８からの制御信号４６５を入力し、
中間調処理基板２３８に対して制御信号４６４を送るよ
うになっている。 【００８１】また、矩形領域認識部４８１は領域フラグ
（領域信号）４８９を図１９に示した縮拡大部４５２に
送出するようになっている。この領域フラグ４８９に関
連して領域の指定方法について説明する。本実施例のデ
ィジタル複写機では、領域の指定を２つの方法で行うこ
とができる。 【００８２】図２３は、領域指定方法の最初のものとし
て、マーカで囲んで領域を指定する様子を表わしたもの
である。原稿３０６上にマーカで矩形を描くと、それぞ
れの４隅に対応する４９１1〜４９１4が検出され、これ
を基にして矩形が認識され、例えばその内部に対する種
々の編集処理が行われることになる。 【００８３】図２４は、領域指定方法の他のものとして
座標で領域を入力する方法を表わしたものである。この
方法では、原稿３０６上の２点Ａ、Ｂの原稿左上端から
の距離ｘA，ｙA、ｘB，ｙBを図３に示したコントロール
パネル２５４から入力することで、これらを対角線の２
点とする矩形領域を認識し、これに対して種々の編集を
行うことができる。 【００８４】これらの矩形領域の認識および矩形領域内
の画素それぞれに対応して領域フラグ（領域信号）を生
成するのが矩形領域認識部４８１である。矩形領域認識
部４８１で順次処理された領域フラグ（領域信号）４８
９は、図１９に示した中間調処理基板２３８の縮拡大部
４５２に送られる。縮拡大部４５２では、ＢＫＧフラ
グ、サブカラーフラグ、濃度データと共に縮拡大処理が
行われる。縮拡大処理が行われた画像データ４７２は、
図２２に示した編集基板２４１のミラー編集部４８２に
順次送られる。編集基板２４１では、順次送られてくる
画像データ４７２に対してリアルタイムで編集を行うよ
うになっている。 【００８５】図２５は、ミラー編集部における画像処理
の様子を表わしたものである。ミラー編集部４８２は同
図（ａ）で示すような矩形領域５０１内で、あるいは画
像の全領域に対して鏡像編集処理を行い、同図（ｂ）に
示すような鏡像を得るようになっている。 【００８６】図２２における次段のネガポジ編集部４８
３は、白と黒が反転したネガポジ反転画像を得るように
なっている。更に次段に配置された濃度調整部４８４は
コントロールパネル２５４（図３）上のコピー濃度調整
機能に対応したものであり、出力色の２色のそれぞれに
ついて数種類の濃度変換カーブを選択できる。次段のあ
みかけ編集部４８５は、コントロールパネル２５４から
選択されたあみパターンで画像にあみかけ処理を行う。
更に、領域内を消去（マスキング）したり、領域外を消
去（トリミング）したりする機能も、このあみかけ編集
部４８５で行う。なお、ネガポジ編集およびあみかけ編
集も、マーカで囲んだ領域あるいは画像全体に対して行
うことができることは言うまでもない。こうして順次処
理された画像データ４５３は図１９における中間調処理
基板２３８に送られることになる。 【００８７】図１９に示した中間調処理基板に戻って説
明を続ける。図２２で説明した編集基板２４１から送ら
れてきた画像データ４５３は、濃度調整部４５４に入力
される。濃度調整部４５４の機能は、編集基板２４１
（図２２）の濃度調整部４８４と同等である。編集基板
２４１はオプション基板になっている。そこで、この編
集基板２４１が搭載されていない場合には、中間調処理
基板２３８の濃度調整部４５４で濃度調整を行う。編集
基板２４１が搭載されている場合は、この濃度調整部４
５４で何も処理しない。すなわち本実施例のディジタル
複写機では、編集基板２４１が搭載されている場合に
は、これを用いてコントロールパネル２５４からあみか
けパターンの濃度を選択できる。このため、この選択し
た濃度がコントロールパネル２５４のコピー濃度調整で
変化しないようにするために、あみかけ編集処理以前に
濃度調整を行うようにし、この結果として編集基板２４
１搭載時にはこの内部の濃度調整部４８４を用いて濃度
調整を行うようになっている。 【００８８】さて、図１９の中間調処理部４５５では、
多値画像データを面積階調による４値化データに変換し
ている。この４値化とは、１画素の濃度を白、第１のグ
レー、この第１のグレーよりも黒い第２のグレー、およ
び黒の４階調にすることである。このようにして処理さ
れたデータは、４値化データ変換部４５６で複数画素分
の画像データ（４値の濃度データとサブカラーフラグ）
をまとめた出力データ４５７に変換され、図３に示すよ
うにイメージプロセッサシステムラック２４６外のデー
タ処理基板２５１に対して順次出力される。また、診断
用メモリ４５８は自己診断のために４値化データ変換部
４５６の出力データ４５７を記憶するものである。 【００８９】図３のデータ処理基板２５１は、中間調処
理基板２３８から送られてきた画像データをページメモ
リ基板２５３に送り、そのページメモリに記憶する。こ
のようにして原稿を全て読み終えたら、図９に示す第１
のＣＰＵ基板２４４内のＣＰＵ３３１は、制御データ線
２５７を通して第２のＣＰＵ基板２５２（図３）のＣＰ
Ｕに情報を送る。すると、第２のＣＰＵ基板２５２のＣ
ＰＵは、制御データ線２６７を通してプリント部２２１
（図４）の制御部２６６に用紙の搬送の指示とページメ
モリ内に画像データが記憶されていることを連絡する。 【００９０】図４におけるプリント部２２１の制御部２
６６は、所定の用紙を搬送すると共に、制御信号２５６
によってデータ処理基板２５１（図３）からページメモ
リ内の画像データ２５５を所定のタイミングで読み出
す。読み出された画像データ２５５はデータ分離部２６
１（図４）に送られる。データ分離部２６１はサブカラ
ーフラグによって濃度データを振り分ける機能を持って
おり、例えばサブカラーフラグが“０”のときは濃度デ
ータを第１色画像データメモリ２６２に送り、第２色画
像データメモリ２６３には白データを送る。また、サブ
カラーフラグが“１”のときは濃度データを第２色画像
データメモリ２６３に送り、第１色画像データメモリ２
６２には白データを送る。プリント部２２１はゼログラ
フィ技術を用いてプリントするものであり、現像器等は
第１色用と第２色用の２つを持っている。そして、感光
体（ドラム）上の２色画像を用紙に同じに転写し、定着
を行う。露光用の半導体レーザも、第１色用と第２色用
がそれぞれ設けられている。これらを画像データを基に
駆動制御するのが、第１色レーザ駆動部２６４および第
２色レーザ駆動部２６５である。 【００９１】（自己診断システムの概要） 【００９２】以上、本実施例のディジタル複写機の全体
的な構成について説明した。次に本実施例で採用されて
いる自己診断システムの概要について説明する。 【００９３】図１は本実施例の処理部群の自己診断方法
を適用した自己診断システムの概要を示したものであ
る。本実施例ではイメージプロセッサシステムラック２
４６（図３参照）に配置された第１のビデオ基板２３
４、第２のビデオ基板２３５、カラー基板２３６、ディ
ジタルフィルタ基板２３７、中間調処理基板２３８およ
び領域認識基板２３９の各基板からなる画像処理基板群
の自己診断を行うようになっている。そして、この自己
診断に際しては、第１のビデオ基板２３４における画像
処理で使用されるメモリ６０１をパターンジェネレータ
として使用し、最後段に配置された中間調処理基板２３
８上に設けた診断用メモリ４５８にこのパターンジェネ
レータの出力したパターンに対する画像処理結果をスト
アするようにしている。そして、このストアされた画像
処理結果を予め用意しておいたパターンと比較して画像
処理が正常に行われたかどうかをチェックし、これら画
像処理基板群２３４〜２３９、２４１全体に対する自己
診断が行われる。 【００９４】なお、メモリ６０１としては本実施例では
図１１に示した第１のビデオ基板２３４の暗シェーディ
ング補正部３６３に配置されたメモリを使用することに
している。この暗シェーディングメモリ６０１は、前記
したようにＶＭＥバス２４５を介してＣＰＵ３３１から
直接読み書きができるようになっている。したがって、
図９に示したＲＯＭ３３３に自己診断用のプログラムを
格納しておくことで、ＣＰＵ３３１が画像処理基板群２
３４〜２３９、２４１に対する自己診断を実行すること
ができる。 【００９５】本実施例でこれら画像処理基板群２３４〜
２３９、２４１全体に対する自己診断の他に、この診断
の結果として障害が発見された場合に画像処理基板群２
３４〜２３９、２４１のいずれが故障しているかをチェ
ックする個別的な診断がある。この後者の自己診断につ
いては、画像処理基板群２３４〜２３９、２４１の最後
尾の方から順にパターンを設定し、この状態で診断用メ
モリ４５８に格納されるデータをチェックすることによ
って該当する基板を特定するようになっている。この
他、本実施例では画像処理基板群２３４〜２３９、２４
１に入力されるべき各種の制御信号が正常に入力されて
いるかどうかについてもチェックするようになってい
る。 【００９６】（画像処理基板群全体の自己診断） 【００９７】図２６は、画像処理基板群の全体的なチェ
ックを行う際にパターンジェネレータとして利用される
暗シェーディング補正部の詳細を表わしたものである。
まず、この暗シェーディング補正部３６３の構成を説明
して、次に自己診断時の制御動作を説明することにす
る。 【００９８】暗シェーディング補正部３６３は、アドレ
ス情報を発生するアドレス発生部６１１と、ＶＭＥアド
レスバス６１２から供給されるアドレス情報を伝達する
アドレスバスバッファ６１３を備えている。暗シェーデ
ィングメモリ６０１には、第１の切換器６１４によって
選択されたアドレス情報がそのアドレス端子ＡＤに供給
されるようになっている。暗シェーディングメモリ６０
１のデータ端子ＤＡは、データバスバッファ６１５を介
してＶＭＥデータバス６１６に接続されている。また、
このデータ端子ＤＡは、バッファ６１７と第２の切換器
６１８の接片側に接続されている。バッファ６１７はシ
ェーディング補正前の画像データ６１９を一時的に蓄え
るときは、イネーブルとなりＣＰＵ３３１（図１）がこ
れを読み出す時や原稿上の画像読み取り時にはディセー
ブルになる。 【００９９】画像データ６１９と暗シェーディングメモ
リ６０１のデータ端子ＤＡから出力された補正用のデー
タは減算器６２１に入力され、両者が減算されて暗シェ
ーディング補正された画像データが出力されるようにな
っている。この出力側には第３の切換器６２３が配置さ
れており、第２および第３の切換器６１８、６２３の切
り換え操作によって暗シェーディング補正された画像デ
ータあるいは暗シェーディングメモリ６０１内のデータ
が第３の切換器６２３からデータ６２４として出力され
るようになっている。 【０１００】最初に、このような構成の暗シェーディン
グ補正部３６３で暗シェーディング補正を行う場合につ
いて説明する。すでに説明したようにイメージスキャナ
部２２０（図４）の電源オン時に暗シェーディング補正
が行われることになる。このときには、アドレスバスバ
ッファ６１３およびデータバスバッファ６１５が共にデ
ィスエーブル（disable）となっている。バッファ６１
７はイネーブル（enable）となっている。第１の切換器
６１４は図の実線で示したようにアドレス発生部６１１
を暗シェーディングメモリ６０１に接続している。 【０１０１】この状態で図６に示した基準板３１２の黒
色面３１３の読み込みが行われる。このとき主走査方向
における読み込まれる画素の位置に対応してアドレス発
生部６１１で暗シェーディングメモリ６０１用のアドレ
ス情報が発生する。このアドレス情報に対応させて、暗
シェーディングメモリ６０１は暗シェーディングデータ
の取り込みを行う。取り込まれた暗シェーディングデー
タは、通常の原稿の読み込みを行う際に主走査方向の位
置に対応して読み出され、減算器６２１がこれを画像デ
ータ６１９から差し引くことによって暗シェーディング
補正が行われることになる。 【０１０２】次に、自己診断時の動作を説明する。自己
診断時には、バッファ６１７がディスエーブルにされる
と共に、アドレスバスバッファ６１３およびデータバス
バッファ６１５が共にイネーブルにされる。また、第１
〜第３の切換器６１４、６１８、６２３はすべて実線で
示した切換状態から実線で示した切換状態に変更され
る。これにより、図１に示したようにＣＰＵ３３１はＶ
ＭＥバス２４５を介して自己診断用の所望のパターンを
暗シェーディングメモリ６０１にストアすることができ
る。 【０１０３】このようにして暗シェーディングメモリ６
０１に自己診断用のパターンが格納された状態で、ＣＰ
Ｕ３３１は図１１に示した制御部３６４に自己診断の開
始を指示することができる。ＣＰＵ３３１がこの指示を
行うと、制御部３６４は第１の切換器６１４のみを再び
図２６の実線側に切り換える。これにより、アドレス発
生部６１１からアドレス情報が出力され、自己診断用の
パターンが減算器６２１を経由することなくデータ６２
４として次段に出力されることになる。 【０１０４】一方、図１に示した画像処理基板群２３４
〜２３８のうちの最後段に配置された中間調処理基板１
３８上に設けられた診断用メモリ４５８には、この自己
診断用のパターンに対して各種処理の行われた結果とし
ての画像処理データが一時的に取り込まれる。ＣＰＵ３
３１は、図１９に示した中間調処理基板２３８内の制御
部４６１に対して、データの取り込みのスタート指令を
行ったり、診断用メモリ４５８にストアされている画像
処理データをＶＭＥバス２４５を介して読み出すことが
可能である。したがって、ＣＰＵ３３１は診断用メモリ
４５８に正常な画像処理データが格納されているかどう
かをチェックすることができる。 【０１０５】すなわち、ＣＰＵ３３１は暗シェーディン
グメモリ６０１から自己診断用のパターンを出力させた
とき、診断用メモリ４５８にいかなるデータが格納され
た場合には画像処理基板群２３４〜２３８のすべてが正
常であるかをあらかじめ知っており、このようなデータ
が格納されているかどうかをチェックすることで故障の
有無を診断することができる。そして、画像処理基板群
２３４〜２３８のいずれかが故障していると判断された
場合には、故障した具体的な基板を特定するための作業
に進むことになる。 【０１０６】（画像処理基板群における基板の個別的な
自己診断） 【０１０７】画像処理基板群２３４〜２３８、２４１の
いずれが故障しているかを判別する場合の作業を説明す
る。今、図１に示した編集基板２４１がイメージプロセ
ッサシステムラック２４６に搭載されていないものとす
る。図１９に示した中間調処理基板２３８が画像処理基
板群２３４〜２３８の最後尾に配置されているので、ま
ずこれについての自己診断が開始される。本実施例で
は、中間調処理基板２３８内の濃度調整部４５４を用い
てこの診断を実行する。 【０１０８】図２７は、コントロールパネルによる濃度
調整の様子を表わしたものである。図３に示したコント
ロールパネル２５４を操作すると、図２７に示したよう
に入力濃度データに対する出力濃度データの変換特性の
曲線を種々に設定することができる。このような濃度特
性の設定あるいは変更は、図２８に示したようにルック
アップテーブル６３１を用意することで簡単に実現する
ことができる。すなわち、メモリの所定の領域をルック
アップテーブル６３１として割り当てておき、ここに各
種の入力濃度データに対する出力濃度データを書き込ん
でおく。そして、入力濃度データをアドレス情報として
ルックアップテーブル６３１のアドレス入力端子ＡＤに
与えれば、所望の濃度特性の出力濃度データ６３３をデ
ータ出力端子ＤＡから得ることができる。 【０１０９】そこで、ルックアップテーブル６３１の全
アドレスに全く同じ値を書き込んでおくと、入力濃度デ
ータ６３２がどのような値をとっても出力濃度データ６
３３は常に一定した値のデータとなる。すなわち、これ
よりも前段に配置された回路が仮に故障していて予期し
ないアドレス情報がルックアップテーブル６３１に与え
られても、出力濃度データ６３３は一定した値となる。
このような同一の値を書き込んだルックアップテーブル
６３１は、一種の同一パターンジェネレータと考えるこ
とができる。 【０１１０】任意の所定濃度データに対して、図１９で
示したような中間調処理部４５５や４値化データ変換部
４５６の処理を行った場合の画像処理データは、例えば
正常なディジタル複写機にこれと同一のデータを流すこ
とによって予め知っておくことができる。そこで、この
正常な場合の画像処理データを例えば図９に示したＲＯ
Ｍ３３３に格納しておき、これを診断用メモリ４５８に
格納された画像処理データと比較することによって、図
１９の濃度調整部４５４以降の回路に障害が発生してい
るかどうかを判別することができる。すなわち、判別結
果が一致しなければ、中間調処理基板２３８が故障して
いると判別することができる。 【０１１１】もし、この判別の結果、両者が一致した場
合には自己診断に用いたルックアップテーブル６３１に
元の濃度調整用のデータを格納し直す。そして、今度は
編集基板２４１を中間調処理基板２３８に接続し、その
あみかけ編集部４８５（図２２）をパターンジェネレー
タ的に使用する。これにより、それ以前の処理部が正常
か異常かを簡単に判別することが可能になる。このと
き、異常との判別が行われれば図１９に示した先の濃度
調整部４５４から図２２のあみかけ編集部４８５までの
間で故障が発生していることになる。この場合には、中
間調処理基板２３８か編集基板２４１のいずれかが故障
しているとの判別が行われることになる。 【０１１２】あみかけ編集部４８５は、画像の濃度を零
にするマスキング処理を行うことができる他、画像をあ
み濃度に置き換えたりすることで任意の濃度に設定する
ことが可能である。そこで、この特性を用いることでパ
ターンジェネレータとして利用することができることに
なる。 【０１１３】以下同様の手順によって画像処理基板群２
３４〜２３８の個別的な自己診断が行われることにな
る。なお、このようにパターンジェネレータとして使用
可能な処理ブロックは、各画像処理基板２３４〜２３
８、２４１に存在する。例えば編集基板２４１（図２
２）の濃度調整部４８４、ディジタルフィルタ基板２３
７（図１８）のディジタルフィルタ４４２、地肌除去部
４４１、カラー基板２３６（図１６）の濃度補正部３９
５、第２のビデオ基板２３５（図１４）の明シェーディ
ング補正部３７１がそれらである。 【０１１４】そこで、これらの部分に対して、入力濃度
に関係なく一定の濃度データを順次出力するように設定
しておき、このたびに診断用メモリ４５８に格納された
画像処理データをチェックすることで、故障した基板を
所定の２つの基板のうちのいずれか１つであると特定す
ることが可能になる。 【０１１５】以上の説明は濃度データに関して行った
が、サブカラーフラグを用いても同様の手法で故障基板
を特定することができる。この場合にパターンジェネレ
ータ的に利用することのできる処理ブロックとしては、
図１９に示した濃度調整部４５４、図２２に示したあみ
かけ処理編集部４５３、濃度調整部４８４、ネガポジ編
集部４８３、カラー基板２３６（図１６）の濃度補正部
３９５、色編集部３９４、色相判断部３９１、領域認識
基板２３９（図１７）のマーカフラグ生成部４３１を挙
げることができる。この後者の場合には、Ｒ、Ｇ、Ｂそ
れぞれに対応させた暗シェーディングメモリ６０１に別
の所定の画像データを格納してチェックすることにな
る。 【０１１６】（制御信号のチェック） 【０１１７】以上、画像処理基板群２３４〜２３９、２
４１そのものの故障についての自己診断を説明したが、
次にこれらに使用される各種制御信号のチェックについ
て説明する。 【０１１８】図２９は通常の画像処理における画像デー
タに対するサンプルクロックの関係を表わしたものであ
る。画像処理基板群２３４〜２３９、２４１を用いて通
常の画像処理を行う場合には、この図２９（ａ）に示し
た画像データ６４１とサンプルクロック６４２は１画素
１画素に対応している。 【０１１９】図３０は、同じく通常の画像処理における
ライン同期信号とサンプルクロックの関係を表わしたも
のである。同図（ａ）は各ラインの同期をとるためのラ
イン同期信号６４３であり、同図（ｂ）はサンプルクロ
ック６４２である。 【０１２０】図３１は、同じく通常の画像処理における
ページ同期信号とライン同期信号の関係を表わしたもの
である。同図（ａ）はページごとの同期をとるためのペ
ージ同期信号６４４であり、同図（ｂ）はライン同期信
号６４３である。 【０１２１】これらサンプルクロック６４２、ライン同
期信号６４３およびページ同期信号６４４は、第１のビ
デオ基板２３４（図１１）からは制御信号３６７として
第２のビデオ基板２３５に入力され、ここからは制御信
号３７８として図１６に示すカラー基板２３６に受け渡
されていく。以下同様にして中間調処理基板２３８まで
順次受け渡される。図１９に示す中間調処理基板２３８
ではこれを制御信号４６６として出力することになる。 【０１２２】これらの制御信号３６７〜４６６のいずれ
かが画像処理基板群２３４〜２３８の途中の故障した基
板に渡されると、それ以降の基板には制御信号が受け渡
されない可能性が生じる。この結果として、中間調処理
基板２３８が故障していると誤った判断が行われる場合
がある。そこで本実施例の自己診断システムでは第２の
ビデオ基板２３５以降のそれぞれの基板２３５〜２３９
にこれらの制御信号が入力されるかをチェックするよう
になっている。 【０１２３】図３２は、制御信号の入力をチェックする
回路の一例を表わしたものである。この制御信号チェッ
ク回路６５１は、カウンタ６５２とフリップフロップ回
路６５３から構成されている。カウンタ６５２およびフ
リップフロップ回路６５３のリセット端子Ｒには、図１
に示したＣＰＵ３３１が制御信号３６７〜４６６（以下
制御信号６５４と総称する。）のチェックを行うタイミ
ングでリセット信号６５５を供給し、これらをリセット
するようになっている。これらがリセットされた状態
で、ＣＰＵ３３１はＶＭＥバス２４５を通してフリップ
フロップ回路６５３の出力端子Ｑから出力される出力信
号６５７の読み出しを行うようになっている。このと
き、フリップフロップ回路６５３はリセットされている
ので、出力信号６５７はＬ（ロー）レベルのはずであ
る。 【０１２４】カウンタ６５２の入力端子ＩＮには制御信
号６５４が供給されるようになっている。したがって、
制御信号６５４が該当する基板に正常に伝達されるよう
になっていれば、これによるカウント動作によって所定
時間が経過するとカウンタ６５２はその出力端子ＯＵか
らキャリー（桁上げ）信号６５８を出力する。このキャ
リー信号６５８はフリップフロップ回路６５３のクロッ
ク入力端子ＣＫに入力されるようになっている。したが
って、フリップフロップ回路６５３がこれによってセッ
トされ、出力信号６５７がＬレベルからＨ（ハイ）レベ
ルに変化することになる。制御信号６５４の周波数は予
め判っているので、カウンタ６５２がフルカウントする
までの計数値との関係から割り出された一定時間経過後
に、ＣＰＵ３３１が再び出力信号６５７をチェックし、
正常か異常かの判別を行うことができる。 【０１２５】図３３は、制御信号チェック回路を用いた
制御信号のチェックの流れを表わしたものである。ＣＰ
Ｕ３３１はまず診断対象となる特定の基板に用意された
制御信号チェック回路６５１（図３２）のカウンタ６５
２とフリップフロップ回路６５３の双方にリセット信号
６５５を供給する（ステップＳ１０１）。そして、これ
によるフリップフロップ回路６５３の出力信号６５７の
状態をチェックし（ステップＳ１０２）、Ｌレベルにな
っていなければ（Ｎ）、制御信号チェック回路６５１自
体に問題がある可能性が高いので、この回路の異常表示
用のフラグをオンにする（ステップＳ１０３）。 【０１２６】一方、ステップＳ１０２で出力信号６５７
がＬレベルになっていた場合には（Ｙ）、制御信号６５
４のカウントによるキャリー信号６５８の出力によって
フリップフロップ回路６５３がセットされる時間が経過
した後に（ステップＳ１０４；Ｙ）、出力信号６５７を
再度チェックし（ステップＳ１０５）、これがＬレベル
のままであれば（Ｙ）、その基板に対する制御信号６５
４が異常であることを示すフラグをオンにする（ステッ
プＳ１０６）。これに対して、出力信号６５７がＨレベ
ルに変化していれば（ステップＳ１０５；Ｎ）、その基
板に対する制御信号６５４が正常であることを示すフラ
グをオンにすることになる（ステップＳ１０７）。 【０１２７】このようにして１つの基板についての制御
信号６５４のチェックが終了したら、他の基板について
も同様のチェックが行われる。各フラグの状態は、他の
自己診断の結果と共にまとめられて、例えば図１に示し
たコントロールパネル２５４に表示されることになる。 【０１２８】なお、以上説明した図３３に示した制御で
は制御信号６５４の供給の有無のみをチェックすること
にしたが、出力信号６５７がＬレベルからＨレベルに変
化する時点をＣＰＵ３３１が監視することによって、制
御信号６５４の周波数の概要を判別することができる。
これによって、例えば制御信号６５４の一部に歯抜け
（クロックの欠損）が生じた場合のような障害も検知す
ることができる。 【０１２９】このように制御信号６５４の周波数の診断
を行う場合には、その精度を上げるためにカウンタ６５
２の段数を増やす等によってキャリー信号６５８が出力
されるまでのカウント数を増加させる工夫が有効であ
る。また、制御信号の種類に応じて図３２に示すような
制御信号チェック回路６５１を設けたり、カウンタ６５
２をプリセットカウンタとしてキャリー信号６５８の出
力されるまでのカウント数を調整できるようにしてもよ
い。もちろん、この周波数測定とは関係ないが、制御信
号チェック回路６５１を第１のＣＰＵ基板２４４（図
９）のみに配置しておき、チェックを行う各基板に入力
する制御信号６５４を第１のＣＰＵ基板２４４にも共通
して引き込んで、１か所で集中的に自己診断を行わせる
ようにしてもよい。 【０１３０】（２次元画像処理についてのチェック） 【０１３１】ところで、画像処理に関する画像処理基板
群２３４〜２３８の自己診断について先に説明したが、
画像処理といってもいろいろなものが存在する。例えば
図１８に示したディジタルフィルタ４４２や図１９に示
した中間調処理部４５５あるいは図２２に示したあみか
け編集部４８５は、画像データを２次元で処理してい
る。したがって、これらの回路部分４４２、４５５、４
８５の処理が正常に行われているか否かを確認するため
には、図１に示した診断用メモリ４５８に原稿の副走査
方向における数ライン分の画像データを格納してチェッ
クする必要がある。しかし、ＲＡＭ（ランダム・アクセ
ス・メモリ）等のメモリ素子は、それぞれメモリ容量が
決まっており、画像データを数ライン分格納するために
は比較的メモリ容量の少ないメモリ素子を数多く使用し
たり、高コストの大容量のメモリ素子を使用する必要が
ある。 【０１３２】図３４は、比較的少ない容量のメモリ素子
を用いて画像データを２次元で処理するために本実施例
で使用している回路の構成を表わしたものである。メモ
リ素子６６１は、画像データを例えば１ライン分だけ蓄
えることのできる比較的小容量のメモリ素子である。こ
のデータ入力端子ＤＡには、図１９に示した中間調処理
基板２３８から４値化データ変換部４５６の出力データ
（画像データ）４５７が入力されるようになっている。
この画像データ４５７は、アドレス入力端子ＡＤに入力
されるアドレス情報６６２に応じたアドレスに書き込ま
れる。したがって、この書き込みを制御することで、画
像データ４５７のうち任意のラインのデータを取り込
み、これを順次繰り返すことで画像データの２次元的な
処理を可能にしている。 【０１３３】ここでアドレス情報６６２の発生はアドレ
スカウンタ６６４が行うようになっており、アドレスを
順次カウントアップさせるためのクロック信号には、図
２９および図３０に示したサンプルクロック６４２を用
いている。また、特定ページの特定ラインの画像データ
を指定するために、ページ同期信号６４４（図３１参
照）とライン同期信号６４３（図３０参照）をアンドゲ
ート６６５に入力する。そして、特定のページ同期信号
６４４がＨレベルとなっている状態でライン同期信号６
４３をアンドゲート６６５から出力させ、これをライン
カウンタ６６６のクロック入力端子ＣＫに入力してライ
ン数をカウントするようになっている。 【０１３４】この結果として、希望するラインが到来し
たらラインカウンタ６６６からキャリー信号６６７を出
力させ、これをフリップフロップ回路６６８のクロック
入力端子ＣＫに供給して、セットするようになってい
る。フリップフロップ回路６６８がセットされると、そ
の出力端子ＱからＨレベルのセット信号６６９が出力さ
れてアドレスカウンタ６６４のイネーブル端子ＥＮに入
力される。すなわち、この時点からアドレスカウンタ６
６４はイネーブルとなってサンプルクロック６４２の計
数を開始し、その出力をアドレス情報６６２としてメモ
リ素子６６１に送出することになる。これにより、画像
データ４５７が１ライン分書きこまれることになる。 【０１３５】この際、アドレス情報６６２はストア終了
判定部６７１にも入力される。ストア終了判定部６７１
はメモリ素子６６１における画像データ４５７の入力さ
れる領域以外までデータの書き込みが行われる事態を禁
止するためのものである。このストア終了判定部６７１
はアドレスカウンタ６６４から出力されるアドレス情報
６６２を監視し、これが画像データ４５７の書き込まれ
る領域外に到達する場合には終了信号６７２を出力す
る。この終了信号６７２はページ同期信号６４４の論理
をインバータ６７３によって反転した後の信号６７４と
共にオアゲート６７５に入力され、いずれかの信号６７
２、６７４が出力されるとフリップフロップ回路６６８
のリセット端子Ｒにリセット信号６７６を出力するよう
になっている。このリセット信号６７６の出力によって
フリップフロップ回路６６８はリセットされるので、ア
ドレスカウンタ６６４はディスエーブルになり、画像デ
ータ４５７の書き込みが終了することになる。 【０１３６】（自己診断の全体的な流れ） 【０１３７】最後に、本実施例における自己診断の流れ
を説明することにする。なお、制御信号６５４に関する
自己診断については、すでに図３３で説明したので、そ
の詳細は省略する。 【０１３８】図３５は画像処理基板群の全体的なチェッ
クを行うための流れを表わしたものである。このディジ
タル複写機の電源がオンになると、図２６に示した第１
〜第３の切換器６１４、６１８、６２３が点線側に切り
換えられ、またバッファ６１７がディスエーブルの状態
にされる（ステップＳ２０１）。次にＣＰＵ３３１が所
定のデータを暗シェーディングメモリ６０１にロードす
る（ステップＳ２０２）。このようにして暗シェーディ
ングメモリ６０１に自己診断用のパターンが格納され
る。 【０１３９】これにより、ＣＰＵ３３１は自己診断の開
始を指示する（ステップＳ２０３）。これにより第１の
切換器６１４が図２６で実線側に切り換えられ（ステッ
プＳ２０４）、暗シェーディングメモリ６０１から自己
診断用のパターンが読み出されて画像処理基板群２３４
〜２３８に出力される。この結果として診断用メモリ４
５８に格納されたデータは読み出されて、図９に示す第
１のＣＰＵ基板２４４のＲＡＭ３３４に格納される（ス
テップＳ２０６）。ＣＰＵ３３１はＲＡＭ３３４に格納
されたデータとＲＯＭ３３３（図９）に予め用意してい
た画像処理が正常な場合の処理結果データとを比較し
て、両者が一致するかどうかを判別する（ステップＳ２
０７）。この結果、一致すれば（Ｙ）、第１〜第３の切
換器６１４、６１８、６２３をすべて実線側に切り換え
ると共にバッファ６１７をイネーブルにして（ステップ
Ｓ２０８）、自己診断を終了させる（エンド）。ステッ
プＳ２０７でデータの一致がみられなかった場合には
（Ｎ）、異常解析処理が実行されることになる（ステッ
プＳ２０９）。 【０１４０】図３６は、図３５のステップＳ２０９にお
ける異常解析処理の流れを表わしたものである。図３５
のステップＳ２０７でデータの一致が見られなかった場
合には、まず図３３で説明したように制御信号６５４の
チェックが行われる（ステップＳ３０１）。この結果、
異常であれば（ステップＳ３０２；Ｎ）、該当する基板
の故障をコントロールパネル２５４に表示する（ステッ
プＳ３０３）。 【０１４１】これに対して、制御信号６５４に異常がな
かった場合（ステップＳ３０２；Ｙ）、ＣＰＵ３３１は
図１１に示した第１のビデオ基板２３４の制御部３６４
に対して自己診断用のパターンの読み取りを終了させる
と共に、中間調処理基板２３８（図１９）の制御部４６
１に対して診断用メモリ４５８のデータ取り込みを終了
させる（ステップＳ３０４）。そして、最後尾の基板
（中間調処理基板２３８）を個別診断用に指定する（ス
テップＳ３０５）。 【０１４２】そして、その基板に対して画像データが白
または黒になる処理を設定し（ステップＳ３０６）、こ
れによるデータの読み取りを開始させる（ステップＳ３
０７）。そして、診断用メモリ４５８に格納されたデー
タを読み出して、図９に示す第１のＣＰＵ基板２４４の
ＲＡＭ３３４に格納させる（ステップＳ３０８）。ＣＰ
Ｕ３３１はＲＡＭ３３４に格納されたデータとＲＯＭ３
３３（図９）に予め個別診断用に用意していた画像処理
が正常な場合の処理結果データとを比較して、両者が一
致するかどうかを判別する（ステップＳ３０９）。この
結果、一致すれば（Ｙ）、それが自己診断の対象となる
最終基板（最前列の基板）であるかどうかをチェックし
（ステップＳ３１０）、そうでなければ（Ｎ）、画像処
理が１つ手前に位置する基板を指定する（ステップＳ３
１１）。そしてステップＳ３０６に戻って、その基板の
自己診断を実行する（ステップＳ３０６〜３１０）。 【０１４３】これに対して、ステップＳ３０９で処理結
果が一致しなかった場合には（ステップＳ３０４；
Ｎ）、自己診断を行ったその基板の故障を表わしたコー
ドをコントロールパネル２５４に表示する（ステップＳ
３１２）。これに対して、自己診断を順次行った結果と
して最終基板に対しても処理結果が一致し、ディジタル
複写機の異常が検出されなかった場合には（ステップＳ
３１０；Ｙ）、第１または第２のビデオ基板２３４、２
３５の故障である可能性が高いので、これらのいずれか
が故障していることを示すコードをコントロールパネル
２５４に表示する（ステップＳ３１３）。 【０１４４】そして、以上の各表示動作（ステップＳ３
０３、Ｓ３１２、Ｓ３１３）が開始された後に、第１〜
第３の切換器６１４、６１８、６２３をすべて実線側に
切り換えると共にバッファ６１７をイネーブルにして
（ステップＳ３１４）、自己診断を終了させる（エン
ド）。 【０１４５】変形例 【０１４６】以上説明した本発明の実施例では実際の読
取データを処理するためのブロックをパターンジェネレ
ータ的に使用したが、基板群としての各基板の入力部を
構成するラッチ回路を利用して特定パターンを生成し、
チェックに用いるようにすることも可能である。 【０１４７】図３７は自己診断用に利用することのでき
る回路の一例として、画像処理のための一般的な回路を
表わしたものである。ここでは、ＲＡＭによって構成さ
れるルックアップテーブル（ＬＵＴ）７０１のアドレス
入力端子ＡＤ側に並列に複数のフリップフロップ回路
（図では１つのみを図示）７０２が存在し、これらから
アドレス情報７０３が供給されるようになっている。ル
ックアップテーブル７０１のデータ出力端子ＤＡ側も同
様に複数のフリップフロップ回路（図では１つのみを図
示）７０４が存在し、これらからデータ７０５が出力さ
れるようになっている。それぞれのフリップフロップ回
路７０２、７０４のクロック入力端子ＣＫには、クロッ
ク信号７０６が供給されている。 【０１４８】このように図３７に示した回路ではルック
アップテーブル７０１の入力側と出力側のそれぞれにフ
リップフロップ回路７０２、７０４を配置している。こ
れは、ルックアップテーブル７０１がある有限のアクセ
スタイムを必要としているためであり、これらのフリッ
プフロップ回路７０２、７０４を用いることなく処理を
多段で行っていくと、有効なデータが出力される時間が
短くなっていって最後には処理が不可能な事態を招くか
らである。このような役割に使用されているフリップフ
ロップ回路７０２、７０４は、それぞれの入力に関係な
く出力をクリアしたりセットするための端子を持ってい
るのが通常である。そこで、これらの端子を制御するこ
とによって、自己診断用の特定パターンを作成すること
が可能になる。 【０１４９】なお、以上説明した実施例では図１等に示
した診断用メモリ４５８にデータを格納してこれを点検
することにしたが、このようなメモリを特別に用意する
必要はなく、例えばページメモリを代用することも可能
である。 【０１５０】また、制御信号６５４のチェックに関して
は、図３２に示したフリップフロップ回路６５３を使用
せずにカウンタ６５２のカウント値をＣＰＵ３３１が直
接読むようにしてもよい。更に、カウンタ６５２の代わ
りにワンショットマルチバイブレータを使用して、所定
の周期をもった制御信号６５４が入力しなければ出力が
変化するように構成してもよい。この場合には、ワンシ
ョットマルチバイブレータの出力が常に所定の信号レベ
ルに保持されているかどうかを判別することで制御信号
６５４のチェックを行うことができる。 【０１５１】 【発明の効果】以上説明したように請求項１記載の発明
によれば、まず全体を診断してから故障が発見された場
合に個別の診断を行うので、効率的な自己診断が行え
る。また、全体の診断により故障が発見された場合に
は、基板群の最後の基板から順に個別診断用データを設
定し、個別診断用データが処理された処理済データをチ
ェック用データと比較するようにしているので、ハード
ウェアの規模の増大を抑えた状態で故障している基板を
簡単に調べることができ、装置のコストダウンを図るこ
とができるという効果がある。 【０１５２】
シミリ装置、プリンタ等の画像形成装置やスキャナ等の
画像読取装置に使用される基板群の自己診断方法に係わ
り、特に複数枚の基板を信号処理上で連結した構成の装
置で自己診断を効率的に行うことができるようにした基
板群の自己診断方法に関する。 【０００２】 【従来の技術】近年、画像処理に関する各種装置の開発
が活発に行われるようになっており、画像をディジタル
的に処理するディジタル複写機や原稿の読み取りを行う
スキャナがオフィス等に広く普及している。これと共
に、これらの装置の画像記録や読み取りに関する処理速
度の向上や、より大きなサイズの原稿を処理したいとい
う要求が高まっている。このような要求を満たすために
は、より高速の画像処理が必要とされる。 【０００３】このように高速の画像処理が要求されるよ
うになると、各種の処理をソフトウェアに頼る従来の画
像処理では、このような画像処理装置の実現が困難とな
る。そこで、画像処理を行う各部分をハードウェアで構
成し、しかも処理を並列化して実質的な処理速度を高め
るといった工夫が必要とされている。これに伴って、ハ
ードウェアの規模がますます増大し、画像処理のための
各種基板の数も増加するといった傾向にある。 【０００４】ところで、このような画像処理装置では膨
大な数の回路の一部にでも何らかの故障が発生すると画
質の低下を招いたり装置そのものが動作しないといった
ような障害が発生する。そこで従来から装置の起動時等
に装置自身が各基板の診断を行うようなシステムとなっ
ていることが多い。このような自己診断システム（Diag
nostics system）としては、各基板ごとに自己診断を行
うためのパターンジェネレータを備えたものがある。し
かしながら、このようなものでは、それぞれの基板にパ
ターンジェネレータを備えているので、更にハードウェ
アの増大を招く他、装置全体のコストにかなりの負担を
かけてしまうといった問題がある。このような問題点を
解決するものとしては、１つの基板にＣＰＵ（中央処理
装置）を配置しておき、これを用いて各種の部品をチェ
ックするようにしたものがある。 【０００５】図３８は、この後者の自己診断方法および
この方法を使用した画像処理装置として特開平３−１９
１６５５号公報に記載のものを表わしたものである。こ
の図に示した画像処理装置は、画像の読取処理を行うイ
メージングユニット（ＩＵ）１０１を備えている。イメ
ージングユニット１０１から出力されるカラービデオ信
号１０２はアナログ基板１０３に入力され、ここで自動
利得制御等が行われた後にディジタル信号１０４に変換
されるようになっている。このディジタル信号１０４
は、ＣＰＵ（中央処理装置）基板１０５に入力される。
ＣＰＵ基板１０５では色分離や合成あるいはシェーディ
ング補正が行われる。 【０００６】ＣＰＵ基板１０５の出力する画像データ１
０６は第１のイメージ処理システム（ＩＰＳ）基板１０
７および第２のイメージ処理システム基板１０８に入力
され、これらによって所望の画像処理が行われる。な
お、画像処理のために第１および第２のイメージ処理シ
ステム基板１０７、１０８を用意しているのは、故障時
の基板交換のコストを低減させるためであり、この画像
処理部分が３つ以上の基板で構成されるものであっても
よい。処理後の画像データ１０９はイメージ出力ターミ
ナル（ＩＯＴ）１１０に送られて画像の記録（コピー）
が行われることになる。 【０００７】この画像処理装置でＣＰＵ基板１０５は、
フィルムプロジェクタ１１１およびユーザインターフェ
ース１１２とも接続されている。フィルムプロジェクタ
１１１は図示しないプラテン上のフィルム画像を投影す
るための装置であり、これにより、イメージ出力ターミ
ナル１１０で画像の記録が可能になる。ユーザインター
フェース１１２は、ＣＲＴ、液晶ディスプレイ等の表示
装置やテンキー等の入力装置を備えたコントロールパネ
ルによって構成されており、記録や編集等をユーザが指
示できるようになっている。 【０００８】以上のような構成の画像処理装置の自己診
断の様子を次に説明する。ＣＰＵ基板１０５にはＣＰＵ
１１４が搭載されている。ＣＰＵは自己診断を行うため
のソフトウェアモジュールを備えている。そして、ユー
ザインターフェース１１２から所定の操作が行われる
と、Ｄ／Ａ変換器、パターンジェネレータ等のチェック
を該当する基板ごとに順次実行するようになっている。 【０００９】図３９は自己診断時にユーザインターフェ
ースの表示装置に表示される内容を表わしたものであ
る。この図に示したように表示画面１２１の上部には自
己診断モード（DIAGNOSTIC MODE）であることが表示さ
れ、その下にはＳＴＡＲＴ（スタート）、ＳＴＯＰ（ス
トップ）およびＥＸＩＴ（エグジット）の各マーク１２
２〜１２４が表示されている。このうちＳＴＡＲＴマー
ク１２２が押されると例えばＤ／Ａ変換器をチェックす
るための自己診断が開始される。 【００１０】図４０は、Ｄ／Ａ変換器に対する自己診断
が行われる際の回路構成を表わしたものである。このＤ
／Ａ変換器に対する自己診断モードでは、ＣＰＵ１１４
から所定のディジタル信号がＤ／Ａ変換器１３１に供給
され、Ｄ／Ａ変換後のアナログ信号がコンパレータ１３
１の一方の入力端子に供給されるようになっている。こ
のとき、コンパレータ１３２の他方の入力端子には所定
の基準電圧ＶTHが入力される。コンパレータ１３２の出
力側は、プルアップ抵抗１３３に一端を接続された発光
ダイオード１３４の他端に接続されている。このため、
ＣＰＵ１１４がコンパレータ１３２のスレッシホールド
レベルを上下するような値のディジタル信号をＤ／Ａ変
換器１３１に供給したとすると、発光ダイオード１３４
がこれに応じて点滅を繰り返すことになる。自己診断を
行う作業者は、この点滅を確認してＤ／Ａ変換器１３１
が正常であるかどうかを判別することになる。 【００１１】このようにしてＤ／Ａ変換器１３１に対す
る診断が終了したら、作業者は図３９に示したＥＸＩＴ
マーク１２４を選択してＤ／Ａ変換器１３１をチェック
するためのモードから抜け出させ、次の自己診断を開始
させることになる。このようにして、情報処理装置の各
部の診断が行われていくことになる。なお、自己診断を
途中で終了させたいとき、作業者は図３９に示したＳＴ
ＯＰマーク１２３を押せばよい。 【００１２】 【発明が解決しようとする課題】ところが、このような
後者の自己診断システムを使用した自己診断方法では、
Ｄ／Ａ変換器の故障のチェック等のように各構成部品の
簡単なチェックしか行うことができなかった。このた
め、画像処理を行う回路部分のように複雑な処理をチェ
ックするような場合には、各基板ごとにパターンジェネ
レータを備える前者の自己診断システムを使用した自己
診断方法に頼らざるをえなかった。そして、このような
場合には既に説明したようにハードウェアの規模が不必
要に増大し、装置のコストが大幅にアップするといった
問題があった。 【００１３】以上、画像データを処理する基板の自己診
断について説明したが、一般的にある情報を複数の基板
あるいは処理部を用いて順次処理していく装置における
これら基板の自己診断についても同様な問題があった。 【００１４】そこで本発明の目的は、複数の基板を有す
る装置を診断するとき、効率的な自己診断が行えるよう
にした基板群の自己診断方法を提供することにある。 【００１５】 【課題を解決するための手段】請求項１記載の発明は、
信号を順次処理するための複数の基板からなる基板群の
自己診断方法であって、基板群の最初の基板で後続の基
板によって順次処理される診断用データを最初の基板に
配置された診断用データ発生部で発生するステップと、
診断用データが順次処理された処理済データと前記した
複数の基板がすべて正常である場合に得られるチェック
用データを比較するステップと、比較結果が一致しない
とき前記した複数の基板のいずれかが故障であると判断
するステップと、前記した複数の基板のいずれかが故障
であると判断された場合に、基板群の最後の基板から最
初の基板に向けて順に個別診断用データを前記した複数
の基板のそれぞれに配置された個別診断用データ発生部
で発生するステップと、個別診断用データが処理された
処理済データと個別診断用データが発生された基板以降
の基板がすべて正常である場合に得られる個別チェック
用データを比較するステップと、比較結果が一致しない
ときに個別診断用データを発生した個別診断用データ発
生部とその直前に個別診断用データを発生した個別診断
用データ発生部の間の回路が故障していると判断するス
テップとを有することを特徴としている。 【００１６】 【００１７】 【００１８】すなわち請求項１記載の発明では、基板群
の最初の基板に配置された診断用データ発生部で後続の
基板によって順次処理される診断用データを発生させ、
診断用データが順次処理された処理済データと前記した
複数の基板がすべて正常である場合に得られるチェック
用データを比較して、比較結果が一致しないとき前記し
た複数の基板のいずれかが故障であると判断するように
している。そして、前記した複数の基板のいずれかが故
障であると判断された場合には、基板群の最後の基板か
ら最初の基板に向けて順に個別診断用データを前記した
複数の基板のそれぞれに配置された個別診断用データ発
生部で発生させ、個別診断用データが処理された処理済
データと個別診断用データが発生された基板以降の基板
がすべて正常である場合に得られる個別チェック用デー
タを比較することで、比較結果が一致しない段階で個別
診断用データを発生した個別診断用データ発生部とその
直前に個別診断用データを発生した個別診断用データ発
生部の間の回路が故障していると判断することにしてい
る。この発明では、診断用データが順次処理された処理
済データと前記した複数の基板がすべて正常である場合
に得られるチェック用データを比較して、比較結果が一
致した場合には個別の診断を行うことなく診断を終了さ
せることができ、効率的である。また、比較結果が一致
しなかった場合には、基板群の最後の基板から順に個別
診断用データを発生させ、個別診断用データが処理され
た処理済データをチェック用データと比較するようにし
ているので、故障している基板を簡単に調べることがで
きる。 【００１９】 【実施例】以下実施例につき本発明を詳細に説明する。 【００２０】（ディジタル複写機の概要） 【００２１】図２は本発明の一実施例の基板群の自己診
断方法を適用したディジタル複写機の外観を表わしたも
のである。このディジタル複写機は、フルカラーイメー
ジセンサで図示しない原稿を読み取り、種々の画像処
理、画像編集を行った画像データを蓄えるページメモリ
（図示せず）を搭載したイメージスキャナ部２２０と、
このイメージスキャナ部２２０で蓄えられた画像データ
を２色でプリントするプリント部２２１とで構成されて
いる。イメージスキャナ部２２０には、コピー枚数や種
々の画像処理・編集機能等をユーザが指定するためのコ
ントロールパネルが設けられており、これによる指定に
よって所望のコピーを得ることができるようになってい
る。 【００２２】（イメージスキャナ部の構成） 【００２３】図３はイメージスキャナ部の構成を表わし
たものである。イメージスキャナ部２２０は、電荷結合
素子（以下、ＣＣＤと記す。）を用いたイメージセンサ
２３１を有している。イメージセンサ２３１はＣＣＤド
ライブ基板２３２上に取り付けられている。ＣＣＤドラ
イブ基板２３２の後段には順に、アナログ基板２３３、
第１のビデオ基板２３４、第２のビデオ基板２３５、カ
ラー基板２３６、ディジタルフィルタ基板（ＤＦ基板）
２３７および中間調処理基板２３８が設けられている。
また、カラー基板２３６には領域認識基板２３９が接続
され、中間調処理基板２３８には画像編集を行うための
編集基板２４１が接続されている。 【００２４】また、第１のビデオ基板２３４から中間調
処理基板２３８、領域認識基板２３９および編集基板２
４１とこれらを制御する第１のＣＰＵ（中央処理装置）
基板２４４とは、システムバスの規格の一つであるＶＭ
Ｅバス２４５によって互いに接続されるており、イメー
ジプロセッサシステム（ＩＰＳ）ラック２４６内に収納
されている。 【００２５】イメージプロセッサシステムラック２４６
の最後尾に配置された中間調処理基板２３８の次段に
は、データ処理基板２５１が接続されている。このデー
タ処理基板２５１には、第２のＣＰＵ基板２５２および
ページメモリを配置したページメモリ基板２５３が接続
されている。また、第２のＣＰＵ基板２５２には前記し
たオペレータによる操作用のコントロールパネル２５４
が接続されている。データ処理基板２５１は処理後の画
像データ２５５をプリント部２２１（図２参照）に出力
すると共に、プリント部２２１からの制御信号２５６を
入力するようになっている。また、第２のＣＰＵ基板２
５２は制御データ線２５７を介して第１のＣＰＵ基板２
４４と接続されていると共に、制御データ線２５８を介
して後に説明するプリント部の制御部に接続されてい
る。 【００２６】図４はプリント部の具体的な構成を表わし
たものである。プリント部２２１は、イメージスキャナ
部２２０からの画像データ２５５を入力するデータ分離
部２６１を備えている。データ分離部２６１の次段には
第１色画像データメモリ２６２と第２色画像データメモ
リ２６３が備えられており、それぞれ第１色と第２色に
よる画像データを格納するようになっている。第１色画
像データメモリ２６２の後段には第１色レーザ駆動部２
６４が、また第２色画像データメモリ２６３の後段には
第２色レーザ駆動部２６５がそれぞれ配置されており、
それぞれの色によるレーザの駆動を行うようになってい
る。制御部２６６は、制御データ線２６７を介してイメ
ージスキャナ部２２０の第２のＣＰＵ基板２５２（図
３）に接続されている。また、制御信号２５６をイメー
ジスキャナ部２２０のデータ処理基板２５１（図３）へ
送るようになっている。 【００２７】図５は図３に示したイメージスキャナ部の
概略を表わしたものである。イメージスキャナ部２２０
は、原稿搬送路の上側に所定の間隔をおいて配置された
原稿フィードローラ３０２、３０３と、原稿搬送路の下
側にこれらに対応して配置されたローラ３０４、３０５
とを備えている。原稿３０６はこれらのローラ３０２〜
３０５に挟まれて図で左方向に搬送されるようになって
いる。原稿搬送路のほぼ中央位置にはプラテンガラス３
０７が配置されており、この上にプラテンローら３０８
がこれに転接する形で配置されている。 【００２８】プラテンガラス３０７の下側には原稿３０
６の読取位置を照明するための光源３０９と、原稿の反
射光をイメージセンサ２３１上に結像させる収束性ロッ
ドレンズアレイ３１０が配置されている。イメージセン
サ２３１は、図３に示したＣＣＤドライブ基板２３２上
に取り付けられている。また、このイメージスキャナ部
２２０の原稿挿入部には原稿３０６の挿入を検出するセ
ンサ３１５が設けられている。更に、プラテンローラ３
０８の周囲には、複数の平面を有し、プラテンローラ３
０８の中心軸を中心として回転可能な基準板３１２が設
けられている。 【００２９】図６は、この基準板の構成を表わしたもの
である。基準板３１２は、画像読み取り時の黒レベルの
基準となる黒色面３１３と、白レベル（背景）の基準と
なる白色面３１４とを有している。これら黒色面３１３
および白色面３１４は、プラテンガラス３０７とプラテ
ンローラ３０８の間に選択的に介装できるようになって
いる。 【００３０】図７はイメージセンサの配置構造を表わし
たものである。本実施例で使用されるイメージセンサ２
３１はフルカラーの密着型センサであり、千鳥状に配列
された第１〜第５のライン型のセンサチップ３２１〜３
２５からなっている。 【００３１】本実施例で第１、第３および第５のセンサ
チップ３２１、３２３、３２５のグループと残りの第２
および第４のセンサチップ３２２、３２４のグループと
は、グループの境目で主走査方向における画像の読み取
りが途切れることのないようになっている。第１、第３
および第５のセンサチップ３２１、３２３、３２５と残
りの第２および第４のセンサチップ３２２、３２４の間
では、それらの配置位置が走査方向と直行する方向に間
隔Δｘだけずれている。これら５つのライン型のセンサ
チップ３２１〜３２５によって読み取られた画像データ
を原稿３０６（図５）の同一ラインを読み取った画像デ
ータに直す処理は、後述する第１のビデオ基板２３４内
の回路で行っている。 【００３２】図８はイメージセンサを構成するチップに
おける画素配列の様子を表わしたものである。フルカラ
ーを実現するために、図７で示した第１〜第５のライン
型のセンサチップ３２１〜３２５は、青の画像データ読
取用のピクセル３２６Ｂ、緑の画像データ読取用のピク
セル３２６Ｇおよび赤の画像データ読取用のピクセル３
２６Ｒがこれらの順に繰り返し配置された構造となって
いる。 【００３３】（第１のＣＰＵ基板の説明） 【００３４】図９は第１のＣＰＵ基板の構成を具体的に
表わしたものである。第１のＣＰＵ基板２４４は、ＣＰ
Ｕ３３１、タイマ３３２、リード・オンリ・メモリ（以
下、ＲＯＭと記す。）３３３、ランダム・アクセス・メ
モリ（以下、ＲＡＭと記す。）３３４、ＶＭＥバスイン
タフェース（以下、ＶＭＥバスＩ／Ｆと記す。）３３
５、出力制御部３３６、入力制御部３３７およびシリア
ル通信部３３８を備えてる。これらはバス３３９によっ
て互いに接続されている。ＶＭＥバスＩ／Ｆ３３５はＶ
ＭＥバス２４５（図３参照）に接続され、シリアル通信
部３３８は制御データ線２５７（図３参照）に接続され
ている。第１のＣＰＵ基板２４４は、ＲＡＭ３３４をワ
ークエリアとして、ＲＯＭ３３３に格納されたプログラ
ムを実行することで、イメージプロセッサシステムラッ
ク２４６内の各基板の制御および第２のＣＰＵ基板２５
２（図３参照）との通信を行うようになっている。な
お、第１のＣＰＵ基板２４４にはその各部にクロック信
号を供給するためのクロック発生部３４０が備えられて
いる。 【００３５】図３等と共に説明を行う。図３に示したイ
メージスキャナ部２２０では、ユーザが所望のコピー枚
数や各種の画像処理・編集をコントロールパネル２５４
から指定すると、第２のＣＰＵ基板２５２上のＣＰＵが
制御データ線２５７を通して第１のＣＰＵ基板２４４上
のＣＰＵ３３１に対して、コントロールパネル２５４で
選択されている各種の画像処理・編集情報を送る。ま
た、第２のＣＰＵ基板２５２上のＣＰＵは、コントロー
ルパネル２５４によって選択されている用紙サイズ等の
情報を制御データ線２６７（図４）を通してプリント部
２２１の制御部２６６に送る。 【００３６】図９に示した第１のＣＰＵ基板２４４で
は、制御データ線２５７を通して送られてきた各種の画
像処理・編集情報を、シリアル通信部３３８を介して第
１のＣＰＵ基板２４４に取り込み、ＣＰＵ３３１によっ
て解読する。ＣＰＵ３３１は画像処理・編集情報に対応
した各種のパラメータ（制御データ）をＶＭＥバスＩ／
Ｆ３３５および図３に示すＶＭＥバス２４５を通してイ
メージプロセッサシステムラック２４６内の各基板２３
４〜２４１の所定のレジスタやＲＡＭに設定する。 【００３７】次に、図５に示したイメージスキャナ部２
２０でオペレータが原稿３０６を挿入すると、センサ３
１５がオンする。ＣＰＵ３３１は、図９の第１のＣＰＵ
基板２４４の入力制御部３３７を通してこれを検知す
る。そして、図示しない原稿フィード用のモータを駆動
し、原稿３０６が原稿フィードローラ３０２、３０３に
よって搬送される。搬送状態の原稿３０６がプラテンロ
ーラ３０８に達すると、光源３０９によって照射され原
稿３０６の反射光がイメージセンサ２３１に入射する。
この状態で、図３に示したＣＣＤドライブ基板２３２に
よって駆動されるイメージセンサ２３１によって原稿が
読み取られ、ＣＣＤビデオ信号３４１がアナログ基板に
よって順次処理されていく。 【００３８】（アナログ基板の説明） 【００３９】図１０は図３に示したアナログ基板を具体
的に表わしたものである。アナログ基板２３３は、ＣＣ
Ｄドライブ基板２３２（図３）からのＣＣＤビデオ信号
３４１を入力し、これから有効な画像信号を抽出するサ
ンプルホールド部３５１と、このサンプルホールド部３
５１の後段に順に設けられたゲインコントロール部３５
２、ダーク補正部３５３、オフセットコントロール部３
５４およびアナログ−ディジタル変換（以下、Ａ／Ｄ変
換と記す。）部３５５と、第１のビデオ基板２３４（図
３）からのディジタル−アナログ変換（以下、Ｄ／Ａ変
換と記す。）データ３５６をＤ／Ａ変換してゲインコン
トロール部３５２およびオフセットコントロール部３５
４に対して設定するＤ／Ａ変換部３５７とを備えてい
る。Ａ／Ｄ変換部３５５から出力される画像データ３５
８は図３に示したイメージプロセッサシステムラック２
４６に入力されるようになっている。 【００４０】ところで、このディジタル複写機では原稿
の読み込み開始に先立ち、図５に示したイメージスキャ
ナ部２２０の電源オン時に、プラテンガラス３０７上に
図６に示す基準板３１２の黒色面３１３を出し、これを
読み取るようになっている。そして、このときの読み取
り値が所定の値になるように、オフセットコントロール
部３５４（図１０）のオフセット値をＣＰＵ３３１から
Ｄ／Ａ変換部３５７に対して自動的に設定しておく（自
動オフセット制御：ＡＯＣ）。 【００４１】次に、プラテンガラス上に図６に示す基準
板３１２の白色面３１４を出してこれを読み取り、この
ときの読み取り値が所定の値になるように、ゲインコン
トロール部３５２のゲイン値をＣＰＵ３３１からＤ／Ａ
変換部３５７に対して自動的に設定しておく（自動利得
制御：ＡＧＣ）。このような調整が予め行われているの
で、実際の原稿読み取りデータは、飽和することのない
十分なダイナミックレンジを持ったビデオデータとな
り、Ａ／Ｄ変換部３５５でディジタル化され、画像デー
タ３５８として順次第１のビデオ基板２３４（図３）へ
送られていく。また、ダーク補正部３５３は、イメージ
センサ２３１のシールドビット（遮光画素）の出力信号
を用いてその暗電流による出力変化を除去するようにな
っている。 【００４２】（第１のビデオ基板の説明） 【００４３】図１１は図３に示した第１のビデオ基板を
具体的に表わしたものである。第１のビデオ基板２３４
は、図３に示したアナログ基板２３３から出力される画
像データ３５８を入力し、図７に示した第１〜第５のラ
イン型のセンサチップ３２１〜３２５のギャップを補正
するＣＣＤギャップ補正部３６１を備えている。ＣＣＤ
ギャップ補正部３６１の後段には、順にＲＧＢセパレー
ション部３６２と暗シェーディング補正部３６３が設け
られている。また、この第１のビデオ基板２３４にはこ
れら各部３６１〜３６３を制御する制御部３６４と、こ
れらにクロック信号を供給するクロック発生部３６５と
が備えられている。 【００４４】制御部３６４はＶＭＥバス２４５に接続さ
れており、これを介して図１０に示したアナログ基板２
３３（図３）に対してＤ／Ａ変換データ３５６を送ると
共に、後段の第２のビデオ基板２３５に対して制御信号
３６７を出力するようになっている。また、クロック発
生部３６５はアナログ基板２３３に対してドライブクロ
ック信号３６８を送るようになっている。ドライブクロ
ック信号３６８はアナログ基板２３３を経てＣＣＤドラ
イブ基板２３２（図３）に送られるようになっている。 【００４５】すでに説明したように、本実施例で使用さ
れているイメージセンサ２３１は図７に示すように千鳥
状に配列された５つのセンサチップ３２１〜３２５から
構成されている。そして、２つのチップ群が間隔Δｘだ
けずれている。そこで５つのセンサチップ３２１〜３２
５によって読み取られたデータを原稿の同一ラインを読
み取ったデータに直す処理を行うのがＣＣＤギャップ補
正部３６１である。ＣＣＤギャップ補正部３６１では、
具体的には第２および第４のセンサチップ３２２、３２
４で読み取ったデータをメモリを使って遅延させ、同一
ラインの読み取りデータに直している。 【００４６】図１２は、ＣＣＤギャップ補正部の出力す
る画素データ列を表わしたものである。図９で示した各
ピクセル３２６Ｂ、３２６Ｇ、３２６Ｒのそれぞれが出
力する画素データをＢ1、Ｇ1、Ｒ1、Ｂ2、Ｇ2、Ｒ2、…
…ＢN、ＧN、ＲNとすると、これらはこの図１２に示し
たようにＢ（青）、Ｇ（緑）、Ｒ（赤）、の順に繰り返
されている。 【００４７】図１３は、これに対してＲＧＢセパレーシ
ョン部の出力を表わしたものである。ここで同図（ａ）
はＲＧＢセパレーション部３６２から出力される青の画
素データ列であり、同図（ｂ）は緑の画素データ列であ
る。更に同図（ｃ）は赤の画素データ列を表わしてい
る。このように図１２で示したＢ、Ｇ、Ｒのシリアルな
画像データをそれぞれＢ、Ｇ、Ｒごとの画素データ列に
直す処理を行うのがＲＧＢセパレーション部３６２であ
る。 【００４８】Ｂ、Ｇ、Ｒに分離された画素データは、図
１１における暗シェーディング補正部３６３へ順次送ら
れ、暗シェーディング補正が行われる。暗シェーディン
グ補正は、原稿の読み取りに先立って、イメージスキャ
ナ部２２０（図４）の電源オン時に自動オフセット制
御、自動利得制御動作を行った後、黒色面３１３を読み
取った画像データを各画素ごとに内蔵のメモリに記憶し
ておき、実際に原稿を読み取ったときの各画素の画像デ
ータから各画素ごとに記憶していた黒色面読み取りデー
タを減算する処理である。このようにして順次第１のビ
デオ基板２３４で処理された画像データ３６９は第２の
ビデオ基板２３５に送られる。 【００４９】（第２のビデオ基板の説明） 【００５０】図１４は第２のビデオ基板の構成を具体的
に表わしたものである。第２のビデオ基板２３５は、第
１のビデオ基板２３４（図３）からの画像データ３６９
を入力する明シェーディング補正部３７１と、この明シ
ェーディング補正部３７１の後段に順に設けられたＲＧ
Ｂ位置ずれ補正部３７２、センサ位置ずれ補正部３７３
およびデータブロック分割部３７４と、上記各部３７１
〜３７４を制御する制御部３７６と、これら各部３７１
〜３７４にクロック信号を供給するクロック発生部３７
７とを備えている。制御部３７６はＶＭＥバス２４５に
接続されていると共に、第１のビデオ基板２３４（図
３）からの制御信号３６７を入力し、またカラー基板２
３６に対して制御信号３７８を送るようになっている。
また、クロック発生部３７７は後段の各基板に対して制
御用クロック信号３７９を送るようになっている。 【００５１】第２のビデオ基板２３５に送られてきた画
像データ３６９は、まず明シェーディング補正部３７１
で明シェーディング補正が行われる。明シェーディング
補正は、暗シェーディング補正と同様に自動オフセット
制御、自動利得制御動作後に、白色面３１４を読み取っ
た画像データを各画素ごとにメモリに記憶しておき、実
際に原稿を読み取ったときの各画素の画像データを記憶
していた各画素ごとの白色面読み取りデータで正規化
（除算）する処理である。 【００５２】明シェーディング補正および暗シェーディ
ング補正が行われた画像データは、光源３０９（図５）
の光量分布の影響や各画素ごとの感度のばらつきの影響
のない画像データとなる。また、ＣＰＵ３３１（図９）
によって自動オフセット制御、自動利得制御のオフセッ
ト値、ゲイン値を設定できると共に、明シェーディング
補正部３７１および暗シェーディング補正部３６３のメ
モリはＶＭＥバス２４５を介してＣＰＵ３３１から読み
書きできるようになっているため、自動オフセット制
御、自動利得制御および明、暗シェーディング補正のコ
ントロールをＣＰＵ３３１が行い得るのである。 【００５３】また、本実施例で使用されているイメージ
センサ２３１（図３）は、図８に示すように各ピクセル
３２６Ｂ、３２６Ｇ、３２６Ｒが主走査方向に順に配列
されているため、Ｂ、Ｇ、Ｒ間で実際の原稿読み取り位
置がずれている。このことは、次段のカラー基板２３６
で色を判断する場合に誤判断を生じるので、Ｒ、Ｇ、Ｂ
の読み取り位置が同一仮想点となるような補正が必要で
ある。この補正を行うのがＲＧＢ位置ずれ補正部３７２
である。ＲＧＢ位置ずれの補正は、例えば図８における
ピクセル３２６Ｇ2の位置を基準とした場合、ピクセル
３２６Ｇ2の位置の仮想Ｂデータ、仮想Ｒデータを、そ
れぞれピクセル３２６Ｂ2、Ｂ3の画像データの演算と、
ピクセル３２６Ｒ1、Ｒ2の画像データの演算から求める
ものである。 【００５４】ここまでの動作説明は、イメージセンサ２
３１が一つであるかのように行ってきたが、すでに説明
したように実際は、広幅の原稿を読み取るために３つの
イメージセンサ２３１1〜２３１3を使用している。これ
ら３つのイメージセンサ２３１1〜２３１3は原稿の同一
ライン（同一副走査位置）を読み取れるように調整して
取り付けてはいるが、実際には、副走査方向にずれを生
じる。このずれを補正するのがセンサ位置ずれ補正部３
７３である。センサ位置ずれ補正は、ＣＣＤギャップ補
正と略同様の考え方で、各センサの画像データをそれぞ
れメモリを使って任意の時間だけ遅らせることで、３つ
のイメージセンサ２３１1〜２３１3の画像データがその
つなぎ目で原稿上の主走査方向の隣接画像となるように
するものである。 【００５５】ところで、高速広幅のディジタル複写機の
場合には、画像データを高速で処理する必要がある。し
かしながら、ＲＡＭやディジタル集積回路等は高速動作
にも限界がある。そこで、本実施例ではセンサ位置ずれ
補正部３７３の出力画像データを、データブロック分割
部３７４で主走査方向に複数のブロックに分割するよう
にしている。 【００５６】図１５は、主走査方向における出力画像デ
ータの分割の様子を表わしたものである。ここでは、例
えば１つのイメージセンサ２３１の出力画像データを２
つのブロックに分割し、図１５に示すように原稿３０６
の読み取りデータを計６個のブロックｂ1〜ｂ6に分割し
て、次段ではブロックｂ1〜ｂ6ごとのパラレル処理を行
うことになる。このようにしてブロックｂ1〜ｂ6に分割
された画像データ３８２は順次カラー基板２３６に送ら
れる。 【００５７】（カラー基板の説明） 【００５８】図１６はカラー基板を具体的に表わしたも
のである。カラー基板２３６は、図３に示した第２のビ
デオ基板２３５からの画像データ３８２を入力する色相
判断部３９１と、この色相判断部３９１の後段に順に設
けられたゴーストキャンセル部３９２、バッファメモリ
３９３、色編集部３９４および濃度補正部３９５を備え
ている。制御部３９６は、これらの各部３９１〜３９５
を制御するようになっている。制御部３９６はＶＭＥバ
ス２４５に接続されていると共に、図１４に示した第２
のビデオ基板２３５からの制御信号３７８と、領域認識
基板２３９（図３）からの制御信号４０１とを入力し、
ディジタルフィルタ基板２３７（図３参照）と領域認識
基板２３９に対してそれぞれ制御信号４１１、４１２を
送るようになっている。 【００５９】カラー基板２３６に入力される画像データ
３８２は、Ｒ、Ｇ、Ｂのカラー画像信号であり、色相判
断部３９１で原稿上の画像の色の判断が行われ、コード
化されたカラーコード信号と濃度データとが生成され
る。次段のゴーストキャンセル部３９２は、色相判断部
３９１で生成されたカラーコード信号の補正を行うもの
である。これは、第２のビデオ基板２３５（図３）にお
けるＲＧＢ３色の位置ずれ補正の結果、例えば原稿上の
黒画像のエッジ部等で誤った色相判断が行われ、無彩色
以外のカラーコードを発生する場合があるからである。
ゴーストキャンセル部３９２は、このような誤った色相
判断の行われたカラーコード（ゴースト）を無彩色のカ
ラーコードに直す処理を行う。ゴーストが発生したとき
のカラーコードの変化パターンは予め分かっているの
で、このパターンと一致したときにカラーコードを無彩
色に直すようにしている。 【００６０】このようにして生成された濃度データおよ
びカラーコード信号は、順次バッファメモリ３９３に格
納されていく。一方、ゴーストキャンセル部３９２から
得られたカラーコード信号４２１は図３に示した領域認
識基板２３９に送られる。本実施例では、マーカペンを
用いて原稿上に書かれたマーカで囲まれた領域に対して
種々の編集をリアルタイムで行うことができるようにな
っており、このマーカで囲まれた領域を検出するのが領
域認識基板２３９である。 【００６１】この領域認識基板２３９の説明を行った後
に、カラー基板２３６の残りの部分について説明する。 【００６２】（領域認識基板の説明） 【００６３】図１７は領域認識基板を具体的に表わした
ものである。領域認識基板２３９は、図１６で説明した
カラー基板２３６からカラーコード信号４２１を入力す
るマーカフラグ生成部４３１を備えている。マーカフラ
グ生成部４３１の後段には、順にパラレル−シリアル変
換（以下、ＰＳ変換と記す。）部４３２、領域認識部４
３３およびシリアル−パラレル変換（以下、ＳＰ変換と
記す。）部４３４が配置されている。制御部４３６はこ
れら各部４３１〜４３４の制御を行うようになってい
る。制御部４３６はＶＭＥバス２４５に接続されている
と共に、カラー基板２３６からの制御信号４１２を入力
し、またカラー基板２３６に対して制御信号４０１を送
るようになっている。 【００６４】カラー基板２３６から順次送られてきたカ
ラーコード信号４２１は、各ブロックごとの信号になっ
ている。まず、マーカフラグ生成部４３１では、カラー
コードからマーカの画像であるか否かを判断し、マーカ
の画像である場合にマーカフラグを生成する。次に、ブ
ロック処理されたマーカフラグを１ラインの信号に直す
のがＰＳ変換部４３２である。このようにして得られた
１ラインのマーカフラグからマーカで囲まれた領域を認
識するのが領域認識部４３３であり、ここで領域内を示
す領域信号が生成される。この生成された領域信号はＳ
Ｐ変換部４３４で再び各ブロックごとに分割され、領域
信号４３８として図１６に示したカラー基板２３６の色
編集部３９４に順次出力される。 【００６５】このカラー基板２３６にバッファメモリ３
９３が設けられている理由は、領域認識基板２３６で領
域を認識するのに時間がかかるため、この間カラーコー
ド信号と濃度データを記憶しておき領域認識基板２３６
からの領域信号４３８とタイミングを合わせるためであ
る。 【００６６】このように領域認識基板２３９から送出さ
れたブロック分割された領域信号４３８は色編集部３９
４に入力される。また、図１７の制御部４３６から送出
される制御信号４０１は制御部３９６に入力される。制
御部３９６は、領域信号４３８と同期して、対応する画
素の濃度データとカラーコード信号をバッファメモリ３
９３から読み出し、色編集部３９４に送る。 【００６７】本実施例のディジタル複写機は２色複写機
であり、サブカラーフラグによって原稿上のどの色を２
色のうちのどちらの色でプリントするかの指定ができる
ようになっている。また、ドロップカラーフラグによっ
て原稿上のどの色の画像を消すか等の指定もできるよう
になっている。この機能を用いることにより、例えばマ
ーカそのものを読み取った画像データは再現する必要が
ないので暗黙的に消去される。２色の指定あるいはドロ
ップカラーに関する機能は、マーカで指定された領域内
あるいは領域外に対してのみ行うことも可能である。ま
た、地肌除去のオン、オフをコントロールするＢＫＧイ
ネーブルフラグを生成して、次段で行う地肌除去を領域
内、外について行うか否かの指定もできる。これらのフ
ラグの生成を行うのが色編集部３９４である。 【００６８】このようにして生成されたフラグと濃度デ
ータおよびカラーコード信号は、順次濃度補正部３９５
に送られる。濃度補正部３９５はドロップカラーフラグ
の立っている画素の濃度データを白にしたり（消した
り）、原稿上の色ごとに（カラーコードごとに）独立し
た濃度調整ができるようにするためのものである。この
ようにして処理されたサブカラーフラグ、ＢＫＧイネー
ブルフラグ、領域信号、濃度データ等の出力４３９は、
ディジタルフィルタ基板２３７（図３）に順次送出され
ることになる。 【００６９】（ディジタルフィルタ基板の説明） 【００７０】図１８はディジタルフィルタ基板を具体的
に表わしたものである。ディジタルフィルタ基板２３７
は、図１６に示したカラー基板２３６からの出力４３９
を入力する地肌除去部４４１と、この地肌除去部４４１
の後段に順に設けられたディジタルフィルタ４４２およ
びサブカラーフラグ補正部４４３と、これら各部４４１
〜４４３を制御するための制御部４４４とを備えてい
る。制御部４４４はＶＭＥバス２４５に接続されている
と共に、カラー基板２３６からの制御信号４１１を入力
すると共に、中間調処理基板２３８（図３）に対して制
御信号４４６を送るようになっている。 【００７１】ディジタルフィルタ基板２３７では、順次
地肌除去部４４１で、ＢＫＧイネーブルフラグの立って
いる部分の原稿の地肌部を白くすると共に、ＢＫＧフラ
グを生成する。次に、ディジタルフィルタ４４２では、
選択されている画像モードに応じてエッジ強調やスムー
ジング処理が行われる。また、サブカラーフラグ補正部
４４３は、スムージング処理によって画像エッジ部の地
肌濃度が持ち上がった場合に、その持ち上がった地肌画
素のサブカラーフラグを画像部のサブカラーフラグと同
じにする補正を行い、これにより、例えば原稿の色文字
の周りの黒輪郭の発生を防止する。こうして処理された
サブカラーフラグ、濃度データ、領域フラグおよびＢＫ
Ｇフラグ等の出力４４８は、図３に示した中間調処理基
板２３８に順次送られる。 【００７２】（中間調処理基板の説明） 【００７３】図１９は中間調処理基板を具体的に表わし
たものである。中間調処理基板２３８では、図１８に示
したディジタルフィルタ基板２３７の出力４４８をブロ
ック−ラインパラレル変換部４５１に入力するようにな
っている。ブロック−ラインパラレル変換部４５１の後
段には、縮拡大部４５２と、編集基板２４１（図３）か
らの画像データ４５３を入力する濃度調整部４５４と、
中間調処理部４５５および４値化データ変換部４５６が
順に配置されている。４値化データ変換部４５６には、
その出力データ４５７を記憶する診断用メモリ４５８が
接続されている。制御部４６１は、これら各部４５１、
４５２、４５４〜４５６、４５８を制御するようになっ
ている。また、クロック発生部４６２はこれらにクロッ
ク信号を供給するようになっている。制御部４６１はＶ
ＭＥバス２４５に接続されていると共に、図１８に示し
たディジタルフィルタ基板２３７からの制御信号４４６
と編集基板２４１からの制御信号４６４を入力し、編集
基板２４１とデータ処理基板２５１（図３）に対してそ
れぞれ制御信号４６５、４６６を送るようになってい
る。 【００７４】ところで、本実施例のディジタル複写機で
は、副走査方向の画像の縮拡大はアナログ複写機と同様
に原稿の搬送スピードを変えて行うが、主走査方向の縮
拡大はディジタル的な画像処理によって行うようになっ
ている。この場合に、ブロックごとの並列処理では、こ
の処理が非常に複雑になる。そこで、中間調処理基板２
３８のブロック−ラインパラレル変換部４５１では、合
計６ブロックからなるブロックごとの画像データ列をラ
インごとの並列処理ができる画像データ列に変換してい
る。 【００７５】図２０はブロック−ラインパラレル変換部
の変換前の画像データの様子を表わしたものである。こ
の図の（ａ）〜（ｆ）に示したように変換前の画像デー
タは第１〜第６のブロックｂ1〜ｂ6ごとに第１ラインＬ
1、第２ラインＬ2、……の順に画像データが配列されて
いる。 【００７６】図２１は、これに対してブロック−ライン
パラレル変換部の変換後の画像データの様子を表わした
ものである。この図の（ａ）〜（ｄ）に示したように４
ライン並列の画像データ列に変換されることになる。し
たがって、例えば同図（ａ）では、第１ラインＬ1につ
いての第１〜第６のブロックｂ1〜ｂ6の画像データが順
に配列され、続いて第５ラインＬ5、第９ラインＬ9、…
…というように画像データの組み替えが行われる。同図
（ｂ）については同様に第２ラインＬ2、第６ライン
Ｌ6、第１０ラインＬ10、……というように画像データ
の組み替えが行われる。以下同様である。 【００７７】このようにして図１９のブロック−ライン
パラレル変換部４５１で変換された画像データ、ＢＫＧ
フラグ、サブカラーフラグは、縮拡大部４５２に送られ
る一方、領域フラグ（領域信号）４７１は編集基板２４
１（図３）に送られる。また、縮拡大部４５２から出力
される画像データ４７２も編集基板２４１に送られる。 【００７８】ここで、編集基板２４１の説明を行った後
に、中間調処理基板２３８の残りの部分について説明す
る。 【００７９】（編集基板の説明） 【００８０】図２２は編集基板の具体的な構成を表わし
たものである。編集基板２４１は、図１９に示した中間
調処理基板２３８からの領域フラグ（領域信号）４７１
を入力する矩形領域認識部４８１と、中間調処理基板２
３８からの画像データ４７２を入力するミラー編集部４
８２と、このミラー編集部４８２の後段に順に設けられ
たネガポジ編集部４８３、濃度調整部４８４およびあみ
かけ編集部４８５と、これらの各部４８１〜４８５を制
御する制御部４８６とを備えている。あみかけ編集部４
８５は図１９に示した濃度調整部４５４に画像データ４
５３を出力するようになっている。制御部４８６はＶＭ
Ｅバス２４５に接続されていると共に、図１９に示した
中間調処理基板２３８からの制御信号４６５を入力し、
中間調処理基板２３８に対して制御信号４６４を送るよ
うになっている。 【００８１】また、矩形領域認識部４８１は領域フラグ
（領域信号）４８９を図１９に示した縮拡大部４５２に
送出するようになっている。この領域フラグ４８９に関
連して領域の指定方法について説明する。本実施例のデ
ィジタル複写機では、領域の指定を２つの方法で行うこ
とができる。 【００８２】図２３は、領域指定方法の最初のものとし
て、マーカで囲んで領域を指定する様子を表わしたもの
である。原稿３０６上にマーカで矩形を描くと、それぞ
れの４隅に対応する４９１1〜４９１4が検出され、これ
を基にして矩形が認識され、例えばその内部に対する種
々の編集処理が行われることになる。 【００８３】図２４は、領域指定方法の他のものとして
座標で領域を入力する方法を表わしたものである。この
方法では、原稿３０６上の２点Ａ、Ｂの原稿左上端から
の距離ｘA，ｙA、ｘB，ｙBを図３に示したコントロール
パネル２５４から入力することで、これらを対角線の２
点とする矩形領域を認識し、これに対して種々の編集を
行うことができる。 【００８４】これらの矩形領域の認識および矩形領域内
の画素それぞれに対応して領域フラグ（領域信号）を生
成するのが矩形領域認識部４８１である。矩形領域認識
部４８１で順次処理された領域フラグ（領域信号）４８
９は、図１９に示した中間調処理基板２３８の縮拡大部
４５２に送られる。縮拡大部４５２では、ＢＫＧフラ
グ、サブカラーフラグ、濃度データと共に縮拡大処理が
行われる。縮拡大処理が行われた画像データ４７２は、
図２２に示した編集基板２４１のミラー編集部４８２に
順次送られる。編集基板２４１では、順次送られてくる
画像データ４７２に対してリアルタイムで編集を行うよ
うになっている。 【００８５】図２５は、ミラー編集部における画像処理
の様子を表わしたものである。ミラー編集部４８２は同
図（ａ）で示すような矩形領域５０１内で、あるいは画
像の全領域に対して鏡像編集処理を行い、同図（ｂ）に
示すような鏡像を得るようになっている。 【００８６】図２２における次段のネガポジ編集部４８
３は、白と黒が反転したネガポジ反転画像を得るように
なっている。更に次段に配置された濃度調整部４８４は
コントロールパネル２５４（図３）上のコピー濃度調整
機能に対応したものであり、出力色の２色のそれぞれに
ついて数種類の濃度変換カーブを選択できる。次段のあ
みかけ編集部４８５は、コントロールパネル２５４から
選択されたあみパターンで画像にあみかけ処理を行う。
更に、領域内を消去（マスキング）したり、領域外を消
去（トリミング）したりする機能も、このあみかけ編集
部４８５で行う。なお、ネガポジ編集およびあみかけ編
集も、マーカで囲んだ領域あるいは画像全体に対して行
うことができることは言うまでもない。こうして順次処
理された画像データ４５３は図１９における中間調処理
基板２３８に送られることになる。 【００８７】図１９に示した中間調処理基板に戻って説
明を続ける。図２２で説明した編集基板２４１から送ら
れてきた画像データ４５３は、濃度調整部４５４に入力
される。濃度調整部４５４の機能は、編集基板２４１
（図２２）の濃度調整部４８４と同等である。編集基板
２４１はオプション基板になっている。そこで、この編
集基板２４１が搭載されていない場合には、中間調処理
基板２３８の濃度調整部４５４で濃度調整を行う。編集
基板２４１が搭載されている場合は、この濃度調整部４
５４で何も処理しない。すなわち本実施例のディジタル
複写機では、編集基板２４１が搭載されている場合に
は、これを用いてコントロールパネル２５４からあみか
けパターンの濃度を選択できる。このため、この選択し
た濃度がコントロールパネル２５４のコピー濃度調整で
変化しないようにするために、あみかけ編集処理以前に
濃度調整を行うようにし、この結果として編集基板２４
１搭載時にはこの内部の濃度調整部４８４を用いて濃度
調整を行うようになっている。 【００８８】さて、図１９の中間調処理部４５５では、
多値画像データを面積階調による４値化データに変換し
ている。この４値化とは、１画素の濃度を白、第１のグ
レー、この第１のグレーよりも黒い第２のグレー、およ
び黒の４階調にすることである。このようにして処理さ
れたデータは、４値化データ変換部４５６で複数画素分
の画像データ（４値の濃度データとサブカラーフラグ）
をまとめた出力データ４５７に変換され、図３に示すよ
うにイメージプロセッサシステムラック２４６外のデー
タ処理基板２５１に対して順次出力される。また、診断
用メモリ４５８は自己診断のために４値化データ変換部
４５６の出力データ４５７を記憶するものである。 【００８９】図３のデータ処理基板２５１は、中間調処
理基板２３８から送られてきた画像データをページメモ
リ基板２５３に送り、そのページメモリに記憶する。こ
のようにして原稿を全て読み終えたら、図９に示す第１
のＣＰＵ基板２４４内のＣＰＵ３３１は、制御データ線
２５７を通して第２のＣＰＵ基板２５２（図３）のＣＰ
Ｕに情報を送る。すると、第２のＣＰＵ基板２５２のＣ
ＰＵは、制御データ線２６７を通してプリント部２２１
（図４）の制御部２６６に用紙の搬送の指示とページメ
モリ内に画像データが記憶されていることを連絡する。 【００９０】図４におけるプリント部２２１の制御部２
６６は、所定の用紙を搬送すると共に、制御信号２５６
によってデータ処理基板２５１（図３）からページメモ
リ内の画像データ２５５を所定のタイミングで読み出
す。読み出された画像データ２５５はデータ分離部２６
１（図４）に送られる。データ分離部２６１はサブカラ
ーフラグによって濃度データを振り分ける機能を持って
おり、例えばサブカラーフラグが“０”のときは濃度デ
ータを第１色画像データメモリ２６２に送り、第２色画
像データメモリ２６３には白データを送る。また、サブ
カラーフラグが“１”のときは濃度データを第２色画像
データメモリ２６３に送り、第１色画像データメモリ２
６２には白データを送る。プリント部２２１はゼログラ
フィ技術を用いてプリントするものであり、現像器等は
第１色用と第２色用の２つを持っている。そして、感光
体（ドラム）上の２色画像を用紙に同じに転写し、定着
を行う。露光用の半導体レーザも、第１色用と第２色用
がそれぞれ設けられている。これらを画像データを基に
駆動制御するのが、第１色レーザ駆動部２６４および第
２色レーザ駆動部２６５である。 【００９１】（自己診断システムの概要） 【００９２】以上、本実施例のディジタル複写機の全体
的な構成について説明した。次に本実施例で採用されて
いる自己診断システムの概要について説明する。 【００９３】図１は本実施例の処理部群の自己診断方法
を適用した自己診断システムの概要を示したものであ
る。本実施例ではイメージプロセッサシステムラック２
４６（図３参照）に配置された第１のビデオ基板２３
４、第２のビデオ基板２３５、カラー基板２３６、ディ
ジタルフィルタ基板２３７、中間調処理基板２３８およ
び領域認識基板２３９の各基板からなる画像処理基板群
の自己診断を行うようになっている。そして、この自己
診断に際しては、第１のビデオ基板２３４における画像
処理で使用されるメモリ６０１をパターンジェネレータ
として使用し、最後段に配置された中間調処理基板２３
８上に設けた診断用メモリ４５８にこのパターンジェネ
レータの出力したパターンに対する画像処理結果をスト
アするようにしている。そして、このストアされた画像
処理結果を予め用意しておいたパターンと比較して画像
処理が正常に行われたかどうかをチェックし、これら画
像処理基板群２３４〜２３９、２４１全体に対する自己
診断が行われる。 【００９４】なお、メモリ６０１としては本実施例では
図１１に示した第１のビデオ基板２３４の暗シェーディ
ング補正部３６３に配置されたメモリを使用することに
している。この暗シェーディングメモリ６０１は、前記
したようにＶＭＥバス２４５を介してＣＰＵ３３１から
直接読み書きができるようになっている。したがって、
図９に示したＲＯＭ３３３に自己診断用のプログラムを
格納しておくことで、ＣＰＵ３３１が画像処理基板群２
３４〜２３９、２４１に対する自己診断を実行すること
ができる。 【００９５】本実施例でこれら画像処理基板群２３４〜
２３９、２４１全体に対する自己診断の他に、この診断
の結果として障害が発見された場合に画像処理基板群２
３４〜２３９、２４１のいずれが故障しているかをチェ
ックする個別的な診断がある。この後者の自己診断につ
いては、画像処理基板群２３４〜２３９、２４１の最後
尾の方から順にパターンを設定し、この状態で診断用メ
モリ４５８に格納されるデータをチェックすることによ
って該当する基板を特定するようになっている。この
他、本実施例では画像処理基板群２３４〜２３９、２４
１に入力されるべき各種の制御信号が正常に入力されて
いるかどうかについてもチェックするようになってい
る。 【００９６】（画像処理基板群全体の自己診断） 【００９７】図２６は、画像処理基板群の全体的なチェ
ックを行う際にパターンジェネレータとして利用される
暗シェーディング補正部の詳細を表わしたものである。
まず、この暗シェーディング補正部３６３の構成を説明
して、次に自己診断時の制御動作を説明することにす
る。 【００９８】暗シェーディング補正部３６３は、アドレ
ス情報を発生するアドレス発生部６１１と、ＶＭＥアド
レスバス６１２から供給されるアドレス情報を伝達する
アドレスバスバッファ６１３を備えている。暗シェーデ
ィングメモリ６０１には、第１の切換器６１４によって
選択されたアドレス情報がそのアドレス端子ＡＤに供給
されるようになっている。暗シェーディングメモリ６０
１のデータ端子ＤＡは、データバスバッファ６１５を介
してＶＭＥデータバス６１６に接続されている。また、
このデータ端子ＤＡは、バッファ６１７と第２の切換器
６１８の接片側に接続されている。バッファ６１７はシ
ェーディング補正前の画像データ６１９を一時的に蓄え
るときは、イネーブルとなりＣＰＵ３３１（図１）がこ
れを読み出す時や原稿上の画像読み取り時にはディセー
ブルになる。 【００９９】画像データ６１９と暗シェーディングメモ
リ６０１のデータ端子ＤＡから出力された補正用のデー
タは減算器６２１に入力され、両者が減算されて暗シェ
ーディング補正された画像データが出力されるようにな
っている。この出力側には第３の切換器６２３が配置さ
れており、第２および第３の切換器６１８、６２３の切
り換え操作によって暗シェーディング補正された画像デ
ータあるいは暗シェーディングメモリ６０１内のデータ
が第３の切換器６２３からデータ６２４として出力され
るようになっている。 【０１００】最初に、このような構成の暗シェーディン
グ補正部３６３で暗シェーディング補正を行う場合につ
いて説明する。すでに説明したようにイメージスキャナ
部２２０（図４）の電源オン時に暗シェーディング補正
が行われることになる。このときには、アドレスバスバ
ッファ６１３およびデータバスバッファ６１５が共にデ
ィスエーブル（disable）となっている。バッファ６１
７はイネーブル（enable）となっている。第１の切換器
６１４は図の実線で示したようにアドレス発生部６１１
を暗シェーディングメモリ６０１に接続している。 【０１０１】この状態で図６に示した基準板３１２の黒
色面３１３の読み込みが行われる。このとき主走査方向
における読み込まれる画素の位置に対応してアドレス発
生部６１１で暗シェーディングメモリ６０１用のアドレ
ス情報が発生する。このアドレス情報に対応させて、暗
シェーディングメモリ６０１は暗シェーディングデータ
の取り込みを行う。取り込まれた暗シェーディングデー
タは、通常の原稿の読み込みを行う際に主走査方向の位
置に対応して読み出され、減算器６２１がこれを画像デ
ータ６１９から差し引くことによって暗シェーディング
補正が行われることになる。 【０１０２】次に、自己診断時の動作を説明する。自己
診断時には、バッファ６１７がディスエーブルにされる
と共に、アドレスバスバッファ６１３およびデータバス
バッファ６１５が共にイネーブルにされる。また、第１
〜第３の切換器６１４、６１８、６２３はすべて実線で
示した切換状態から実線で示した切換状態に変更され
る。これにより、図１に示したようにＣＰＵ３３１はＶ
ＭＥバス２４５を介して自己診断用の所望のパターンを
暗シェーディングメモリ６０１にストアすることができ
る。 【０１０３】このようにして暗シェーディングメモリ６
０１に自己診断用のパターンが格納された状態で、ＣＰ
Ｕ３３１は図１１に示した制御部３６４に自己診断の開
始を指示することができる。ＣＰＵ３３１がこの指示を
行うと、制御部３６４は第１の切換器６１４のみを再び
図２６の実線側に切り換える。これにより、アドレス発
生部６１１からアドレス情報が出力され、自己診断用の
パターンが減算器６２１を経由することなくデータ６２
４として次段に出力されることになる。 【０１０４】一方、図１に示した画像処理基板群２３４
〜２３８のうちの最後段に配置された中間調処理基板１
３８上に設けられた診断用メモリ４５８には、この自己
診断用のパターンに対して各種処理の行われた結果とし
ての画像処理データが一時的に取り込まれる。ＣＰＵ３
３１は、図１９に示した中間調処理基板２３８内の制御
部４６１に対して、データの取り込みのスタート指令を
行ったり、診断用メモリ４５８にストアされている画像
処理データをＶＭＥバス２４５を介して読み出すことが
可能である。したがって、ＣＰＵ３３１は診断用メモリ
４５８に正常な画像処理データが格納されているかどう
かをチェックすることができる。 【０１０５】すなわち、ＣＰＵ３３１は暗シェーディン
グメモリ６０１から自己診断用のパターンを出力させた
とき、診断用メモリ４５８にいかなるデータが格納され
た場合には画像処理基板群２３４〜２３８のすべてが正
常であるかをあらかじめ知っており、このようなデータ
が格納されているかどうかをチェックすることで故障の
有無を診断することができる。そして、画像処理基板群
２３４〜２３８のいずれかが故障していると判断された
場合には、故障した具体的な基板を特定するための作業
に進むことになる。 【０１０６】（画像処理基板群における基板の個別的な
自己診断） 【０１０７】画像処理基板群２３４〜２３８、２４１の
いずれが故障しているかを判別する場合の作業を説明す
る。今、図１に示した編集基板２４１がイメージプロセ
ッサシステムラック２４６に搭載されていないものとす
る。図１９に示した中間調処理基板２３８が画像処理基
板群２３４〜２３８の最後尾に配置されているので、ま
ずこれについての自己診断が開始される。本実施例で
は、中間調処理基板２３８内の濃度調整部４５４を用い
てこの診断を実行する。 【０１０８】図２７は、コントロールパネルによる濃度
調整の様子を表わしたものである。図３に示したコント
ロールパネル２５４を操作すると、図２７に示したよう
に入力濃度データに対する出力濃度データの変換特性の
曲線を種々に設定することができる。このような濃度特
性の設定あるいは変更は、図２８に示したようにルック
アップテーブル６３１を用意することで簡単に実現する
ことができる。すなわち、メモリの所定の領域をルック
アップテーブル６３１として割り当てておき、ここに各
種の入力濃度データに対する出力濃度データを書き込ん
でおく。そして、入力濃度データをアドレス情報として
ルックアップテーブル６３１のアドレス入力端子ＡＤに
与えれば、所望の濃度特性の出力濃度データ６３３をデ
ータ出力端子ＤＡから得ることができる。 【０１０９】そこで、ルックアップテーブル６３１の全
アドレスに全く同じ値を書き込んでおくと、入力濃度デ
ータ６３２がどのような値をとっても出力濃度データ６
３３は常に一定した値のデータとなる。すなわち、これ
よりも前段に配置された回路が仮に故障していて予期し
ないアドレス情報がルックアップテーブル６３１に与え
られても、出力濃度データ６３３は一定した値となる。
このような同一の値を書き込んだルックアップテーブル
６３１は、一種の同一パターンジェネレータと考えるこ
とができる。 【０１１０】任意の所定濃度データに対して、図１９で
示したような中間調処理部４５５や４値化データ変換部
４５６の処理を行った場合の画像処理データは、例えば
正常なディジタル複写機にこれと同一のデータを流すこ
とによって予め知っておくことができる。そこで、この
正常な場合の画像処理データを例えば図９に示したＲＯ
Ｍ３３３に格納しておき、これを診断用メモリ４５８に
格納された画像処理データと比較することによって、図
１９の濃度調整部４５４以降の回路に障害が発生してい
るかどうかを判別することができる。すなわち、判別結
果が一致しなければ、中間調処理基板２３８が故障して
いると判別することができる。 【０１１１】もし、この判別の結果、両者が一致した場
合には自己診断に用いたルックアップテーブル６３１に
元の濃度調整用のデータを格納し直す。そして、今度は
編集基板２４１を中間調処理基板２３８に接続し、その
あみかけ編集部４８５（図２２）をパターンジェネレー
タ的に使用する。これにより、それ以前の処理部が正常
か異常かを簡単に判別することが可能になる。このと
き、異常との判別が行われれば図１９に示した先の濃度
調整部４５４から図２２のあみかけ編集部４８５までの
間で故障が発生していることになる。この場合には、中
間調処理基板２３８か編集基板２４１のいずれかが故障
しているとの判別が行われることになる。 【０１１２】あみかけ編集部４８５は、画像の濃度を零
にするマスキング処理を行うことができる他、画像をあ
み濃度に置き換えたりすることで任意の濃度に設定する
ことが可能である。そこで、この特性を用いることでパ
ターンジェネレータとして利用することができることに
なる。 【０１１３】以下同様の手順によって画像処理基板群２
３４〜２３８の個別的な自己診断が行われることにな
る。なお、このようにパターンジェネレータとして使用
可能な処理ブロックは、各画像処理基板２３４〜２３
８、２４１に存在する。例えば編集基板２４１（図２
２）の濃度調整部４８４、ディジタルフィルタ基板２３
７（図１８）のディジタルフィルタ４４２、地肌除去部
４４１、カラー基板２３６（図１６）の濃度補正部３９
５、第２のビデオ基板２３５（図１４）の明シェーディ
ング補正部３７１がそれらである。 【０１１４】そこで、これらの部分に対して、入力濃度
に関係なく一定の濃度データを順次出力するように設定
しておき、このたびに診断用メモリ４５８に格納された
画像処理データをチェックすることで、故障した基板を
所定の２つの基板のうちのいずれか１つであると特定す
ることが可能になる。 【０１１５】以上の説明は濃度データに関して行った
が、サブカラーフラグを用いても同様の手法で故障基板
を特定することができる。この場合にパターンジェネレ
ータ的に利用することのできる処理ブロックとしては、
図１９に示した濃度調整部４５４、図２２に示したあみ
かけ処理編集部４５３、濃度調整部４８４、ネガポジ編
集部４８３、カラー基板２３６（図１６）の濃度補正部
３９５、色編集部３９４、色相判断部３９１、領域認識
基板２３９（図１７）のマーカフラグ生成部４３１を挙
げることができる。この後者の場合には、Ｒ、Ｇ、Ｂそ
れぞれに対応させた暗シェーディングメモリ６０１に別
の所定の画像データを格納してチェックすることにな
る。 【０１１６】（制御信号のチェック） 【０１１７】以上、画像処理基板群２３４〜２３９、２
４１そのものの故障についての自己診断を説明したが、
次にこれらに使用される各種制御信号のチェックについ
て説明する。 【０１１８】図２９は通常の画像処理における画像デー
タに対するサンプルクロックの関係を表わしたものであ
る。画像処理基板群２３４〜２３９、２４１を用いて通
常の画像処理を行う場合には、この図２９（ａ）に示し
た画像データ６４１とサンプルクロック６４２は１画素
１画素に対応している。 【０１１９】図３０は、同じく通常の画像処理における
ライン同期信号とサンプルクロックの関係を表わしたも
のである。同図（ａ）は各ラインの同期をとるためのラ
イン同期信号６４３であり、同図（ｂ）はサンプルクロ
ック６４２である。 【０１２０】図３１は、同じく通常の画像処理における
ページ同期信号とライン同期信号の関係を表わしたもの
である。同図（ａ）はページごとの同期をとるためのペ
ージ同期信号６４４であり、同図（ｂ）はライン同期信
号６４３である。 【０１２１】これらサンプルクロック６４２、ライン同
期信号６４３およびページ同期信号６４４は、第１のビ
デオ基板２３４（図１１）からは制御信号３６７として
第２のビデオ基板２３５に入力され、ここからは制御信
号３７８として図１６に示すカラー基板２３６に受け渡
されていく。以下同様にして中間調処理基板２３８まで
順次受け渡される。図１９に示す中間調処理基板２３８
ではこれを制御信号４６６として出力することになる。 【０１２２】これらの制御信号３６７〜４６６のいずれ
かが画像処理基板群２３４〜２３８の途中の故障した基
板に渡されると、それ以降の基板には制御信号が受け渡
されない可能性が生じる。この結果として、中間調処理
基板２３８が故障していると誤った判断が行われる場合
がある。そこで本実施例の自己診断システムでは第２の
ビデオ基板２３５以降のそれぞれの基板２３５〜２３９
にこれらの制御信号が入力されるかをチェックするよう
になっている。 【０１２３】図３２は、制御信号の入力をチェックする
回路の一例を表わしたものである。この制御信号チェッ
ク回路６５１は、カウンタ６５２とフリップフロップ回
路６５３から構成されている。カウンタ６５２およびフ
リップフロップ回路６５３のリセット端子Ｒには、図１
に示したＣＰＵ３３１が制御信号３６７〜４６６（以下
制御信号６５４と総称する。）のチェックを行うタイミ
ングでリセット信号６５５を供給し、これらをリセット
するようになっている。これらがリセットされた状態
で、ＣＰＵ３３１はＶＭＥバス２４５を通してフリップ
フロップ回路６５３の出力端子Ｑから出力される出力信
号６５７の読み出しを行うようになっている。このと
き、フリップフロップ回路６５３はリセットされている
ので、出力信号６５７はＬ（ロー）レベルのはずであ
る。 【０１２４】カウンタ６５２の入力端子ＩＮには制御信
号６５４が供給されるようになっている。したがって、
制御信号６５４が該当する基板に正常に伝達されるよう
になっていれば、これによるカウント動作によって所定
時間が経過するとカウンタ６５２はその出力端子ＯＵか
らキャリー（桁上げ）信号６５８を出力する。このキャ
リー信号６５８はフリップフロップ回路６５３のクロッ
ク入力端子ＣＫに入力されるようになっている。したが
って、フリップフロップ回路６５３がこれによってセッ
トされ、出力信号６５７がＬレベルからＨ（ハイ）レベ
ルに変化することになる。制御信号６５４の周波数は予
め判っているので、カウンタ６５２がフルカウントする
までの計数値との関係から割り出された一定時間経過後
に、ＣＰＵ３３１が再び出力信号６５７をチェックし、
正常か異常かの判別を行うことができる。 【０１２５】図３３は、制御信号チェック回路を用いた
制御信号のチェックの流れを表わしたものである。ＣＰ
Ｕ３３１はまず診断対象となる特定の基板に用意された
制御信号チェック回路６５１（図３２）のカウンタ６５
２とフリップフロップ回路６５３の双方にリセット信号
６５５を供給する（ステップＳ１０１）。そして、これ
によるフリップフロップ回路６５３の出力信号６５７の
状態をチェックし（ステップＳ１０２）、Ｌレベルにな
っていなければ（Ｎ）、制御信号チェック回路６５１自
体に問題がある可能性が高いので、この回路の異常表示
用のフラグをオンにする（ステップＳ１０３）。 【０１２６】一方、ステップＳ１０２で出力信号６５７
がＬレベルになっていた場合には（Ｙ）、制御信号６５
４のカウントによるキャリー信号６５８の出力によって
フリップフロップ回路６５３がセットされる時間が経過
した後に（ステップＳ１０４；Ｙ）、出力信号６５７を
再度チェックし（ステップＳ１０５）、これがＬレベル
のままであれば（Ｙ）、その基板に対する制御信号６５
４が異常であることを示すフラグをオンにする（ステッ
プＳ１０６）。これに対して、出力信号６５７がＨレベ
ルに変化していれば（ステップＳ１０５；Ｎ）、その基
板に対する制御信号６５４が正常であることを示すフラ
グをオンにすることになる（ステップＳ１０７）。 【０１２７】このようにして１つの基板についての制御
信号６５４のチェックが終了したら、他の基板について
も同様のチェックが行われる。各フラグの状態は、他の
自己診断の結果と共にまとめられて、例えば図１に示し
たコントロールパネル２５４に表示されることになる。 【０１２８】なお、以上説明した図３３に示した制御で
は制御信号６５４の供給の有無のみをチェックすること
にしたが、出力信号６５７がＬレベルからＨレベルに変
化する時点をＣＰＵ３３１が監視することによって、制
御信号６５４の周波数の概要を判別することができる。
これによって、例えば制御信号６５４の一部に歯抜け
（クロックの欠損）が生じた場合のような障害も検知す
ることができる。 【０１２９】このように制御信号６５４の周波数の診断
を行う場合には、その精度を上げるためにカウンタ６５
２の段数を増やす等によってキャリー信号６５８が出力
されるまでのカウント数を増加させる工夫が有効であ
る。また、制御信号の種類に応じて図３２に示すような
制御信号チェック回路６５１を設けたり、カウンタ６５
２をプリセットカウンタとしてキャリー信号６５８の出
力されるまでのカウント数を調整できるようにしてもよ
い。もちろん、この周波数測定とは関係ないが、制御信
号チェック回路６５１を第１のＣＰＵ基板２４４（図
９）のみに配置しておき、チェックを行う各基板に入力
する制御信号６５４を第１のＣＰＵ基板２４４にも共通
して引き込んで、１か所で集中的に自己診断を行わせる
ようにしてもよい。 【０１３０】（２次元画像処理についてのチェック） 【０１３１】ところで、画像処理に関する画像処理基板
群２３４〜２３８の自己診断について先に説明したが、
画像処理といってもいろいろなものが存在する。例えば
図１８に示したディジタルフィルタ４４２や図１９に示
した中間調処理部４５５あるいは図２２に示したあみか
け編集部４８５は、画像データを２次元で処理してい
る。したがって、これらの回路部分４４２、４５５、４
８５の処理が正常に行われているか否かを確認するため
には、図１に示した診断用メモリ４５８に原稿の副走査
方向における数ライン分の画像データを格納してチェッ
クする必要がある。しかし、ＲＡＭ（ランダム・アクセ
ス・メモリ）等のメモリ素子は、それぞれメモリ容量が
決まっており、画像データを数ライン分格納するために
は比較的メモリ容量の少ないメモリ素子を数多く使用し
たり、高コストの大容量のメモリ素子を使用する必要が
ある。 【０１３２】図３４は、比較的少ない容量のメモリ素子
を用いて画像データを２次元で処理するために本実施例
で使用している回路の構成を表わしたものである。メモ
リ素子６６１は、画像データを例えば１ライン分だけ蓄
えることのできる比較的小容量のメモリ素子である。こ
のデータ入力端子ＤＡには、図１９に示した中間調処理
基板２３８から４値化データ変換部４５６の出力データ
（画像データ）４５７が入力されるようになっている。
この画像データ４５７は、アドレス入力端子ＡＤに入力
されるアドレス情報６６２に応じたアドレスに書き込ま
れる。したがって、この書き込みを制御することで、画
像データ４５７のうち任意のラインのデータを取り込
み、これを順次繰り返すことで画像データの２次元的な
処理を可能にしている。 【０１３３】ここでアドレス情報６６２の発生はアドレ
スカウンタ６６４が行うようになっており、アドレスを
順次カウントアップさせるためのクロック信号には、図
２９および図３０に示したサンプルクロック６４２を用
いている。また、特定ページの特定ラインの画像データ
を指定するために、ページ同期信号６４４（図３１参
照）とライン同期信号６４３（図３０参照）をアンドゲ
ート６６５に入力する。そして、特定のページ同期信号
６４４がＨレベルとなっている状態でライン同期信号６
４３をアンドゲート６６５から出力させ、これをライン
カウンタ６６６のクロック入力端子ＣＫに入力してライ
ン数をカウントするようになっている。 【０１３４】この結果として、希望するラインが到来し
たらラインカウンタ６６６からキャリー信号６６７を出
力させ、これをフリップフロップ回路６６８のクロック
入力端子ＣＫに供給して、セットするようになってい
る。フリップフロップ回路６６８がセットされると、そ
の出力端子ＱからＨレベルのセット信号６６９が出力さ
れてアドレスカウンタ６６４のイネーブル端子ＥＮに入
力される。すなわち、この時点からアドレスカウンタ６
６４はイネーブルとなってサンプルクロック６４２の計
数を開始し、その出力をアドレス情報６６２としてメモ
リ素子６６１に送出することになる。これにより、画像
データ４５７が１ライン分書きこまれることになる。 【０１３５】この際、アドレス情報６６２はストア終了
判定部６７１にも入力される。ストア終了判定部６７１
はメモリ素子６６１における画像データ４５７の入力さ
れる領域以外までデータの書き込みが行われる事態を禁
止するためのものである。このストア終了判定部６７１
はアドレスカウンタ６６４から出力されるアドレス情報
６６２を監視し、これが画像データ４５７の書き込まれ
る領域外に到達する場合には終了信号６７２を出力す
る。この終了信号６７２はページ同期信号６４４の論理
をインバータ６７３によって反転した後の信号６７４と
共にオアゲート６７５に入力され、いずれかの信号６７
２、６７４が出力されるとフリップフロップ回路６６８
のリセット端子Ｒにリセット信号６７６を出力するよう
になっている。このリセット信号６７６の出力によって
フリップフロップ回路６６８はリセットされるので、ア
ドレスカウンタ６６４はディスエーブルになり、画像デ
ータ４５７の書き込みが終了することになる。 【０１３６】（自己診断の全体的な流れ） 【０１３７】最後に、本実施例における自己診断の流れ
を説明することにする。なお、制御信号６５４に関する
自己診断については、すでに図３３で説明したので、そ
の詳細は省略する。 【０１３８】図３５は画像処理基板群の全体的なチェッ
クを行うための流れを表わしたものである。このディジ
タル複写機の電源がオンになると、図２６に示した第１
〜第３の切換器６１４、６１８、６２３が点線側に切り
換えられ、またバッファ６１７がディスエーブルの状態
にされる（ステップＳ２０１）。次にＣＰＵ３３１が所
定のデータを暗シェーディングメモリ６０１にロードす
る（ステップＳ２０２）。このようにして暗シェーディ
ングメモリ６０１に自己診断用のパターンが格納され
る。 【０１３９】これにより、ＣＰＵ３３１は自己診断の開
始を指示する（ステップＳ２０３）。これにより第１の
切換器６１４が図２６で実線側に切り換えられ（ステッ
プＳ２０４）、暗シェーディングメモリ６０１から自己
診断用のパターンが読み出されて画像処理基板群２３４
〜２３８に出力される。この結果として診断用メモリ４
５８に格納されたデータは読み出されて、図９に示す第
１のＣＰＵ基板２４４のＲＡＭ３３４に格納される（ス
テップＳ２０６）。ＣＰＵ３３１はＲＡＭ３３４に格納
されたデータとＲＯＭ３３３（図９）に予め用意してい
た画像処理が正常な場合の処理結果データとを比較し
て、両者が一致するかどうかを判別する（ステップＳ２
０７）。この結果、一致すれば（Ｙ）、第１〜第３の切
換器６１４、６１８、６２３をすべて実線側に切り換え
ると共にバッファ６１７をイネーブルにして（ステップ
Ｓ２０８）、自己診断を終了させる（エンド）。ステッ
プＳ２０７でデータの一致がみられなかった場合には
（Ｎ）、異常解析処理が実行されることになる（ステッ
プＳ２０９）。 【０１４０】図３６は、図３５のステップＳ２０９にお
ける異常解析処理の流れを表わしたものである。図３５
のステップＳ２０７でデータの一致が見られなかった場
合には、まず図３３で説明したように制御信号６５４の
チェックが行われる（ステップＳ３０１）。この結果、
異常であれば（ステップＳ３０２；Ｎ）、該当する基板
の故障をコントロールパネル２５４に表示する（ステッ
プＳ３０３）。 【０１４１】これに対して、制御信号６５４に異常がな
かった場合（ステップＳ３０２；Ｙ）、ＣＰＵ３３１は
図１１に示した第１のビデオ基板２３４の制御部３６４
に対して自己診断用のパターンの読み取りを終了させる
と共に、中間調処理基板２３８（図１９）の制御部４６
１に対して診断用メモリ４５８のデータ取り込みを終了
させる（ステップＳ３０４）。そして、最後尾の基板
（中間調処理基板２３８）を個別診断用に指定する（ス
テップＳ３０５）。 【０１４２】そして、その基板に対して画像データが白
または黒になる処理を設定し（ステップＳ３０６）、こ
れによるデータの読み取りを開始させる（ステップＳ３
０７）。そして、診断用メモリ４５８に格納されたデー
タを読み出して、図９に示す第１のＣＰＵ基板２４４の
ＲＡＭ３３４に格納させる（ステップＳ３０８）。ＣＰ
Ｕ３３１はＲＡＭ３３４に格納されたデータとＲＯＭ３
３３（図９）に予め個別診断用に用意していた画像処理
が正常な場合の処理結果データとを比較して、両者が一
致するかどうかを判別する（ステップＳ３０９）。この
結果、一致すれば（Ｙ）、それが自己診断の対象となる
最終基板（最前列の基板）であるかどうかをチェックし
（ステップＳ３１０）、そうでなければ（Ｎ）、画像処
理が１つ手前に位置する基板を指定する（ステップＳ３
１１）。そしてステップＳ３０６に戻って、その基板の
自己診断を実行する（ステップＳ３０６〜３１０）。 【０１４３】これに対して、ステップＳ３０９で処理結
果が一致しなかった場合には（ステップＳ３０４；
Ｎ）、自己診断を行ったその基板の故障を表わしたコー
ドをコントロールパネル２５４に表示する（ステップＳ
３１２）。これに対して、自己診断を順次行った結果と
して最終基板に対しても処理結果が一致し、ディジタル
複写機の異常が検出されなかった場合には（ステップＳ
３１０；Ｙ）、第１または第２のビデオ基板２３４、２
３５の故障である可能性が高いので、これらのいずれか
が故障していることを示すコードをコントロールパネル
２５４に表示する（ステップＳ３１３）。 【０１４４】そして、以上の各表示動作（ステップＳ３
０３、Ｓ３１２、Ｓ３１３）が開始された後に、第１〜
第３の切換器６１４、６１８、６２３をすべて実線側に
切り換えると共にバッファ６１７をイネーブルにして
（ステップＳ３１４）、自己診断を終了させる（エン
ド）。 【０１４５】変形例 【０１４６】以上説明した本発明の実施例では実際の読
取データを処理するためのブロックをパターンジェネレ
ータ的に使用したが、基板群としての各基板の入力部を
構成するラッチ回路を利用して特定パターンを生成し、
チェックに用いるようにすることも可能である。 【０１４７】図３７は自己診断用に利用することのでき
る回路の一例として、画像処理のための一般的な回路を
表わしたものである。ここでは、ＲＡＭによって構成さ
れるルックアップテーブル（ＬＵＴ）７０１のアドレス
入力端子ＡＤ側に並列に複数のフリップフロップ回路
（図では１つのみを図示）７０２が存在し、これらから
アドレス情報７０３が供給されるようになっている。ル
ックアップテーブル７０１のデータ出力端子ＤＡ側も同
様に複数のフリップフロップ回路（図では１つのみを図
示）７０４が存在し、これらからデータ７０５が出力さ
れるようになっている。それぞれのフリップフロップ回
路７０２、７０４のクロック入力端子ＣＫには、クロッ
ク信号７０６が供給されている。 【０１４８】このように図３７に示した回路ではルック
アップテーブル７０１の入力側と出力側のそれぞれにフ
リップフロップ回路７０２、７０４を配置している。こ
れは、ルックアップテーブル７０１がある有限のアクセ
スタイムを必要としているためであり、これらのフリッ
プフロップ回路７０２、７０４を用いることなく処理を
多段で行っていくと、有効なデータが出力される時間が
短くなっていって最後には処理が不可能な事態を招くか
らである。このような役割に使用されているフリップフ
ロップ回路７０２、７０４は、それぞれの入力に関係な
く出力をクリアしたりセットするための端子を持ってい
るのが通常である。そこで、これらの端子を制御するこ
とによって、自己診断用の特定パターンを作成すること
が可能になる。 【０１４９】なお、以上説明した実施例では図１等に示
した診断用メモリ４５８にデータを格納してこれを点検
することにしたが、このようなメモリを特別に用意する
必要はなく、例えばページメモリを代用することも可能
である。 【０１５０】また、制御信号６５４のチェックに関して
は、図３２に示したフリップフロップ回路６５３を使用
せずにカウンタ６５２のカウント値をＣＰＵ３３１が直
接読むようにしてもよい。更に、カウンタ６５２の代わ
りにワンショットマルチバイブレータを使用して、所定
の周期をもった制御信号６５４が入力しなければ出力が
変化するように構成してもよい。この場合には、ワンシ
ョットマルチバイブレータの出力が常に所定の信号レベ
ルに保持されているかどうかを判別することで制御信号
６５４のチェックを行うことができる。 【０１５１】 【発明の効果】以上説明したように請求項１記載の発明
によれば、まず全体を診断してから故障が発見された場
合に個別の診断を行うので、効率的な自己診断が行え
る。また、全体の診断により故障が発見された場合に
は、基板群の最後の基板から順に個別診断用データを設
定し、個別診断用データが処理された処理済データをチ
ェック用データと比較するようにしているので、ハード
ウェアの規模の増大を抑えた状態で故障している基板を
簡単に調べることができ、装置のコストダウンを図るこ
とができるという効果がある。 【０１５２】
【図面の簡単な説明】
【図１】 本発明の一実施例における基板群の自己診断
方法を適用した自己診断システムの原理的な構成を表わ
したブロック図である。 【図２】 本実施例における自己診断システムを備えた
ディジタル複写機の外観を示した斜視図である。 【図３】 本実施例でイメージスキャナ部の構成を表わ
したブロック図である。 【図４】 本実施例でプリント部の具体的な構成を表わ
したブロック図である。 【図５】 図３に示したイメージスキャナ部の原稿読取
部分を表わした概略構成図である。 【図６】 図５に示した基準板の構成の一部を表わした
斜視図である。 【図７】 本実施例で使用されるイメージセンサの配置
構造を表わした平面図である。 【図８】 本実施例のイメージセンサを構成するチップ
における画素配列の様子を表わした平面図である。 【図９】 本実施例の第１のＣＰＵ基板の回路構成を具
体的に表わしたブロック図である。 【図１０】 本実施例のアナログ基板の回路構成を具体
的に表わしたブロック図である。 【図１１】 本実施例の第１のビデオ基板の回路構成を
具体的に表わしたブロック図である。 【図１２】 本実施例でＣＣＤギャップ補正部の出力す
る画素データ列を表わした説明図である。 【図１３】 本実施例でＲＧＢセパレーション部の出力
を表わした説明図である。 【図１４】 本実施例の第２のビデオ基板の回路構成を
具体的に表わしたブロック図である。 【図１５】 本実施例で主走査方向における出力画像デ
ータの分割の様子を表わした説明図である。 【図１６】 本実施例のカラー基板の回路構成を具体的
に表わしたブロック図である。 【図１７】 本実施例の領域認識基板の回路構成を具体
的に表わしたブロック図である。 【図１８】 本実施例のディジタルフィルタ基板の回路
構成を具体的に表わしたブロック図である。 【図１９】 本実施例の中間調処理基板の回路構成を具
体的に表わしたブロック図である。 【図２０】 本実施例でブロック−ラインパラレル変換
部の変換前の画像データの様子を表わした説明図であ
る。 【図２１】 本実施例でブロック−ラインパラレル変換
部の変換後の画像データの様子を表わした説明図であ
る。 【図２２】 本実施例の編集基板の回路構成を具体的に
表わしたブロック図である。 【図２３】 本実施例でマーカで囲んで領域を指定する
場合を表わした説明図である。 【図２４】 本実施例で座標で領域を入力する方法を表
わした説明図である。 【図２５】 本実施例でミラー編集部における画像処理
の様子を表わした説明図である。 【図２６】 本実施例の暗シェーディング補正部の詳細
を表わしたブロック図である。 【図２７】 本実施例でコントロールパネルを操作した
場合の濃度変化の様子を表わした濃度特性図である。 【図２８】 本実施例で濃度特性の設定および変更に用
いるルックアップテーブルを表わしたブロック図であ
る。 【図２９】 本実施例で通常の画像処理における画像デ
ータに対するサンプルクロックの関係を表わしたタイミ
ング図である。 【図３０】 本実施例で通常の画像処理におけるライン
同期信号とサンプルクロックの関係を表わしたタイミン
グ図である。 【図３１】 本実施例で通常の画像処理におけるページ
同期信号とライン同期信号の関係を表わしたタイミング
図である。 【図３２】 本実施例で制御信号の入力をチェックする
回路の一例を表わしたブロック図である。 【図３３】 本実施例で制御信号チェック回路を用いた
制御信号のチェックの様子を表わした流れ図である。 【図３４】 本実施例で画像データの２次元的な処理を
可能にする回路を表わしたブロック図である。 【図３５】 本実施例の画像処理基板群の全体的なチェ
ックを行うための制御を表わした流れ図である。 【図３６】 本実施例の画像処理基板群の一部が故障し
ている場合の制御信号のチェックおよび個別診断の内容
を表わした流れ図である。 【図３７】 本実施例の自己診断用に利用することので
きる回路の一例を表わしたブロック図である。 【図３８】 従来提案された自己診断方法を適用した装
置の要部を表わしたブロック図である。 【図３９】 従来提案された装置で自己診断時にユーザ
インターフェースの表示装置に表示される内容を表わし
た平面図である。 【図４０】 従来提案された装置でＤ／Ａ変換器に対す
る自己診断が行われる際の回路構成を表わしたブロック
図である。 【符号の説明】 ２３１…イメージセンサ、２３４…第１のビデオ基板、
２３５…第２のビデオ基板、２３６…カラー基板、２３
７…ディジタルフィルタ基板、２３８…中間調処理基
板、２３９…領域認識基板、２４１…編集基板、２４４
…第１のＣＰＵ基板、２４６…イメージプロセッサシス
テムラック、２５３…ページメモリ基板、２５４…コン
トロールパネル、３３１…ＣＰＵ、３３２…タイマ、３
３３…ＲＯＭ、３３４…ＲＡＭ、３３９…クロック発生
部、３６３…暗シェーディング補正部、４５８…診断用
メモリ、６０１…暗シェーディングメモリ、６１１…ア
ドレス発生部、６１３…アドレスバスバッファ、６１４
…第１の切換器、６１５…データバスバッファ、６１８
…第２の切換器、６２１…減算器、６２３…第３の切換
器、６３１…ルックアップテーブル、６４２…サンプル
クロック、６４３…ライン同期信号、６４４…ページ同
期信号、６５１…制御信号チェック回路、６５２…カウ
ンタ、６６１…メモリ素子、６６４…アドレスカウン
タ、６６６…ラインカウンタ、６７１…ストア終了判定
部、７０２、７０４…フリップフロップ回路
方法を適用した自己診断システムの原理的な構成を表わ
したブロック図である。 【図２】 本実施例における自己診断システムを備えた
ディジタル複写機の外観を示した斜視図である。 【図３】 本実施例でイメージスキャナ部の構成を表わ
したブロック図である。 【図４】 本実施例でプリント部の具体的な構成を表わ
したブロック図である。 【図５】 図３に示したイメージスキャナ部の原稿読取
部分を表わした概略構成図である。 【図６】 図５に示した基準板の構成の一部を表わした
斜視図である。 【図７】 本実施例で使用されるイメージセンサの配置
構造を表わした平面図である。 【図８】 本実施例のイメージセンサを構成するチップ
における画素配列の様子を表わした平面図である。 【図９】 本実施例の第１のＣＰＵ基板の回路構成を具
体的に表わしたブロック図である。 【図１０】 本実施例のアナログ基板の回路構成を具体
的に表わしたブロック図である。 【図１１】 本実施例の第１のビデオ基板の回路構成を
具体的に表わしたブロック図である。 【図１２】 本実施例でＣＣＤギャップ補正部の出力す
る画素データ列を表わした説明図である。 【図１３】 本実施例でＲＧＢセパレーション部の出力
を表わした説明図である。 【図１４】 本実施例の第２のビデオ基板の回路構成を
具体的に表わしたブロック図である。 【図１５】 本実施例で主走査方向における出力画像デ
ータの分割の様子を表わした説明図である。 【図１６】 本実施例のカラー基板の回路構成を具体的
に表わしたブロック図である。 【図１７】 本実施例の領域認識基板の回路構成を具体
的に表わしたブロック図である。 【図１８】 本実施例のディジタルフィルタ基板の回路
構成を具体的に表わしたブロック図である。 【図１９】 本実施例の中間調処理基板の回路構成を具
体的に表わしたブロック図である。 【図２０】 本実施例でブロック−ラインパラレル変換
部の変換前の画像データの様子を表わした説明図であ
る。 【図２１】 本実施例でブロック−ラインパラレル変換
部の変換後の画像データの様子を表わした説明図であ
る。 【図２２】 本実施例の編集基板の回路構成を具体的に
表わしたブロック図である。 【図２３】 本実施例でマーカで囲んで領域を指定する
場合を表わした説明図である。 【図２４】 本実施例で座標で領域を入力する方法を表
わした説明図である。 【図２５】 本実施例でミラー編集部における画像処理
の様子を表わした説明図である。 【図２６】 本実施例の暗シェーディング補正部の詳細
を表わしたブロック図である。 【図２７】 本実施例でコントロールパネルを操作した
場合の濃度変化の様子を表わした濃度特性図である。 【図２８】 本実施例で濃度特性の設定および変更に用
いるルックアップテーブルを表わしたブロック図であ
る。 【図２９】 本実施例で通常の画像処理における画像デ
ータに対するサンプルクロックの関係を表わしたタイミ
ング図である。 【図３０】 本実施例で通常の画像処理におけるライン
同期信号とサンプルクロックの関係を表わしたタイミン
グ図である。 【図３１】 本実施例で通常の画像処理におけるページ
同期信号とライン同期信号の関係を表わしたタイミング
図である。 【図３２】 本実施例で制御信号の入力をチェックする
回路の一例を表わしたブロック図である。 【図３３】 本実施例で制御信号チェック回路を用いた
制御信号のチェックの様子を表わした流れ図である。 【図３４】 本実施例で画像データの２次元的な処理を
可能にする回路を表わしたブロック図である。 【図３５】 本実施例の画像処理基板群の全体的なチェ
ックを行うための制御を表わした流れ図である。 【図３６】 本実施例の画像処理基板群の一部が故障し
ている場合の制御信号のチェックおよび個別診断の内容
を表わした流れ図である。 【図３７】 本実施例の自己診断用に利用することので
きる回路の一例を表わしたブロック図である。 【図３８】 従来提案された自己診断方法を適用した装
置の要部を表わしたブロック図である。 【図３９】 従来提案された装置で自己診断時にユーザ
インターフェースの表示装置に表示される内容を表わし
た平面図である。 【図４０】 従来提案された装置でＤ／Ａ変換器に対す
る自己診断が行われる際の回路構成を表わしたブロック
図である。 【符号の説明】 ２３１…イメージセンサ、２３４…第１のビデオ基板、
２３５…第２のビデオ基板、２３６…カラー基板、２３
７…ディジタルフィルタ基板、２３８…中間調処理基
板、２３９…領域認識基板、２４１…編集基板、２４４
…第１のＣＰＵ基板、２４６…イメージプロセッサシス
テムラック、２５３…ページメモリ基板、２５４…コン
トロールパネル、３３１…ＣＰＵ、３３２…タイマ、３
３３…ＲＯＭ、３３４…ＲＡＭ、３３９…クロック発生
部、３６３…暗シェーディング補正部、４５８…診断用
メモリ、６０１…暗シェーディングメモリ、６１１…ア
ドレス発生部、６１３…アドレスバスバッファ、６１４
…第１の切換器、６１５…データバスバッファ、６１８
…第２の切換器、６２１…減算器、６２３…第３の切換
器、６３１…ルックアップテーブル、６４２…サンプル
クロック、６４３…ライン同期信号、６４４…ページ同
期信号、６５１…制御信号チェック回路、６５２…カウ
ンタ、６６１…メモリ素子、６６４…アドレスカウン
タ、６６６…ラインカウンタ、６７１…ストア終了判定
部、７０２、７０４…フリップフロップ回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−244868（ＪＰ，Ａ)
特開 昭56−161761（ＪＰ，Ａ)
特開 平１−216281（ＪＰ，Ａ)
特開 平１−233957（ＪＰ，Ａ)
特開 昭60−185458（ＪＰ，Ａ)
特開 昭60−162372（ＪＰ，Ａ)
特開 平５−183673（ＪＰ，Ａ)
特開 昭62−92569（ＪＰ，Ａ)
実開 平４−110063（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 1/00 - 1/00 108
H04N 1/40 - 1/409
G01R 31/28
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 信号を順次処理するための複数の基板か
らなる基板群の自己診断方法であって、 前記基板群の最初の基板で後続の基板によって順次処理
される診断用データを前記最初の基板に配置された診断
用データ発生部で発生するステップと、 前記診断用データが順次処理された処理済データと前記
複数の基板がすべて正常である場合に得られるチェック
用データを比較するステップと、 比較結果が一致しないとき前記複数の基板のいずれかが
故障であると判断するステップと、 前記複数の基板のいずれかが故障であると判断された場
合に、前記基板群の最後の基板から最初の基板に向けて
順に個別診断用データを前記複数の基板のそれぞれに配
置された個別診断用データ発生部で発生するステップ
と、 前記個別診断用データが処理された処理済データと前記
個別診断用データが発生された基板以降の基板がすべて
正常である場合に得られる個別チェック用データを比較
するステップと、 比較結果が一致しないときに個別診断用データを発生し
た個別診断用データ発生部とその直前に個別診断用デー
タを発生した個別診断用データ発生部の間の回路が故障
していると判断する ステップとを有することを特徴とす
る基板群の自己診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302630A JP3531596B2 (ja) | 1992-06-24 | 2000-10-02 | 基板群の自己診断方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165747A JPH0614144A (ja) | 1992-06-24 | 1992-06-24 | 複数基板の自己診断システム |
| JP2000302630A JP3531596B2 (ja) | 1992-06-24 | 2000-10-02 | 基板群の自己診断方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165747A Division JPH0614144A (ja) | 1992-06-24 | 1992-06-24 | 複数基板の自己診断システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111754A JP2001111754A (ja) | 2001-04-20 |
| JP3531596B2 true JP3531596B2 (ja) | 2004-05-31 |
Family
ID=32658472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000302630A Expired - Fee Related JP3531596B2 (ja) | 1992-06-24 | 2000-10-02 | 基板群の自己診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3531596B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4716186B2 (ja) * | 2006-08-10 | 2011-07-06 | 富士ゼロックス株式会社 | 画像形成装置および画像形成方法 |
| JP7391626B2 (ja) * | 2019-11-21 | 2023-12-05 | キヤノン株式会社 | 画像読取装置 |
-
2000
- 2000-10-02 JP JP2000302630A patent/JP3531596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001111754A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221085B2 (ja) | 並列処理装置 | |
| CA2121620C (en) | Automatic copy quality correction and calibration | |
| US20050179954A1 (en) | Image processing apparatus resolving dust problem | |
| JPH02244868A (ja) | 画像読取装置の自己診断システム | |
| US5926579A (en) | Image processing apparatus capable of properly determining density of a background portion | |
| US5181104A (en) | Image processing apparatus having a reader movable to a designated position | |
| US6333998B1 (en) | Image processing method and apparatus | |
| JP2982032B2 (ja) | 画像処理装置 | |
| JP3531596B2 (ja) | 基板群の自己診断方法 | |
| US5452408A (en) | Method of assigning a pertinent indication in respect of color behavior to a picture element to be imaged with a color reproduction system | |
| JPH0614144A (ja) | 複数基板の自己診断システム | |
| JPH05225296A (ja) | 検査システムおよび方法 | |
| EP0558341B1 (en) | Image processing apparatus | |
| JP3376607B2 (ja) | 矩形領域読取処理装置 | |
| JP2911489B2 (ja) | カラー画像処理装置 | |
| JP3185376B2 (ja) | 画像読取装置 | |
| JP2942199B2 (ja) | 画像処理方法 | |
| JPS63309455A (ja) | 画像処理方法 | |
| JPS63310269A (ja) | 画像処理方法 | |
| JPH041771A (ja) | 複写機 | |
| JP3320113B2 (ja) | 画像形成装置 | |
| JP2022174843A (ja) | 読取装置、方法及びプログラム | |
| JP2000307810A (ja) | 画像読取装置、画像読取方法、及び記憶媒体 | |
| JPH0638021A (ja) | カラー画像処理装置 | |
| JPS63309458A (ja) | 画像処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |