JP7391626B2

JP7391626B2 - 画像読取装置

Info

Publication number: JP7391626B2
Application number: JP2019210865A
Authority: JP
Inventors: 和寛冨樫
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2019-11-21
Filing date: 2019-11-21
Publication date: 2023-12-05
Anticipated expiration: 2039-11-21
Also published as: JP2021083011A

Description

本発明は、原稿の画像を読み取る画像読取装置に関する。

複合機などに使用される画像読み取り装置では、画像読み取りを行う手段としてコンタクトイメージセンサ（以下ＣＩＳ）や縮小光学系の各種部品をひとつのユニットに仕立てた１ＢＯＸ光学系が使用することが多い。

いずれもラインセンサを有していて、原稿に光を照射した際の拡散光を受光蓄積して、アナログ画像信号として出力している。アナログ画像信号はＡＤ変換されてデジタル画像信号になり、後段の画像処理部にて様々な画像処理が施される。

ＡＤ変換器はラインセンサを実装した回路基板に搭載することが多い。こういった構成ではデジタル画像信号をシングルエンド形式で後段に伝送しようとすると、デジタル画像信号の波形品質や放射ノイズの面で不利になる。そこで、複数のデジタル画像信号をシリアル化して、高データレート化し、それを低電圧差動信号（ＬＶＤＳ）に変換して後段に伝送する手法を採用することがある。そういった用途のために、ラインセンサが出力するアナログ画像信号をサンプルホールドし、ゲイン処理やオフセット補正などのアナログ信号処理、ＡＤ変換処理をし、デジタル画像信号をパラレルシリアル変換してＬＶＤＳ出力するアナログフロントエンドＩＣ（以下ＡＦＥ）がよく使用されている。

ＣＩＳや１ＢＯＸ光学系から後段の画像処理部への信号伝送には、ＣＩＳや１ＢＯＸ光学系が読み取り装置内を副走査方向に往復移動するので、摺動性がよく、軽量なフレキシブルフラットケーブル（以下ＦＦＣ）が使用されることが多い。

しかしながら、画像読み取りを行うべくＣＩＳ、１ＢＯＸ光学系を何度も副走査方向に往復移動させると、摺動が大きい箇所に何かしらの理由でＦＦＣにキズ、折り目などがあった場合には、物理的なストレスが生じる。その結果、徐々に機械的な劣化が進行し、最終的にはＦＦＣ内部の導体が破断してしまうことがある。断線が画像信号伝送ラインに生じた場合には、画像信号が後段に正しく伝送されなくなるので、読み取った画像データに画像異常が生じてしまう。

このような画像信号の伝送不良を検出する方法として、特許文献１に記載された画像読み取り装置がある。

特許文献１の画像読取装置では、従来、ＡＦＥの後段に個別に設けていたテストパターン生成回路を、ＡＦＥに内蔵することを提案している。テストパターンとはＡＦＥから後段の画像処理部に対して正常に画像信号が伝送されているがチェックするための信号である。ラインセンサで読み取った画像信号に代えて、主走査方向階調パターンデータや全固定値データ、格子パターンなどを選択して出力できるようにしている。こういったテストパターンを後段の画像処理部で取り込んで、それがテストパターンと合っているかどうかをチェックするとしている。

これを使用する場面としては、画像読み取り装置が故障した際の故障検出、異常画像が発生した際の解析用であり、故障検出や解析の精度の向上が期待できるとしている。また、ＡＦＥの部品単体としての検査にも使用でき、ＡＦＥの部品単体の検査精度の向上が見込めるとしている。

特開２００８－０３５２９５号公報

画像読み取り装置が故障した場合や異常画像が発生した場合にテストパターンによる検査を実施するとしているが、原稿画像を読み取る直前に不良状態を検出できることが望ましい。そうでないと、コピー出力として異常画像をさらしてしまうし、コピー紙やトナー、インクも無駄になってしまう。上記課題に鑑み、本発明は、原稿の画像を読み取る前に、フレキシブルフラットケーブルの異常を高精度に検知することを目的とする。

上記課題を解決するために、本発明にかかる画像読取装置は、
原稿の画像を読み取る読取部であって、前記原稿の画像を読み取る指示が入力されると、前記原稿の画像を読み取る前に所定のパターンの信号を出力する読取部と、
前記読取部の読取結果を示す画像データを送信するフレキシブルフラットケーブルであって、前記画像データが伝送される伝送経路を用いて前記所定のパターンの信号を送信するフレキシブルフラットケーブルと、
基準白板と、
前記読取部が前記基準白板を読み取ることにより得られ且つ前記フレキシブルフラットケーブルを介して送信されてきた複数ライン分の画像データを加算して格納するメモリであって、前記読取部から前記フレキシブルフラットケーブルを介して送信されてきた複数ライン分の前記所定のパターンの信号を加算して格納するメモリと、
前記メモリに格納された前記複数ライン分の画像データが加算された値に基づいて生成されたシェーディング補正値を用いて、前記読取部が前記原稿を読み取ることにより得られ且つ前記フレキシブルフラットケーブルを介して送信されてきた画像データに対してシェーディング補正を行う補正手段と、
前記メモリに格納された前記所定のパターンの信号が加算された値に基づいて、前記フレキシブルフラットケーブルが異常であるか否かを決定する決定手段と、
を有することを特徴とする。

本発明によれば、原稿の画像を読み取る前に、フレキシブルフラットケーブルの異常を高精度に検知することができる。

本発明の実施形態に係る原稿読み取り装置を説明する図本発明の原稿読み取り装置のブロック図本発明のフローチャート本発明の第１の実施例を説明するフロー図本発明の第２の実施例を説明するフロー図

以下に図面を参照して、本発明の好適な実施の形態を説明する。

〔第１実施形態〕
図１は本発明の実施形態に係る原稿読み取り装置である。１００は原稿搬送装置である。１０１は原稿束を置く原稿トレイ、１１６は原稿トレイ１０１上に原稿がおかれているかどうかを検知するための原稿載置センサである。原稿トレイ１０１上に原稿がセットされ、原稿載置センサ１１６により原稿が原稿トレイ１０１にセットされたことが検知され、ユーザーにより原稿読み取り開始が指示されると、原稿トレイ１０１上の原稿の搬送が開始される。

１０２はピックアップローラーであり、原稿トレイ１０１上の原稿束の上面の原稿に接するように図中矢印の方向に下降する。その後、ピックアップローラー１０２を回転させることにより、原稿をピックアップし、後述する分離ローラー１０３に向けて搬送していく。

１０３は分離ローラーである。分離ローラー１０３の回転を開始し、ピックアップローラー１０２により搬送されてきた原稿を１枚ずつ原稿搬送パス内に引き込んでいく。１０４はレジローラーである。搬送されてきた原稿はレジローラー１０４に当接され、原稿にループが形成される。ループ形成により、原稿先端をレジローラー１０４と平行にそろえて、原稿の傾きを補正するようになっている。１０５はレジセンサであり、レジローラー１０４近傍に配置されている。原稿がレジセンサ１０５で検知されると、原稿にループを形成させるだけの時間が経過した後、レジローラーの回転が開始され、原稿はレジローラー１０４を通過する。

１０６はリードローラーである。原稿はレジローラー１０４で搬送されてリードローラー１０６に達する。リードローラー１０６は原稿を所定の読み取り速度で搬送すべく回転しており、原稿はリードローラー１０６によって原稿読み取り位置に搬送されていく。１０７はリードセンサであり、リードローラー１０６近傍に配置されている。

リードセンサ１０７は原稿の読み取り開始タイミングを生成するためのセンサである。原稿がリードセンサ１０７に達したことを検知し、検知したタイミングから所定時間後に原稿読み取り開始がなされるように制御される。

１１１は後述する原稿台ガラスに載置された原稿を読み取る原稿読み取り装置である。１１２ａは原稿を読み取る原稿読み取りユニットである。原稿読み取りに必要なラインセンサ、反射ミラー、結像レンズ、光源を内蔵した一体型のユニットである。１１３は原稿台ガラスであり、原稿台読み取りを行う際に原稿を載置するためのものである。原稿読み取りユニット１１２ａは原稿読み取り装置内をモーター（図示せず）の駆動により図中の矢印の方向に移動し、原稿台ガラス１１３上の原稿を読み取るようになっている。１１４ａは基準白板であり、原稿台ガラス１１３に貼り付けられていており、シェーディング補正係数を生成するために読み取られるものである。

１１５ａは流し読みガラスである。原稿搬送装置１００により搬送されてきた原稿が流し読みガラス１１５ａ上を通過する際に、停止状態にある原稿読み取りユニット１１２ａで原稿を読み取る。いわゆる原稿流し読みを行う。

原稿搬送装置１００内にも原稿読み取りユニット１１２ｂが設けられている。原稿読み取りユニット１１２ｂの周辺には原稿読み取り装置１１１の構成と同様に基準白板１１４ｂ、流し読みガラス１１５ｂが配置されていて、搬送されてきた原稿を流し読みガラス１１５ｂ上を通過する際に光源で照明し、原稿を読み取る。原稿読み取りユニット１１２ａは原稿の一方の面（表面とする）を読み取り、１１２ｂでは原稿のもう一方の面（裏面とする）を読み取る両面同時読み取り構成である。

１０８は排紙ローラー、１０９は排紙トレイである。原稿読み取りユニット１１２ａ．１１２ｂで読み取られた原稿は排紙ローラー１０８により搬送され、排紙トレイ１０８上に排紙される。なお、ピックアップローラー１０２、分離ローラー１０３、レジローラー１０４、排紙ローラー１０８は図示しないモーターにより駆動させている。

原稿読み取りユニット１１２ａ、１１２ｂは後述するメイン制御基板と電気的に接続されていて、原稿読み取り装置１１１側の読み取りユニット１１２ａは機内を往復移動するため、前にも述べたように摺動性がよく、軽量なＦＦＣを使用して接続される。原稿搬送装置１００の読み取りユニット１１２ｂは移動することはなく、機内に固定するように取り付けられるが、機内はい回しが容易で扱いやすいので、こちらについてもＦＦＣを使用するケースがある。

原稿の読み取り開始が指示されると、原稿読み取り装置１１１の原稿読み取りユニット１１２ａは基準白板１１４ａを読み取るべく、基準白板１１４下方に移動する。原稿照明用光源を点灯し、基準白板１１４ａを照射して基準白板１１４ｂを読み取り、シェーディング補正係数を生成する。その後、原稿読み取りユニット１１２ａは流し読みガラス１１５ａの下に移動させられる。原稿搬送装置１００の原稿読み取りユニット１１２ｂも同様に、基準白板１１４ｂを読み取り、シェーディング補正係数を生成する。その後、搬送されてくる原稿を１１２ａと１１２ｂの両原稿読み取りユニットで読み取って、先に生成しておいたシェーディング補正係数を使用して画像データに対してシェーディング補正処理を施され、後段のプリンタ装置などに送られる。

図２は図１で説明した原稿読み取りユニット１１２ａ、それを制御するメイン制御部２１３の構成を示すブロック図である。原稿搬送装置１００側の原稿読み取りユニット１１２ｂのブロック図は１１２ａと同じ構成なので、１１２ａの方だけを記載し、１１２ｂについては省略する。

２０１ａはラインセンサ（光電変換手段）であり、原稿を照明して得られる原稿拡散光を受光、蓄積し、アナログ画像信号として出力する。２０２ａはラインセンサ２０１ａ用のアナログ処理手段としてのアナログフロントエンドＩＣ（以下ＡＦＥ）であり、サンプルホールド回路２０３ａ（以下Ｓ／Ｈ回路）を搭載し、ラインセンサ２０１ａが出力するアナログ画像信号をサンプルホールドする。２０４ａはＡＤ変換器であり、Ｓ／Ｈ回路が出力するアナログ画像信号をデジタル画像信号に変換する。

２０５ａはテスト用デジタル画像信号としてのテストパターン信号を生成するテストパターン生成回路であり、画像信号伝送経路の健全性を検査する際に使用するものである。画像信号の信号輝度値（出力コード値）を増加させていくインクリメントパターンや輝度値一定の固定パターンといったテスト用の画像信号を生成することができる。

２０６ａは切り替え回路である。ＡＤ変換器２０４ａの出力とテストパターン生成回路２０５ａの出力のうち一方を選択して、出力する回路である。原稿画像読み取り時にはＡＤ変換器２０４ａの出力を選択し、画像信号伝送経路の検査を行う場合にはテストパターン生成回路２０５ａの出力を選択するようにする。

図３は切り替え回路２０６ａが出力する信号の例を示したものである。（ａ）はＡＤ変換器２０４ａ出力を選択し、基準白板１１４ａを照明した際のラインセンサ２０１ａのデジタル信号出力である。（ｂ）はテストパターン生成回路２０５ａを選択し、テストパターンを出力した例である。縦軸は画像信号の輝度値（出力コード）、横軸は時間である。

（ａ）はＡＤ変換器２０４ａの出力を１０ｂｉｔ階調、輝度値０ｄから１０２３ｄまでを範囲として、ラインセンサ２０１ａの有効画像範囲全域を出力している例である。（ｂ）のテストパターンはインクリメントパターンを出力させたときの例であり、ＡＤ変換器２０４ａの出力と同じ１０ｂｉｔ階調で出力され、０ｄから１０２３ｄまでを１画素ごとに１ｄインクリメントし、（ａ）のラインセンサ出力有効画像範囲に対して、複数回繰り返してインクリメントパターンを出力するようになっている。切り替え回路２０６ａは図３（ａ）のラインセンサ２０１ａの画像信号と（ｂ）のテストパターンを切り替えて出力することができるようになっている。

２０７ａは画像信号送信回路であり、切り替え回路２０６ａが出力した画像信号を、前述したパラレル－シリアル変換処理し、ＬＶＤＳ形式の信号に変換して、ＡＦＥ２０２ａの後段にある画像処理部に送信すべく出力するものである。

２０９ａはタイミング信号生成回路である。ラインセンサ２０１ａに対してはラインセンサを読み取り動作させるための制御信号を生成し、出力する。Ｓ／Ｈ回路２０３ａをはじめとするＡＦＥ２０２ａ内の回路ブロックに対してはそれぞれを動作させるための制御信号を生成、出力している。

２１１ａはラインセンサ２０１ａに対して電源電圧を供給する電源回路である。２１０ａは電源回路２１１ａの動作を制御する電源制御回路であり、ＬレベルまたはＨレベルの信号を出力するポートである。Ｌ出力のとき、電源回路２１１ａは電源出力停止、Ｈ出力になると電源出力が開始されて、ラインセンサ２０１ａに電源電圧が供給されるようになる。

原稿読み取りジョブが投入されると、電源回路２１１ａによるラインセンサ２０１ａへの給電を開始し、タイミング信号生成回路２０９ａを開始して、ラインセンサ２０１ａ、ＡＦＥ２０２ａのＳ／Ｈ回路２０３等の回路に制御信号を供給する。

２０８ａは通信Ｉ／Ｆ回路である。ＡＦＥ２０２ａはＣＰＵ２１９と接続され、ＣＰＵ２１９と通信するようになっており、ＣＰＵ２１９からのコマンド信号を受信し、ラインセンサ２０１ａへの給電、制御信号の開始や停止、ＡＦＥ２０２ａ内の各種回路に対する制御信号の開始や停止が制御される。信号切り替え回路２０６ａに対しては原稿読み取り動作開始時に実施する出力信号の切り替えや、テストパターン生成回路２０５ａについてはテストパターンの種類の選択といった制御をするようになっている。

２１３はメイン制御部であり、原稿搬送装置１００及び原稿読み取り装置１１１の制御、画像処理を行う部分である。２１４は画像処理部であり、メイン制御部２１３内に配置されていて、原稿読み取りユニット１１２ａ、１１２ｂから送信されてくる画像信号に対してシェーディング補正処理など各種画像処理を施すものである。

画像処理部２１４内の２１５ａは画像信号受信回路であり、ＡＦＥ２０２ａ内の画像信号送信回路２０７ａが出力するＬＶＤＳ画像信号を受け取るための回路である。２１２ａは原稿読み取りユニット１１２ａとメイン制御部２０９を電気的に接続するＦＦＣなどのケーブルを表しており、画像信号送信回路２０７ａが出力する画像信号や、通信Ｉ／Ｆ回路２０８ａとＣＰＵ２１９の間の通信信号、ラインセンサ２０１ａやＡＦＥ２０２ａを動作させる電源電圧などをやりとりしている。

２１６ａはシェーディング補正部である。画像信号受信回路２１５ａが出力する画像信号に対して黒シェーディング補正処理、及び白シェーディング補正処理を行う画像処理回路である。

２１７ａは黒及び白シェーディング補正処理に使用するシェーディング補正係数を格納しておくシェーディングメモリである。白シェーディング補正はラインセンサ２０１ａで読み取った画像信号の１画素ごとにゲイン補正を行う処理であり、補正係数は１画素ごとに用意されている。その数はラインセンサ２０１ａの有効画素分、あるいは原稿の主走査最大読み取りサイズに対応する画素数分となり、シェーディングメモリ２１７ａはそれだけの補正係数を保持しておくだけの容量が用意されている。黒シェーディング補正処理の補正係数も同様である。

シェーディング補正部２１６ａはシェーディング補正係数を生成する機能も有しており、ラインセンサ２０１ａで読み取った画像信号をシェーディング補正係数として、シェーディングメモリ２１７ａに格納するようになっている。補正係数の算出には、ラインセンサ２０１ａのランダムノイズやショットノイズなど読み取り画像信号に含まれるノイズ成分を軽減すべく、ライン平均処理をしてシェーディング補正係数とすることが可能になっている。具体的には、シェーディングメモリ２１７ａは２のべき乗で設定されるライン数、例えば６４ライン分といった画像信号をライン加算して保持しておくことができるようになっていて、加算後にビットシフト演算により６４で除し、平均処理を行っている。

テストパターン生成回路２０５ａからテストパターンを出力し画像信号の伝送経路を検査する場合は、シェーディング補正部２１６ａのシェーディング補正係数生成機能の加算機能を使用して、テストパターン信号を複数ライン分加算して、それをシェーディングメモリ２１７ａに保持するように制御される。

画像処理部２１４はＣＰＵ２１９と接続されており、シェーディング補正部２１６ａはＣＰＵ２１９によってシェーディング補正処理の実施、シェーディング補正係数の生成が制御される。シェーディングメモリ２１７ａに対してはＣＰＵ２１９によってリードアクセスが可能なようになっており、シェーディングメモリ２１７ａに保持されているデータを参照できるようにもなっている。

画像伝送経路の検査を行う場合、保持していたテストパターン信号をＣＰＵ２１９によりリードアクセスし、正常にテストパターン信号が受信された場合に想定される信号値（以下、これを正解信号値ということにする）と一致しているかどうか判定する。例えば、テストパターン生成回路２０５ａが出力したテストパターンが図３（ｂ）で示したインクリメントパターンだとした場合、インクリメントパターンの信号値に加算ライン数を乗じた値を正解信号値とし、これとシェーディングメモリ２１７ａに保持した信号値がすべて一致していることを確認する作業を実施する。

シェーディング補正部２１６ａでシェーディング補正処理を施された画像信号は後段のフィルタ処理部２１８ａによってスムージング処理をしたり、種々の画像処理がなされ、後段の画像処理部に送られる。

なお、図３では画像信号受信回路２１５ａ、シェーディング補正回路２１６ａ、シェーディングメモリ２１７ａといった画像処理回路は原稿搬送装置１００の原稿読み取りユニット１１２ｂ用にも用意されている。原稿読み取りユニット１１２ａ用の構成と同じなので、ブロック図の記載は省略している。

図４は本発明のフロー図であり、原稿読み取りジョブが投入された直後に、テストパターンを使用した画像信号伝送経路の検査を実施する際の制御ステップについて示したものである。

Ｓ４００は原稿読み取りユニット１１２ａ内のＡＦＥ２０２ａの動作を開始するステップである。原稿トレイ１０１に原稿がセットされ、あるいは原稿台ガラス１１３上に原稿が置かれ、操作部を介してジョブ設定がなされ、開始ボタンが押下されると、ＣＰＵ２１９はＡＦＥ２０２ａを動作状態にすべく、タイミング信号生成回路２０９ａの動作を開始させる。ＡＦＥ２０２ａは動作状態となるが、ラインセンサ２０１ａはまだ動作状態にはないので、ＡＤ変換器２０４ａからは無効な画像信号が出力されている状態となる。

Ｓ４０１はラインセンサ２０１ａに対して電源供給を開始するステップである。電源制御回路２１０ａの出力をＬレベルからＨレベルに切り替え、電源回路２１１ａからラインセンサ２０１ａ用電源電圧出力を開始させ、ラインセンサ２０１ａに対して電源を供給する。

Ｓ４０２はラインセンサ２０１ａを読み取り動作状態にすべく制御信号の供給を開始するステップである。Ｓ４０１でのラインセンサ２０１ａへの給電電圧が安定したら、タイミング信号生成回路２０９ａからラインセンサ２０１ａに制御信号を供給し、読み取り動作状態にする。

Ｓ４０３は切り替え回路２０６ａをテストパターン生成回路出力に切り替えるステップであり、本ステップよりテストパターン信号を使用した画像信号伝送経路の検査のフローとなる。テストパターンを何種類か出力させることができる場合には、本ステップで所望のパターンを出力するように設定してもいい。

Ｓ４０４はテストパターン信号をシェーディング補正部２１６ａにてライン加算処理するステップである。画像信号受信回路２１５ａで受信されたテストパターン信号はシェーディング補正部２１６ａに送られ、設定したライン数、例えば６４ライン分加算処理され、シェーディングメモリ２１７ａに保持される。なお、本ステップの目的はテストパターン信号をシェーディングメモリ２１７ａに格納することであり、加算ライン数は６４に限定されるものではないし、加算ライン数設定を１として、平均処理なしとしてもいい。

Ｓ４０５はシェーディングメモリ２１７ａのアクセス設定をＣＰＵ２１９がアクセスするモードに切り替えるステップである。前ステップのＳ４０４ではシェーディングメモリ２１７ａにはシェーディング補正部２１６ａがアクセス可能になっていて、加算結果の格納といった処理をしていたが、本ステップではＣＰＵ２１９がシェーディングメモリ２１７ａにリードアクセスし、格納したテストパターン信号のデータ値を読み出すことができるようにしている。

Ｓ４０６はＳ４０５でシェーディングメモリ２１７ａから読み出したテストパターン信号のデータ値と正解信号値とを１画素ずつ比較し、不一致があるかどうかチェックするステップである。不一致あり（Ｙｅｓ）と判定された場合は、Ｓ４０７に移行する。不一致なし（Ｎｏ）と判定された場合は、画像信号の伝送経路や部品が健全な状態であると判断し、Ｓ４０８に移行する。

Ｓ４０７はエラー処理を行うステップである。ＦＦＣ２１２ａなどの画像信号伝送経路や部品に不具合が発生している状態だと判断し、操作部上（図示せず）に、ユーザーに対してはジョブを開始できない旨のメッセージ、サービスマン向けにエラーコード等を表示し、原稿読み取りジョブを終了する。

Ｓ４０８は切り替え回路２０６ａをＡＤ変換器２０４ａの出力に切り替えるステップである。原稿の読み取り作業に移るべく、ＡＤ変換器２０４ａの画像信号を出力するように切り替える。Ｓ４０８より前のステップがテストパターン信号を使用した画像信号伝送経路の検査であり、これ以降のステップは原稿画像を取得するステップとなり、シェーディング補正係数の生成処理が行われる。

Ｓ４０９はシェーディングメモリ２１７ａのアクセス設定を、ＣＰＵ２１９からシェーディング補正部２１６ａに変更するステップである。次ステップ以降で実施される黒・白シェーディング補正係数の生成、及びシェーディング補正処理の実行ではシェーディング補正部２１６ａがシェーディングメモリ２１７ａにアクセスするため、ここで切り替える。

Ｓ４１０は黒シェーディング補正係数を生成するステップである。原稿を照明する光源を消灯させた状態でのＡＤ変換器２０４ａ出力をシェーディング補正部２１６ａにて所定ライン分加算平均し、それを黒シェーディング補正係数としてシェーディングメモリ２１７ａに格納する。

Ｓ４１１は光源を点灯するステップである。次ステップの白シェーディング補正係数生成のため、基準白板１１４ａを読み取るべく光源を点灯し、基準白板１１４ａを照明する。

Ｓ４１２は白シェーディング補正係数を生成するステップである。基準白板１１４ａを読み取った際のＡＤ変換器２０４ａ出力を受信し、Ｓ４０９と同様の要領で白シェーディング補正係数を生成する。

Ｓ４１３はシェーディング補正処理を開始するステップである。ＡＤ変換器２０４ａ出力を受信した画像信号受信回路２１５ａの画像信号出力に対して、生成しておいた黒・白シェーディング補正係数を使用して、シェーディング補正処理を行う。シェーディング補正処理を開始したら、原稿搬送装置１００による原稿搬送を開始し、あるいは原稿読み取りユニット１１２ａを副走査方向に移動させて、ラインセンサ２０１ａで原稿を受光した画像信号に対してシェーディング補正を行い、画像データを生成する。

図４では原稿読み取り装置１１１の読み取りユニット１１２ａについての制御のみを説明したが、原稿搬送装置１００の原稿読み取りユニット１１２ｂについても同じ制御フローで画像信号伝送経路の検査が可能である。両面同時読み取りを実施する場合は図４のフローを原稿読み取りユニット１１２ａ、１１２ｂについてそれぞれ実施すればよい。

以上説明したように、画像信号伝送経路をはじめ部品等が健全であると判定されているので、シェーディング補正係数生成時や原稿読み取り時には画像信号に不具合が生じておらず、画像不良のない画像読み取りが期待され、装置の信頼性向上につながる。

また、本実施例ではテストパターン信号を使用した画像信号伝送経路の検査をＳ４０２のラインセンサ２０１ａ電源投入開始、Ｓ４０３のラインセンサ２０１ａへの制御信号開始の後に実施するようにする。これは電源電圧の立ち上がりと安定待ち、ラインセンサ２０１ａ動作開始後の画像信号出力安定待ちの時間で検査を開始、実施することを狙ったものである。その結果、シェーディング補正係数の算出、原稿読み取りに至るまでを早めることができ、ジョブ投入からジョブ開始までの時間が短くなって、ユーザービリティの改善につながる。

さらに、検査に際して、テストパターン信号をシェーディング補正部２１６ａのシェーディング補正係数生成機能を使用してシェーディングメモリ２１７ａに取り込む。この結果、テストパターン信号を主走査方向については全域、副走査方向については加算し、検査対象となるテストパターン信号を画素数多く確保でき、検査精度の向上を図ることができる。

図５は本発明に係る第２の実施例を示すフローである。図４で説明したフローはジョブ開始時のラインセンサ２０１ａへの給電電圧、画像信号出力安定待ちの時間を利用して、テストパターン信号による画像信号伝送経路の検査を実施していたが、図５はジョブ終了時に検査を実施するようにした制御フローである。

ジョブ終了後と次ジョブの開始時の間に、画像信号伝送経路に不具合を生じさせるような動作や操作、例えば、原稿読み取りユニット１１２ａの副走査方向の移動がなければ、ＦＦＣ２１２ａも摺動することはない。断線するような懸念がないといった場合には、ジョブ終了時に検査を実施しておくことで、次ジョブ開始時に画像信号の伝送に関して不具合が生じないことを担保できるとの考えのもと、ジョブ終了時に検査を実施するようにしたものである。

図５のフローは原稿搬送装置１００により原稿を搬送し、原稿流し読みジョブを行っている最中を開始点としている。Ｓ５００は原稿を読み取るステップであり、流し読みガラス１１５ａ、あるいは１１５ｂの上を通過する原稿を読み取る。

Ｓ５０１は読み取るべき次原稿があるかどうか確認するステップである。原稿載置検知センサ１１６、あるいは原稿搬送装置１００の搬送パス内にある通紙センサ（図示せず）の検知信号出力から次原稿があるかどうか判定する。次原稿あり（Ｙｅｓ）と判定された場合には、原稿搬送を継続し、原稿読み取りを行うべく、Ｓ５００に移行する。次原稿なし（Ｎｏ）と判定された場合にはＳ５０２に移行する。

Ｓ５０２は原稿読み取りユニット１１２ａを待機位置に移動させるステップである。待機位置とは次の原稿読み取りジョブが開始されるまで原稿読み取りユニット１１２ａが待機している位置であり、ジョブ開始時の位置でもある。シェーディング補正係数生成を行うため、基準白板１１４ａを読み取る可能な位置に設定されることが多い。Ｓ５０１で読み取るべき原稿がないと判定されたので、読み取りジョブを終了すべく、流し読みガラス１１５ａ上の原稿を読み取る位置から待機位置へ原稿読み取りユニット１１２ａ移動させる。原稿搬送装置１００側の原稿読み取りユニット１１２ｂは流し読み専用であり、移動はなく、固定されているので、本ステップは実施されない。

Ｓ５０３は切り替え回路２０６ａをテストパターン生成回路２０５ａ出力に切り替えるステップである。このステップ以前は原稿を読み取っており、切り替え回路２０６ａはＡＤ変換器２０４ａ出力が選択されていた。次ステップでテストパターンによる検査を実施すべく、テストパターン生成回路２０５ａの出力に切り替える。

Ｓ５０４はテストパターン信号をシェーディング補正部２１６ａにてライン加算処理するステップであり、Ｓ５０５はシェーディングメモリ２１７ａのアクセス設定を、ＣＰＵ２１９がアクセスするモードに切り替えるステップである。Ｓ５０６はシェーディングメモリ２１７ａから読み出したテストパターン信号のデータ値と正解信号値と比較し、不一致があるかどうかチェックするステップである。不一致あり（Ｙｅｓ）の場合はＳ５０７へ移行し、エラー処理を実施後、Ｓ５０８に移行する。不一致なし（Ｎｏ）と判定された場合もＳ５０８へ移行する。なお、Ｓ５０４からＳ５０７までのステップは図４で説明したＳ４０４からＳ４０７と同じ制御なので、説明は省略する。

Ｓ５０８はラインセンサ２０１ａに供給していた動作制御用の信号を停止するステップであり、タイミング信号生成回路２０９ａが生成し、出力していた制御信号を停止する。

Ｓ５０９はラインセンサ２０１ａに供給していた電源電圧を停止するステップである。電源制御回路２１０ａの出力をＨレベルからＬレベルに切り替え、電源回路２１１ａのラインセンサ２０１ａ用電源電圧出力を停止させる。

Ｓ５１０はＡＦＥ２０２ａを停止するステップである。タイミング信号生成回路２０９ａが生成し、出力していたＡＦＥ用の制御信号を停止する。ラインセンサ２０１ａ、ＡＦＥ２０２ａの動作を停止し、原稿読み取りジョブ終了となる。

以上説明したように、原稿読み取りジョブを終了する直前のＡＦＥ２０２ａが動作している状態のときに、テストパターン信号による画像信号伝送経路の検査を行うようにした。その結果、ジョブ開始時に検査する必要がなくなり、ジョブ投入からジョブ開始までの時間が短くなって、ユーザービリティの改善につながる。

なお、図４のフローでは原稿搬送装置１００を使用した原稿流し読みを例に説明したが、原稿読み取り装置１１１での原稿台ガラス１１３を使用した読み取りにも適用可能である。

１００原稿搬送装置
１０１原稿トレイ
１０２ピックアップローラー
１０３分離ローラー
１０４レジローラー
１０５レジセンサ
１０６リードローラー
１０７リードセンサ
１０８排紙ローラー
１０９排紙トレイ
１１１原稿読み取り装置
１１２ａ、１１２ｂ原稿読み取りユニット
１１３原稿台ガラス
１１４ａ、１１４ｂ基準白板
１１５ａ、１１５ｂ流し読みガラス
１１６原稿載置検知センサ
２０１ａラインセンサ
２０２ａアナログフロントエンドＩＣ
２０３ａサンプルホールド回路（Ｓ／Ｈ回路）
２０４ａＡＤ変換器
２０５ａテストパターン生成回路
２０６ａ切り替え回路
２０７ａ画像信号送信回路
２０８ａ通信Ｉ／Ｆ回路
２０９ａタイミング信号生成回路
２１０ａ電源制御出力ポート
２１１ａラインセンサ用電源回路
２１２ａフレキシブルフラットケーブル（ＦＦＣ）
２１３メイン制御部
２１４画像処理部
２１５ａ画像信号受信回路
２１６ａシェーディング補正部
２１７ａシェーディングメモリ
２１８ａフィルタ処理部
２１９ＣＰＵ

Claims

原稿の画像を読み取る読取部であって、前記原稿の画像を読み取る指示が入力されると、前記原稿の画像を読み取る前に所定のパターンの信号を出力する読取部と、
前記読取部の読取結果を示す画像データを送信するフレキシブルフラットケーブルであって、前記画像データが伝送される伝送経路を用いて前記所定のパターンの信号を送信するフレキシブルフラットケーブルと、
基準白板と、
前記読取部が前記基準白板を読み取ることにより得られ且つ前記フレキシブルフラットケーブルを介して送信されてきた複数ライン分の画像データを加算して格納するメモリであって、前記読取部から前記フレキシブルフラットケーブルを介して送信されてきた複数ライン分の前記所定のパターンの信号を加算して格納するメモリと、
前記メモリに格納された前記複数ライン分の画像データが加算された値に基づいて生成されたシェーディング補正値を用いて、前記読取部が前記原稿を読み取ることにより得られ且つ前記フレキシブルフラットケーブルを介して送信されてきた画像データに対してシェーディング補正を行う補正手段と、
前記メモリに格納された前記所定のパターンの信号が加算された値に基づいて、前記フレキシブルフラットケーブルが異常であるか否かを決定する決定手段と、
を有することを特徴とする画像読取装置。
前記決定手段は、前記フレキシブルフラットケーブルを介して送信されてくる前記所定のパターンの信号のラインの数を前記読取部から出力されるべき前記所定のパターンの信号に乗算した値と、前記メモリに格納された前記所定のパターンの信号が加算された値と、を比較することにより、前記フレキシブルフラットケーブルが異常であるか否かを決定することを特徴とする請求項１に記載の画像読取装置。
前記読取部が前記基準白板を読み取ることにより得られ且つ前記フレキシブルフラットケーブルを介して送信されてきた画像データのラインの数は、前記フレキシブルフラットケーブルを介して送信されてくる前記所定のパターンの信号のラインの数と同じ数であることを特徴とする請求項１又は２に記載の画像読取装置。