JP2002027182A - 電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 接続手段に対する接続ケーブルの接続状態に
異常がある可能性を検知することが可能な電子機器を提
供する。 【解決手段】 接続手段の信号線のライン両端近傍にシ
リアル通信に使用する信号線を位置させ、このシリアル
通信に使用する信号線を使用したシリアル通信が正常に
行われているか否かを判断するだけで（Ｓ３）、接続手
段に対する接続ケーブルの接続状態に異常がある可能性
を検知する。これにより、接続手段に対する接続ケーブ
ルの接続状態が異常である可能性があるか否かを検知す
るための信号線を特に増やすことなく、接続手段に対す
る接続ケーブルの接続状態に異常がある可能性を検知す
ることができる。また、接続ケーブルの接続状態が異常
である可能性があるものと判断された場合にはその旨を
報知することにより（Ｓ８）、不具合解析時間の短縮化
を図ることができるので、故障箇所の特定がしやすく、
短時間で修理を済ませることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージスキャ
ナ、複写機、ファクシミリ装置等の電子機器に関する。

【０００２】

【従来の技術】一般に、画像読取装置であるイメージス
キャナにおいては、ＣＣＤ(Charge Coupled Device)及
びこのＣＣＤから出力された画像データに各種の画像処
理を施す回路を実装した基板と、ＣＰＵ（Central Proc
essing Unit）を実装して画像読取装置の動作を制御す
る基板とが、シリアル接続されている場合が多い。

【０００３】また、近年においては、装置の小型化に伴
って、基板間を接続するための接続手段であるコネクタ
やその接続ケーブルも小型のものが使用されるようにな
っている。特に、ＦＦＣ（Flexible Flat Cable）は配
線密度が高く、スペースを有効に活用できることから、
基板間の接続に多く使用されている。

【０００４】

【発明が解決しようとする課題】ところで、基板間の接
続にＦＦＣを使用した場合には、基板のコネクタに対す
るＦＦＣの斜め挿しが発生することがある。ここで、図
１２はコネクタ１０１に対してＦＦＣ１００が斜め挿し
された状態の一例を示す説明図である。図１２に示すよ
うに、ＦＦＣ１００がコネクタ１０１に対して斜め挿し
された場合には、コネクタ１０１の端子（図示せず）に
未接続なＦＦＣ１００の端子１０２（図中ａで示す部
分）が発生し、基板間において必要な信号が接続されな
いという問題が発生する。図１２に示すように、このよ
うな未接続となるのは斜め挿しされたＦＦＣ１００の端
子１０２の左右のどちらか一方の端部側であり、未接続
となった信号線に依存する信号の基板間でのやり取りは
正常に行われない。そして、例えばイメージスキャナ等
においては、このように基板間において必要な信号が接
続されない場合には、異常画像が発生してしまうことに
なる。

【０００５】加えて、ＦＦＣ１００がコネクタ１０１に
対して斜め挿しされた場合には、ＦＦＣ１００の隣接す
る端子１０２同士（図中ｂで示す部分）がショートする
ことがあり、この場合にも基板間での信号のやり取りは
正常に行われない。特に、電源ラインと他のラインとが
ショートした場合には、装置に重大なダメージを与えて
しまうことがある。

【０００６】このようなコネクタ１０１に対するＦＦＣ
１００の斜め挿しが発生してしまう要因としては、ＦＦ
Ｃ１００をコネクタ１０１に挿し込んだ場合のクリック
感が乏しく、また、省スペース化を図る観点からＦＦＣ
１００を狭い場所に実装することが多いためにＦＦＣ１
００がコネクタ１０１に対して奥まで平行に挿し込まれ
ているか否かの確認が困難であるということに起因する
ものと考えられる。

【０００７】本発明の目的は、接続手段に対する接続ケ
ーブルの接続状態に異常がある可能性を検知することが
可能な電子機器を提供することである。

【０００８】

【課題を解決するための手段】請求項１記載の発明は、
複数の信号線を略ライン状に配列して各信号線を相互に
接続する第一の接続手段を有する第一基板と、一端が前
記第一基板の前記第一の接続手段に挿し込まれる接続ケ
ーブルと、前記第一の接続手段と同様の構成の第二の接
続手段を有して前記接続ケーブルの他端が挿し込まれる
ことにより前記第一基板の各信号線との接続が可能な第
二基板と、を備える電子機器において、前記各接続手段
に対する前記接続ケーブルの接続状態に異常がある可能
性を検知し、その旨を報知するようにした。

【０００９】したがって、接続ケーブルの接続状態が異
常である可能性が検知された場合にはその旨が報知され
ることにより、不具合解析時間の短縮化が図られるの
で、サービスマンによる修理の際には、故障箇所の特定
がしやすく、短時間で修理を済ませることが可能にな
る。

【００１０】請求項２記載の発明は、シリアル通信に使
用する信号線を含む複数の信号線を略ライン状に配列し
て各信号線を相互に接続する第一の接続手段を有する第
一基板と、一端が前記第一基板の前記第一の接続手段に
挿し込まれる接続ケーブルと、前記第一の接続手段と同
様の構成の第二の接続手段を有して前記接続ケーブルの
他端が挿し込まれることにより前記第一基板の各信号線
との接続が可能な第二基板と、を備える電子機器におい
て、前記各接続手段における各信号線の配列をライン両
端近傍に前記シリアル通信に使用する信号線を位置させ
た配列とし、前記第一基板と前記第二基板との間で前記
シリアル通信に使用する信号線を使用したシリアル通信
が正常に行われているか否かを判断する通信状態判断手
段と、この通信状態判断手段によってシリアル通信が正
常に行われていないと判断された場合、前記各接続手段
に対する前記接続ケーブルの接続状態が異常である可能
性がある旨を報知する報知手段と、を備える。

【００１１】したがって、接続手段の信号線のライン両
端近傍にシリアル通信に使用する信号線を位置させ、こ
のシリアル通信に使用する信号線を使用したシリアル通
信が正常に行われているか否かを判断するだけで、接続
手段に対する接続ケーブルの接続状態に異常がある可能
性を検知することが可能になる。これにより、接続手段
に対する接続ケーブルの接続状態が異常である可能性が
あるか否かを検知するための信号線を特に増やすことな
く、接続手段に対する接続ケーブルの接続状態に異常が
ある可能性を検知することが可能になる。また、接続ケ
ーブルの接続状態が異常である可能性があるものと判断
された場合にはその旨が報知されることにより、不具合
解析時間の短縮化が図られるので、サービスマンによる
修理の際には、故障箇所の特定がしやすく、短時間で修
理を済ませることが可能になる。

【００１２】請求項３記載の発明は、請求項２記載の電
子機器において、前記通信状態判断手段は、電源がオン
された後に所定のシリアル通信を実行する。

【００１３】したがって、接続手段に対する接続ケーブ
ルの接続状態に異常がある可能性を早期に発見すること
が可能になる。

【００１４】請求項４記載の発明は、請求項２または３
記載の電子機器において、前記シリアル通信に使用する
信号線には通信可能か否かを示唆するレベル信号を出力
可能な信号線が含まれており、前記通信状態判断手段
は、電源がオンされた後に通信可能であることを示唆す
るレベル信号が所定時間経過しても通信可能を示唆する
出力状態にならない場合に、シリアル通信が正常に行わ
れていないと判断する。

【００１５】したがって、通信可能か否かを示唆するレ
ベル信号を出力可能な信号線からの出力レベルが通信可
能を示唆する出力状態にならない場合には接続手段に対
する接続ケーブルの接続状態は異常である可能性がある
と判断され、通信可能か否かを示唆するレベル信号を出
力可能な信号線からの出力レベルが通信可能を示唆する
出力状態にあってもシリアル通信が正常に行われていな
い場合には、接続ケーブルの接続状態の異常ではなく通
信関連に異常があるものとして明確に区別することが可
能になる。

【００１６】請求項５記載の発明は、電源線を含む複数
の信号線を略ライン状に配列して各信号線を相互に接続
する第一の接続手段を有する第一基板と、一端が前記第
一基板の前記第一の接続手段に挿し込まれる接続ケーブ
ルと、前記第一の接続手段と同様の構成の第二の接続手
段を有して前記接続ケーブルの他端が挿し込まれること
により前記第一基板の各信号線との接続が可能な第二基
板と、を備える電子機器において、前記各接続手段にお
ける各信号線の配列を前記電源線の外側に接続検知用の
信号線を位置させた配列とし、前記接続検知用の信号線
からの出力レベルに基づいて前記各接続手段に対する前
記接続ケーブルの接続状態が正常であるか否かを判断す
る接続状態認識手段と、この接続状態認識手段によって
前記各接続手段に対する前記接続ケーブルの接続状態が
正常でないと判断された場合、前記各接続手段に対する
前記接続ケーブルの接続状態が異常である可能性がある
旨を報知する報知手段と、を備える。

【００１７】したがって、接続手段の電源線の外側に接
続検知用の信号線を位置させ、接続検知用の信号線から
の出力レベルに基づいて接続手段に対する接続ケーブル
の接続状態が正常であるか否かを判断するだけで、接続
手段に対する接続ケーブルの接続状態に異常がある可能
性を検知することが可能になる。これにより、接続手段
に対して接続ケーブルが斜め挿しされた場合に電源線と
隣の接続検知用の信号線とがショートすることによるダ
メージを最小にとどめることが可能になる。

【００１８】

【発明の実施の形態】本発明の第一の実施の形態を図１
ないし図７に基づいて説明する。本実施の形態は、電子
機器としてパーソナルコンピュータ等の外部装置に接続
されて使用される画像読取装置であるイメージスキャナ
に適用したものである。

【００１９】図１は、イメージスキャナ１の概略構成を
示す概念図である。このイメージスキャナ１の筐体２の
上面部には、原稿（図示せず）を載置するコンタクトガ
ラス３と、シェーディング補正用の白基準板４とが設け
られている。白基準板４は、シェーディング補正時の補
正データを得るため、主走査方向に設けられた均一濃度
のほぼ白色の部材である。

【００２０】また、コンタクトガラス３上には、原稿を
自動的に順に搬送する周知のＡＤＦ（Auto Document Fe
eder）５が筐体２に対して開閉自在に設けられている。
このＡＤＦ５は、コンタクトガラス３上に載置された原
稿が浮きあがらないように押える圧板としても機能す
る。

【００２１】なお、特に図示しないが、このイメージス
キャナ１には、ＡＤＦ５の開閉を検知する開閉センサ
や、ＡＤＦ５に原稿がセットされたことを検知する原稿
センサ等が設けられている。

【００２２】筐体２の内部であってコンタクトガラス３
の下方には、光源６、走査光学系である３枚のミラー
７，８，９、レンズ１０等が設けられている。光源６と
ミラー７，８，９は、図示しない第１および第２走行体
を形成し、モータ１２の駆動により、原稿の読取面と基
板Ａ上に設けられた光電変換素子であるＣＣＤ(ChargeC
oupled Device)１１との間の距離を一定に保ちながら副
走査方向に移動する。つまり、イメージスキャナ１は、
白基準板４やコンタクトガラス３の読取面に対してある
角度で光源６から光を照射し、その照射された光を白基
準板４または原稿で反射させ、その反射光を３枚のミラ
ー７，８，９およびレンズ１０を経由してＣＣＤ１１に
入射させることにより、画像を読み取る仕組みになって
いる。

【００２３】また、ＣＣＤ１１が設けられている第一基
板である基板Ａは、接続ケーブルであるＦＦＣ（Flexib
le Flat Cable）１３を介してＣＰＵ（Central Process
ingUnit）（図示せず）を実装してイメージスキャナ１
の動作を制御する第二基板である基板Ｂにシリアル接続
されており、基板Ａは基板Ｂにより制御されることにな
る。つまり、基板Ａおよび基板Ｂには、ＦＦＣ１３に対
応した接続手段であるコネクタ（図示せず）が設けられ
ている。また、基板Ｂには、ＣＰＵの他、制御プログラ
ムを格納するＲＯＭ（Read Only Memory）、プログラム
実行用のワークメモリとして機能するＲＡＭ（Random A
ccess Memory）、タイマ、カウンタ等（いずれも図示せ
ず）が備えられている。

【００２４】次に、イメージスキャナ１に内蔵された各
部の電気的な接続について図２を参照して説明する。図
２に示すように、原稿からの反射光を受光したＣＣＤ１
１は入射光量に対応した電圧をアナログ画像信号に変換
して出力する。なお、図２ではＣＣＤ１１からの出力は
１系統のみ記載してあるが、高速タイプのＣＣＤでは２
系統あるいは４系統の出力タイプも存在しており、これ
らのＣＣＤを用いるものであってもよい。

【００２５】ＣＣＤ１１から出力されたアナログ画像信
号は、サンプリング回路１４にてサンプルホールドさ
れ、リセットノイズ等の高周波成分が除去される。この
サンプリング回路１４の出力は、ゲインアンプ１５及び
オフセット設定部１６を介して、Ａ／Ｄコンバータ１７
へと送られる。なお、ゲインアンプ１５による増幅量
は、Ａ／Ｄコンバータ１７のダイナミックレンジを超え
ない範囲で効率良く使用できるように設定されている。
また、オフセット設定部１６のオフセット量は、光量０
の場合のＡ／Ｄコンバータ１７の出力が０を割りこまな
い様に設定される。この設定が大きいとＡ／Ｄコンバー
タ１７のダイナミックレンジを狭めてしまうので、必要
最小限にとどめるのが普通である。

【００２６】Ａ／Ｄコンバータ１７は、アナログ画像信
号を上限基準値、下限基準値に基づいて所定の分解能
（例えば８ｂｉｔ）でデジタル画像信号に変換する。こ
のＡ／Ｄコンバータ１７の精度を十分に発揮させるため
には、アナログ画像信号がＡ／Ｄコンバータ１７の上限
基準値と下限基準値の間を広く使って変化することが必
要である。そのため、ゲインアンプ１５での増幅量とオ
フセット設定部１６でのオフセット量とが、前述したよ
うに調整される。なお、これらの調整量は、タイミング
信号生成およびＩ／Ｆ部１８からＤ／Ａコンバータ２
６，２７を介して、ゲインアンプ１５、オフセット設定
部１６にそれぞれ与えられる。Ａ／Ｄコンバータ１７で
変換されたデジタル画像信号は、ドライバ２８を介して
基板Ｂに出力される。

【００２７】タイミング信号生成およびＩ／Ｆ部１８
は、基板Ｂとのインタフェースを司るとともに、各種タ
イミング信号の発生タイミングおよび動作モード等の設
定を内部レジスタに記憶し、上記設定に基づいてタイミ
ング信号の生成を行う。そして、タイミング信号生成お
よびＩ／Ｆ部１８から出力された駆動信号がドライバ１
９，２０を介してＣＣＤ１１，Ａ／Ｄコンバータ１７に
それぞれ与えられることにより、ＣＣＤ１１，Ａ／Ｄコ
ンバータ１７がそれぞれ駆動される。

【００２８】加えて、タイミング信号生成およびＩ／Ｆ
部１８には、電圧検出手段２１が接続されている。ここ
で、図３は電圧検出手段２１の構成を示す回路図であ
る。図３に示すように、電圧検出手段２１は、電源２
２、抵抗２３、ダイオード２４、コンデンサ２５を接続
した回路構成とされており、電源２２のオン時に抵抗２
３とコンデンサ２５とで決定される時定数で上昇する電
圧（Ｖｏ）が、タイミング信号生成およびＩ／Ｆ部１８
のリセット端子（図示せず）に入力されることになる。

【００２９】次に、ＦＦＣ１３について説明する。ここ
で、図４はＦＦＣ１３を示す平面図である。図４に示す
ように、基板Ａと基板Ｂとをシリアル接続するＦＦＣ１
３は、両端部に基板Ａ及び基板Ｂに設けられたコネクタ
と接触する電極面１３ａを有しており、各電極（端子）
１３ｂ間のピッチは０．５ｍｍ程度とされている。

【００３０】ここで、図５は基板Ａ／Ｂの信号線とコネ
クタのピン番号との対応を示す説明図である。図５に示
すように、本実施の形態の基板Ａ／Ｂのコネクタは、３
０ピン構成とされており、シリアル通信関連の信号線
は、２，３，２８，２９ピンというように、コネクタの
端部近傍にアサインしてある。なお、各々の意味合い
は、 “ＸＳＣＬＫ” ： シリアル通信するためのクロック “ＳＩＮ” ： 基板Ｂから基板Ａに対するデータ “ＳＯＵＴ” ： 基板Ａから基板Ｂに対するデータ “ＸＣＳ” ： シリアル通信用のチップセレクト
信号 である。なお、その他の信号については、本発明とは直
接的には関わりがないのでその説明は省略する。

【００３１】ここで、図６はシリアル通信関連の信号の
出力であって、（ａ）は基板Ｂから基板Ａに書き込みを
行う場合を示すタイミングチャート、（ｂ）は基板Ａか
ら基板Ｂが読み取りを行う場合を示すタイミングチャー
トである。図６（ａ）に示すように、基板Ｂから基板Ａ
に書き込みを行う場合には（ｗｒｉｔｅ動作）、“ＸＣ
Ｓ”をＬｏｗレベルにした後、“ＸＳＣＬＫ”に合わせ
て“ＳＩＮ”に基板Ａのタイミング生成およびＩ／Ｆ部
１８のアドレス（Ａ０〜Ａ３）と書き込みデータ（Ｄ０
〜Ｄ７）とを送信する。これにより、“ＸＳＣＬＫ”お
よび“ＳＩＮ”は、“ＸＣＳ”がＬｏｗレベルの間だけ
有効になり、指示されたアドレス（Ａ０〜Ａ３）にデー
タ（Ｄ０〜Ｄ７）が書き込まれることになる。

【００３２】一方、図６（ｂ）に示すように、基板Ａか
ら基板Ｂが読み取りを行う場合には（ｒｅａｄ動作）、
“ＸＣＳ”をＬｏｗレベルにした後、“ＸＳＣＬＫ”に
合わせて“ＳＩＮ”に基板Ａのタイミング生成およびＩ
／Ｆ部１８のアドレス（Ａ０〜Ａ３）を送信する。これ
により、“ＸＳＣＬＫ”および“ＳＩＮ”は、“ＸＣ
Ｓ”がＬｏｗレベルの間だけ有効になり、指示されたア
ドレス（Ａ０〜Ａ３）に対応した内容が“ＳＯＵＴ”か
ら出力され、基板Ｂ側でデータ（Ｄ０〜Ｄ７）を読み取
ることになる。

【００３３】なお、ＳＯＵＴ端子の出力は、電源２２の
オン直後にリセット端子電圧（Ｖｏ）が所定の電圧（Ｖ
ｓ）より大きくなった時点でＨｉｇｈレベルになり、そ
れ以前はＬｏｗレベルになるようにしてある。

【００３４】次に、基板ＢのＣＰＵによる制御処理に基
づくイメージスキャナ１の動作について説明する。な
お、従来のイメージスキャナによって行なわれている処
理と同様の処理についてはその説明を省略し、本実施の
形態のイメージスキャナ１が備える特長的な機能である
接続異常検知処理について説明する。

【００３５】ここで、図７は接続異常検知処理の流れを
概略的に示すフローチャートである。図７に示すよう
に、電源２２がオンされると（ステップＳ１のＹ）、ス
テップＳ２に進み、エラー関連のフラグ（READ_ERR，SO
UT_ERR）をリセットする。

【００３６】続くステップＳ３においては、予めリプラ
イ内容がわかっているレジスタまたはリプライ内容の正
誤判定が出来るレジスタの内容をシリアル通信にてリー
ドする。本実施の形態においては、予めリプライ内容が
わかっている基板ＡのＩＤが“ＩＤ＝val1（任意の
値）”か否かを判断している。ここに、通信状態判断手
段の機能が実行される。

【００３７】基板ＡのＩＤが“val1”である場合には
（ステップＳ３のＹ）、通信が正常に行われたというこ
とになり、コネクタのシリアル通信関連の信号線である
“ＸＳＣＬＫ”，“ＳＩＮ”，“ＸＣＳ”，“ＳＯＵ
Ｔ”のピン（２，３，２８，２９ピン）がＦＦＣ１３の
端子１３ｂに正しく接続されていると判断され、処理を
終了する。

【００３８】一方、基板ＡのＩＤが“val1”でない場合
には（ステップＳ３のＮ）、ステップＳ４に進み、正常
でないリプライがあったとするエラー関連のフラグ（RE
AD_ERR）が基板Ｂ側で既にセットされているか否かを判
断する。

【００３９】エラー関連のフラグ（READ_ERR）がセット
されていない場合には（ステップＳ４のＮ）、エラー関
連のフラグ（READ_ERR）をセットした後（ステップＳ
５）、基板Ａのレジスタを一旦リセットし（ステップＳ
６）、再度ステップＳ３に進んで基板ＡのＩＤが“ＩＤ
＝val1（任意の値）”か否かを判断する。ここで、基板
Ａのレジスタを一旦リセットして再度ステップＳ３に進
むようにしたのは、電源２２をオンにした直後には基板
Ａ側の動作が不安定な場合（電源２２をオフした後にす
ぐにオンした場合等の意図しない動作モードに陥ってい
る場合）を想定したものである。

【００４０】一方、エラー関連のフラグ（READ_ERR）が
既にセットされている場合には（ステップＳ４のＹ）、
基板Ａとは正常にシリアル通信できないものと判断し
て、エラー関連のフラグ（SOUT_ERR）をセットする（ス
テップＳ７）。そして、このような場合には、ＦＦＣ１
３がコネクタに対して斜め挿し等により正常に挿し込ま
れていない可能性があるため、ステップＳ８に進み、エ
ラー処理を実行する。このエラー処理としては、例えば
操作パネル（図示せず）に異常が発生している可能性が
ある旨を表示する等の報知手段が考えられる。

【００４１】ここに、コネクタの信号線のライン両端近
傍にシリアル通信に使用する信号線（２，３，２８，２
９ピン）を位置させ、このシリアル通信に使用する信号
線（２，３，２８，２９ピン）を使用したシリアル通信
が正常に行われているか否かを判断するだけで、コネク
タに対するＦＦＣ１３の接続状態に異常がある可能性を
検知することが可能になる。これにより、コネクタに対
するＦＦＣ１３の接続状態が異常である可能性があるか
否かを検知するための信号線を特に増やすことなく、コ
ネクタに対するＦＦＣ１３の接続状態に異常がある可能
性を検知することが可能になる。また、ＦＦＣ１３の接
続状態が異常である可能性があるものと判断された場合
にはその旨が報知されることにより、不具合解析時間の
短縮化が図られるので、サービスマンによる修理の際に
は、故障箇所の特定がしやすく、短時間で修理を済ませ
ることが可能になる。

【００４２】次に、本発明の第二の実施の形態を図８に
基づいて説明する。なお、本発明の第一の実施の形態に
おいて説明した部分と同一部分については同一符号を用
い、説明も省略する。本実施の形態は、第一の実施の形
態とは接続異常検知処理の流れが異なるものである。

【００４３】ここで、図８は接続異常検知処理の流れを
概略的に示すフローチャートである。図８に示すよう
に、電源２２がオンされると（ステップＳ１１のＹ）、
ステップＳ１２に進み、エラー関連のフラグ（READ_ER
R，SOUT_ERR）をリセットする。

【００４４】続いて、“ＳＯＵＴ”の端子（２９ピン）
の状態を検知する際の時間制限をするためのタイマ（TI
ME_RST）をリセットするとともに（ステップＳ１３）、
“ＳＯＵＴ”の端子（２９ピン）の状態を連続して正し
く検知した回数をカウントするためのカウンタ（ｉ）を
リセットし（ステップＳ１４）、ステップＳ１５に進
む。

【００４５】ステップＳ１５では、“ＳＯＵＴ”の端子
（２９ピン）の出力レベルがＨｉｇｈであるか否かを判
断する。“ＳＯＵＴ”の端子（２９ピン）には電源２２
のオン後に電力が供給されるので、正常状態では所定時
間後には出力レベルはＨｉｇｈになるはずである。した
がって、“ＳＯＵＴ”の端子（２９ピン）の出力レベル
がＨｉｇｈでない場合（つまり、出力レベルがＬｏｗで
ある場合）であっても（ステップＳ１５のＮ）、タイマ
（TIME_RST）による計測時間が制限時間（t_LIM）を超
えていない場合には（ステップＳ１６のＮ）、再度カウ
ンタ（ｉ）をリセットし（ステップＳ１４）、ステップ
Ｓ１５に進む。

【００４６】また、タイマ（TIME_RST）による計測時間
が制限時間（t_LIM）を超えた場合には（ステップＳ１
６のＹ）、基板Ａとは正常にシリアル通信できないもの
と判断して、エラー関連のフラグ（SOUT_ERR）をセット
し（ステップＳ２３）、エラー処理を実行する（ステッ
プＳ２４）。このエラー処理としては、例えば操作パネ
ル（図示せず）に異常が発生している可能性がある旨を
表示する等の報知手段が考えられる。

【００４７】一方、“ＳＯＵＴ”の端子（２９ピン）の
出力レベルがＨｉｇｈである場合には（ステップＳ１５
のＹ）、カウンタ（ｉ）を１インクリメントした後（ス
テップＳ１７）、ステップＳ１８に進み、“ＳＯＵＴ”
の端子（２９ピン）の出力レベルがＨｉｇｈである状態
を連続して検知した回数がｎ回か否かを判断する。これ
は、ノイズにより偶然Ｈｉｇｈレベルを読み取った場合
や、ＦＦＣ１３のコネクタに対する接続が不安定な状態
を排除するためである。

【００４８】制限時間（t_LIM）内に“ＳＯＵＴ”の端
子（２９ピン）の出力レベルがＨｉｇｈである状態を連
続して検知した回数がｎ回に達した場合には（ステップ
Ｓ１８のＹ）、ステップＳ１９に進み、予めリプライ内
容がわかっているレジスタまたはリプライ内容の正誤判
定が出来るレジスタの内容をシリアル通信にてリードす
る。本実施の形態においては、予めリプライ内容がわか
っている基板ＡのＩＤが“ＩＤ＝val1（任意の値）”か
否かを判断している。

【００４９】基板ＡのＩＤが“val1”である場合には
（ステップＳ１９のＹ）、通信が正常に行われたという
ことになり、コネクタのシリアル通信関連の信号線であ
る“ＸＳＣＬＫ”，“ＳＩＮ”，“ＸＣＳ”，“ＳＯＵ
Ｔ”のピン（２，３，２８，２９ピン）がＦＦＣ１３の
端子１３ｂに正しく接続されていると判断され、処理を
終了する。

【００５０】一方、基板ＡのＩＤが“val1”でない場合
には（ステップＳ１９のＮ）、ステップＳ２０に進み、
正常でないリプライがあったとするエラー関連のフラグ
（READ_ERR）が基板Ｂ側で既にセットされているか否か
を判断する。

【００５１】エラー関連のフラグ（READ_ERR）がセット
されていない場合には（ステップＳ２０のＮ）、エラー
関連のフラグ（READ_ERR）をセットした後（ステップＳ
２１）、基板Ａのレジスタを一旦リセットし（ステップ
Ｓ２２）、再度ステップＳ１３に進んでタイマ（TIME_R
ST）をリセットする。ここで、基板Ａのレジスタを一旦
リセットして再度ステップＳ１３に進むようにしたの
は、電源２２をオンにした直後には基板Ａ側の動作が不
安定な場合（電源２２をオフした後にすぐにオンした場
合等の意図しない動作モードに陥っている場合）を想定
したものである。

【００５２】一方、エラー関連のフラグ（READ_ERR）が
既にセットされている場合には（ステップＳ２０の
Ｙ）、基板Ａとは正常にシリアル通信できないものと判
断して、エラー関連のフラグ（SOUT_ERR）をセットする
（ステップＳ２３）。そして、このような場合には、Ｆ
ＦＣ１３がコネクタに対して斜め挿し等により正常に挿
し込まれていない可能性があるため、ステップＳ２４に
進み、エラー処理を実行する。このエラー処理として
は、前述したように“ＳＯＵＴ”の端子（２９ピン）か
らの出力レベルは通信可能を示唆する出力状態にあるこ
とから、ＦＦＣ１３の接続状態の異常ではなく通信関連
に異常があるものとして、例えば操作パネル（図示せ
ず）に通信関連に異常がある旨を表示する等の報知手段
が考えられる。

【００５３】ここに、通信可能か否かを示唆するレベル
信号を出力可能な信号線である“ＳＯＵＴ”の端子（２
９ピン）からの出力レベルが通信可能を示唆する出力状
態にならない場合にはコネクタに対するＦＦＣ１３の接
続状態は異常である可能性があると判断され、通信可能
か否かを示唆するレベル信号を出力可能な信号線である
“ＳＯＵＴ”の端子（２９ピン）からの出力レベルが通
信可能を示唆する出力状態にあってもシリアル通信が正
常に行われていない場合には、ＦＦＣ１３の接続状態の
異常ではなく通信関連に異常があるものとして明確に区
別することが可能になる。

【００５４】次に、本発明の第三の実施の形態を図９に
基づいて説明する。なお、本発明の第一の実施の形態ま
たは第二の実施の形態において説明した部分と同一部分
については同一符号を用い、説明も省略する。

【００５５】ここで、図９は基板Ａ／Ｂの信号線とコネ
クタのピン番号との対応を示す説明図である。図９に示
すように、本実施の形態においては、シリアル通信関連
の信号線の端子が２，３，２８，２９ピンというように
コネクタの端部近傍にアサインされているとともに、電
源の端子が１５〜１８ピンにアサインされ、それらの電
源の端子の両端（１４，１９ピン）にそれぞれ接続検知
用の信号線である接続検知１端子と接続検知２端子とが
アサインされている。つまり、本実施の形態において
は、接続検知１端子と接続検知２端子とが電源の端子
（１５〜１８ピン）の両端にアサインしてあることか
ら、ＦＦＣ１３がコネクタに対して斜め挿しされた場合
には、電源の端子（１５ピン）と接続検知１端子（１４
ピン）とがショートするか、電源の端子（１８ピン）と
接続検知２端子（１９ピン）とがショートするかのいず
れかになる構成とされている。

【００５６】次に、本実施の形態の各基板Ａ／Ｂの電気
的接続について図１０を参照して説明する。図１０に示
すように、接続検知１端子と接続検知２端子とは、基板
Ｂにて抵抗（Ｒ３）３１に接続されており、その先は抵
抗（Ｒ４）３２及びＣＰＵ３３に接続されている。

【００５７】このような構成の下に、ＦＦＣ１３がコネ
クタに対して斜め挿しされ、電源の端子（１５ピン）と
接続検知１端子（１４ピン）とがショートするか、電源
の端子（１８ピン）と接続検知２端子（１９ピン）とが
ショートした場合について説明する。ＦＦＣ１３がコネ
クタに対して斜め挿しされてショートした場合、接続検
知１端子（接続検知２端子）の電圧はＶｃｃとなり、Ｃ
ＰＵ３３には２つの抵抗３１，３２にて分圧された電圧
（Ｖｃｃ＊Ｒ３／（Ｒ３＋Ｒ４））が入力されることに
なる。したがって、正常時には抵抗（Ｒ３）３２にてプ
ルダウンされているのでＣＰＵ３３はＬｏｗレベルを認
識することになるが、ＦＦＣ１３がコネクタに対して斜
め挿しされてショートした場合には前述した電圧（Ｖｃ
ｃ＊Ｒ３／（Ｒ３＋Ｒ４））を認識することになるの
で、抵抗（Ｒ３）３１と抵抗（Ｒ４）３２との値を適切
なものにすればＦＦＣ１３がコネクタに対して斜め挿し
されて異常が生じていることの検知が可能になってい
る。ここに、接続状態認識手段の機能が実現されてい
る。

【００５８】ここで、抵抗（Ｒ３）３１および抵抗（Ｒ
４）３２の適切な値とは、 Ｖｃｃ＊Ｒ３／（Ｒ３＋Ｒ４） が、ＣＰＵ３３がＨｉｇｈと認識するスレッシュレベル
より大きくなるようなＲ３、Ｒ４の組み合わせになる値
である。

【００５９】このようにＣＰＵ３３に２つの抵抗３１，
３２にて分圧された電圧（Ｖｃｃ＊Ｒ３／（Ｒ３＋Ｒ
４））が入力された場合、ＣＰＵ３３は、Ｈｉｇｈレベ
ルであることを認識し、基板Ａとは正常にシリアル通信
できないものと判断して、エラー処理を実行する。エラ
ー処理としては、例えば操作パネル（図示せず）に通信
関連に異常がある旨を表示する等の報知手段が考えられ
る。

【００６０】ここに、コネクタの電源線（１５〜１８ピ
ン）の外側に接続検知用の信号線である接続検知１端子
（１４ピン）と接続検知２端子（１９ピン）とを位置さ
せ、接続検知１端子（１４ピン）と接続検知２端子（１
９ピン）とからの出力レベルに基づいてコネクタに対す
るＦＦＣ１３の接続状態が正常であるか否かを判断する
だけで、コネクタに対するＦＦＣ１３の接続状態に異常
がある可能性を検知することが可能になる。これによ
り、コネクタに対してＦＦＣ１３が斜め挿しされた場合
に電源線（１５〜１８ピン）と、接続検知１端子（１４
ピン）または接続検知２端子（１９ピン）とがショート
することによるダメージを最小にとどめることが可能に
なる。

【００６１】次に、本発明の第四の実施の形態を図１１
に基づいて説明する。なお、本発明の第一の実施の形態
ないし第三の実施の形態において説明した部分と同一部
分については同一符号を用い、説明も省略する。本実施
の形態は、電子機器として複写機を適用したものであ
る。

【００６２】ここで、図１１は、複写機４０の概略構成
を示すブロック図である。この複写機４０は、第一の実
施の形態ないし第三の実施の形態で説明したイメージス
キャナ１と、このイメージスキャナ１で原稿の画像を読
み取った画像データに基づいて、例えば電子写真方式で
用紙上に画像の形成を行う画像形成装置であるプリンタ
４１からなる。プリンタ４１は、電子写真方式のほか、
インクジェット方式、昇華型熱転写方式、銀塩写真方
式、直接感熱記録方式、溶融型熱転写方式など、種々の
印刷方式を適用することができる。その具体的な構成に
ついては周知であるため、詳細な説明は省略する。

【００６３】この複写機４０によれば、第一の実施の形
態ないし第三の実施の形態と同様の作用、効果を奏する
ことができる。

【００６４】

【発明の効果】請求項１記載の発明によれば、複数の信
号線を略ライン状に配列して各信号線を相互に接続する
第一の接続手段を有する第一基板と、一端が前記第一基
板の前記第一の接続手段に挿し込まれる接続ケーブル
と、前記第一の接続手段と同様の構成の第二の接続手段
を有して前記接続ケーブルの他端が挿し込まれることに
より前記第一基板の各信号線との接続が可能な第二基板
と、を備える電子機器において、前記各接続手段に対す
る前記接続ケーブルの接続状態に異常がある可能性を検
知し、その旨を報知するようにしたことにより、不具合
解析時間の短縮化を図ることができるので、サービスマ
ンによる修理の際には、故障箇所の特定がしやすくな
り、短時間で修理を済ませることができる。

【００６５】請求項２記載の発明によれば、シリアル通
信に使用する信号線を含む複数の信号線を略ライン状に
配列して各信号線を相互に接続する第一の接続手段を有
する第一基板と、一端が前記第一基板の前記第一の接続
手段に挿し込まれる接続ケーブルと、前記第一の接続手
段と同様の構成の第二の接続手段を有して前記接続ケー
ブルの他端が挿し込まれることにより前記第一基板の各
信号線との接続が可能な第二基板と、を備える電子機器
において、前記各接続手段における各信号線の配列をラ
イン両端近傍に前記シリアル通信に使用する信号線を位
置させた配列とし、前記第一基板と前記第二基板との間
で前記シリアル通信に使用する信号線を使用したシリア
ル通信が正常に行われているか否かを判断する通信状態
判断手段と、この通信状態判断手段によってシリアル通
信が正常に行われていないと判断された場合、前記各接
続手段に対する前記接続ケーブルの接続状態が異常であ
る可能性がある旨を報知する報知手段と、を備え、接続
手段の信号線のライン両端近傍にシリアル通信に使用す
る信号線を位置させ、このシリアル通信に使用する信号
線を使用したシリアル通信が正常に行われているか否か
を判断するだけで、接続手段に対する接続ケーブルの接
続状態に異常がある可能性を検知することにより、接続
手段に対する接続ケーブルの接続状態が異常である可能
性があるか否かを検知するための信号線を特に増やすこ
となく、接続手段に対する接続ケーブルの接続状態に異
常がある可能性を検知することができる。また、接続ケ
ーブルの接続状態が異常である可能性があるものと判断
された場合にはその旨を報知することにより、不具合解
析時間の短縮化を図ることができるので、サービスマン
による修理の際には、故障箇所の特定がしやすくなり、
短時間で修理を済ませることができる。

【００６６】請求項３記載の発明によれば、請求項２記
載の電子機器において、前記通信状態判断手段は、電源
がオンされた後に所定のシリアル通信を実行することに
より、接続手段に対する接続ケーブルの接続状態に異常
がある可能性を早期に発見することができる。

【００６７】請求項４記載の発明によれば、請求項２ま
たは３記載の電子機器において、前記シリアル通信に使
用する信号線には通信可能か否かを示唆するレベル信号
を出力可能な信号線が含まれており、前記通信状態判断
手段は、電源がオンされた後に通信可能であることを示
唆するレベル信号が所定時間経過しても通信可能を示唆
する出力状態にならない場合に、シリアル通信が正常に
行われていないと判断することにより、通信可能か否か
を示唆するレベル信号を出力可能な信号線からの出力レ
ベルが通信可能を示唆する出力状態にならない場合には
接続手段に対する接続ケーブルの接続状態は異常である
可能性があるものと判断し、通信可能か否かを示唆する
レベル信号を出力可能な信号線からの出力レベルが通信
可能を示唆する出力状態にあってもシリアル通信が正常
に行われていない場合には、接続ケーブルの接続状態の
異常ではなく通信関連に異常があるものとして明確に区
別することができる。

【００６８】請求項５記載の発明によれば、電源線を含
む複数の信号線を略ライン状に配列して各信号線を相互
に接続する第一の接続手段を有する第一基板と、一端が
前記第一基板の前記第一の接続手段に挿し込まれる接続
ケーブルと、前記第一の接続手段と同様の構成の第二の
接続手段を有して前記接続ケーブルの他端が挿し込まれ
ることにより前記第一基板の各信号線との接続が可能な
第二基板と、を備える電子機器において、前記各接続手
段における各信号線の配列を前記電源線の外側に接続検
知用の信号線を位置させた配列とし、前記接続検知用の
信号線からの出力レベルに基づいて前記各接続手段に対
する前記接続ケーブルの接続状態が正常であるか否かを
判断する接続状態認識手段と、この接続状態認識手段に
よって前記各接続手段に対する前記接続ケーブルの接続
状態が正常でないと判断された場合、前記各接続手段に
対する前記接続ケーブルの接続状態が異常である可能性
がある旨を報知する報知手段と、を備え、接続手段の電
源線の外側に接続検知用の信号線を位置させ、接続検知
用の信号線からの出力レベルに基づいて接続手段に対す
る接続ケーブルの接続状態が正常であるか否かを判断す
ることにより、接続手段に対する接続ケーブルの接続状
態に異常がある可能性を検知することができるので、接
続手段に対して接続ケーブルが斜め挿しされた場合に電
源線と隣の接続検知用の信号線とがショートすることに
よるダメージを最小にとどめることができる。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態のイメージスキャナ
の概略構成を示す概念図である。

【図２】イメージスキャナに内蔵された各部の電気的な
接続を示すブロック図である。

【図３】電圧検出手段の構成を示す回路図である。

【図４】ＦＦＣを示す平面図である。

【図５】基板の信号線とコネクタのピン番号との対応を
示す説明図である。

【図６】シリアル通信関連の信号の出力であって、
（ａ）は基板Ｂから基板Ａに書き込みを行う場合を示す
タイミングチャート、（ｂ）は基板Ａから基板Ｂが読み
取りを行う場合を示すタイミングチャートである。

【図７】接続異常検知処理の流れを概略的に示すフロー
チャートである。

【図８】本発明の第二の実施の形態の接続異常検知処理
の流れを概略的に示すフローチャートである。

【図９】本発明の第三の実施の形態の基板の信号線とコ
ネクタのピン番号との対応を示す説明図である。

【図１０】各基板の電気的接続を示すブロック図であ
る。

【図１１】本発明の第四の実施の形態の複写機の概略構
成を示すブロック図である。

【図１２】コネクタに対してＦＦＣが斜め挿しされた状
態の一例を示す説明図である。

【符号の説明】

１ 電子機器 １３ 接続ケーブル Ａ 第一基板 Ｂ 第二基板

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の信号線を略ライン状に配列して各
   信号線を相互に接続する第一の接続手段を有する第一基
   板と、一端が前記第一基板の前記第一の接続手段に挿し
   込まれる接続ケーブルと、前記第一の接続手段と同様の
   構成の第二の接続手段を有して前記接続ケーブルの他端
   が挿し込まれることにより前記第一基板の各信号線との
   接続が可能な第二基板と、を備える電子機器において、 前記各接続手段に対する前記接続ケーブルの接続状態に
   異常がある可能性を検知し、その旨を報知するようにし
   たことを特徴とする電子機器。
2. 【請求項２】 シリアル通信に使用する信号線を含む複
   数の信号線を略ライン状に配列して各信号線を相互に接
   続する第一の接続手段を有する第一基板と、一端が前記
   第一基板の前記第一の接続手段に挿し込まれる接続ケー
   ブルと、前記第一の接続手段と同様の構成の第二の接続
   手段を有して前記接続ケーブルの他端が挿し込まれるこ
   とにより前記第一基板の各信号線との接続が可能な第二
   基板と、を備える電子機器において、 前記各接続手段における各信号線の配列をライン両端近
   傍に前記シリアル通信に使用する信号線を位置させた配
   列とし、 前記第一基板と前記第二基板との間で前記シリアル通信
   に使用する信号線を使用したシリアル通信が正常に行わ
   れているか否かを判断する通信状態判断手段と、 この通信状態判断手段によってシリアル通信が正常に行
   われていないと判断された場合、前記各接続手段に対す
   る前記接続ケーブルの接続状態が異常である可能性があ
   る旨を報知する報知手段と、を備えることを特徴とする
   電子機器。
3. 【請求項３】 前記通信状態判断手段は、電源がオンさ
   れた後に所定のシリアル通信を実行することを特徴とす
   る請求項２記載の電子機器。
4. 【請求項４】 前記シリアル通信に使用する信号線には
   通信可能か否かを示唆するレベル信号を出力可能な信号
   線が含まれており、 前記通信状態判断手段は、電源がオンされた後に通信可
   能であることを示唆するレベル信号が所定時間経過して
   も通信可能を示唆する出力状態にならない場合に、シリ
   アル通信が正常に行われていないと判断することを特徴
   とする請求項２または３記載の電子機器。
5. 【請求項５】 電源線を含む複数の信号線を略ライン状
   に配列して各信号線を相互に接続する第一の接続手段を
   有する第一基板と、一端が前記第一基板の前記第一の接
   続手段に挿し込まれる接続ケーブルと、前記第一の接続
   手段と同様の構成の第二の接続手段を有して前記接続ケ
   ーブルの他端が挿し込まれることにより前記第一基板の
   各信号線との接続が可能な第二基板と、を備える電子機
   器において、 前記各接続手段における各信号線の配列を前記電源線の
   外側に接続検知用の信号線を位置させた配列とし、 前記接続検知用の信号線からの出力レベルに基づいて前
   記各接続手段に対する前記接続ケーブルの接続状態が正
   常であるか否かを判断する接続状態認識手段と、 この接続状態認識手段によって前記各接続手段に対する
   前記接続ケーブルの接続状態が正常でないと判断された
   場合、前記各接続手段に対する前記接続ケーブルの接続
   状態が異常である可能性がある旨を報知する報知手段
   と、を備えることを特徴とする電子機器。