JP2975515B2 - 同期再生回路 - Google Patents

同期再生回路

Info

Publication number
JP2975515B2
JP2975515B2 JP5286378A JP28637893A JP2975515B2 JP 2975515 B2 JP2975515 B2 JP 2975515B2 JP 5286378 A JP5286378 A JP 5286378A JP 28637893 A JP28637893 A JP 28637893A JP 2975515 B2 JP2975515 B2 JP 2975515B2
Authority
JP
Japan
Prior art keywords
signal
synchronization
counter
block
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5286378A
Other languages
English (en)
Other versions
JPH07143113A (ja
Inventor
周悟 山下
義数 富田
徹 黒田
政幸 高田
健一 土田
忠 磯部
宰 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Sanyo Denki Co Ltd filed Critical Nippon Hoso Kyokai NHK
Priority to JP5286378A priority Critical patent/JP2975515B2/ja
Publication of JPH07143113A publication Critical patent/JPH07143113A/ja
Application granted granted Critical
Publication of JP2975515B2 publication Critical patent/JP2975515B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は同期再生回路に関し、
特にたとえば各パケットの先頭にブロック識別符号(Bl
ock Identification Code :BIC)が付加された複数
のブロックによって1つのフレームが構成されたデータ
を受信し、フェージング,マルチパルスあるいはトンネ
ル等による電波(データ)の消失を被り得る、移動体F
M多重放送受信機の同期再生回路に関する。
【0002】
【従来の技術】移動体FM多重放送においては、複数の
ブロックによって1フレームのデータが構成されてお
り、従来のようにフレームの先頭にのみ同期信号(フレ
ーミングコード)があるのではなく、各パケットの先頭
に同期信号として作用する4種類のBIC(BIC1〜
BIC4)が付加されている。したがって、移動体FM
多重放送受信機においては、このBICを検出すること
によってブロック同期を得る。また、1フレームの間に
はBIC4→BIC1、BIC1→BIC3、BIC4
→BIC2、BIC2→BIC3のフレーム内の位置を
確定できる4つの変化点があり、このBICの変化点を
検出することによってフレーム同期を得る。
【0003】ここで、図4に、本願出願人によって提案
されている(特願平4−64493号)同期再生回路1
を示す。この同期再生回路1では、フレーム同期が確立
した状態においてブロック同期を確立させる際に、フレ
ームカウンタ2を歩進するカウント入力信号として、タ
イミング発生回路3からの第2のブロック同期信号のほ
かに第1のカウンタ4からの第1のブロック同期信号を
併用することがある。第2のブロック同期信号のほかに
第1のブロック同期信号を併用するか否かは、第1のカ
ウンタ4からの第1のブロック同期信号が、第2のカウ
ンタ5のカウント値が総ブロックカウント値(288)
の前半部(0〜143)のときに出力されるか後半部
(144〜287)のときに出力されるかによって判断
されていた。
【0004】
【発明が解決しようとする課題】しかし、このような制
御方式を採用すると、フレーム同期が確立した状態にお
いて誤ったブロック同期検出位置でブロック同期が確立
する現象が2回以上連続して発生すると、フレーム同期
が1パケット分以上ずれる現象を引き起こす可能性があ
る。
【0005】この現象を図5に示す。図5では、ブロッ
ク同期前方保護回数およびブロック同期後方保護回数が
ともに4回に設定されている(図5(B),(C),
(G)参照)。図5(F)および(G)からわかるよう
に、フレームカウンタ2のフレームカウント値9から1
0および17から18への変化点で、それぞれブロック
同期が誤って確立されている。これは、BIC検出回路
6の出力と第1のカウンタ4からの第1のブロック同期
信号とが、フレームカウンタ2のフレームカウント値が
6から9および14から17においてそれぞれ4回連続
して同期しているため、後方保護の条件を満たすからで
ある。したがって、フレームカウンタ2のフレームカウ
ント値(図5(F))は、25から26への変化点を見
ればわかるように、正常なカウント値である予測フレー
ムカウンタ値(図5(A))より1大きくなってしま
う。
【0006】一方、フレームカウンタ2のフレームカウ
ント値が287から0になった時点でBIC変化点信号
(図5(H))が検出されているので、フレーム同期が
確立していれば、フレーム同期保護回数分だけフレーム
同期が確立した状態が継続される。したがって、一旦フ
レームカウント値が正常値からずれるという現象が起こ
れば、フレーム同期の保護期間が終わるまでこの状態が
継続されてしまう。
【0007】また、フレームカウンタ2のフレームカウ
ント値に応じて選択されるBICを用いてBIC検出を
行う場合でも、このような現象は起こり得る。しかし、
上述の図4の同期再生回路1で用いられたBIC検出回
路6(4種類のBICを等しく検出するもの)に比べれ
ば、上述の現象の発生確率は極端に減少するが、一旦こ
のような現象が起こると、再びブロック同期が外れるか
またはフレーム同期の保護期間が終わるまでこの状態は
継続されてしまう。
【0008】そして、最悪のケースは、上述のようにフ
レームカウント値がずれた状態でブロック同期が確立し
た直後に、受信データの誤り率が極端に良くなり、確実
にBICが検出できフレーム同期の保護期間が終わるま
でこの状態が継続する場合である。たとえば、ブロック
同期が外れている状態が連続して規定回数検出できなけ
ればブロック同期が外れないいわゆるブロック同期前方
保護回路を、ブロック同期前方保護回数を3以上に設定
して使用した場合には、フレーム同期の保護期間が終わ
るまでフレームカウント値がずれた状態が継続されるこ
とがある。なぜなら、たとえばBIC3→BIC3→B
IC4という3つの連続するBICパターンを検出した
とすれば、フレームカウンタ値が1つずれていてもBI
C3のパターンのいずれか一方は正しいと判定され、ブ
ロック同期確定状態が継続されるからである。
【0009】このような現象が発生すると、データパケ
ットとパリティパケットとを誤認する(たとえばパリテ
ィパケットをデータパケットとみなしてしまう)ため、
アプリケーション側に深刻な影響を及ぼす。特に、ブロ
ック内のパケットだけを出力し、BIC部分を出力しな
いシステムでは、ハードウェア(同期再生回路)側でパ
リティパケットを誤ってデータパケットとみなしている
かどうかのチェックが困難になる。このため、アプリケ
ーション側では上位プロトコルでデータチェックを行う
が、100%完全にチェックすることはできない。これ
にさらにデータグループに対するCRCチェックを併用
した場合には、100%に近いチェックを行えるが、デ
ータグループに誤りを含んでいるとした場合、誤ったデ
ータグループを捨て再度受信しなければならないという
問題点があった。
【0010】それゆえに、この発明の主たる目的は、フ
レーム同期のずれの発生を防止する、同期再生回路を提
供することである。
【0011】
【課題を解決するための手段】この発明は、各々のデー
タの先頭にブロック識別符号が付加された複数のデータ
ブロックによって1つのフレームが構成されたデータを
受信するFM多重放送受信機における同期再生回路であ
って、かつ同期検出回路からのリセット信号に応答して
リセットされかつ入力データに同期したクロック信号に
よって歩進され、入力データのブロック同期がとれてい
るとき第1のブロック同期信号を出力する第1のカウン
タ、第1のブロック同期信号およびそれ自身のカウント
値に基づいて得られる第2のブロック同期信号に応答し
てリセットされかつクロック信号によって歩進される第
2のカウンタ、第2のカウンタのカウント値を受けて第
2のブロック同期信号を生成するタイミング信号発生回
路、および第1のブロック同期信号および第2のブロッ
ク同期信号の少なくとも一方によって歩進される第3の
カウンタを備え、第3のカウンタでブロック識別符号の
変化点を検出することによってフレーム同期を得る同期
再生回路において、同期検出回路からフレーム同期信号
が出力されたとき、第2のカウンタのカウント値に応じ
て、正規のブロック識別符号検出位置を中心とする数ビ
ットから十数ビットの期間、ゲート信号を出力するゲー
ト信号発生手段、およびブロック識別符号検出回路から
出力されるブロック識別符号検出信号をゲート信号によ
ってゲートして同期検出回路に与えるゲート手段をさら
に設けたことを特徴とする、同期再生回路である。
【0012】
【作用】フレーム同期確立時におけるブロック同期の再
生に、正規のブロック同期検出位置(BIC検出位置)
を中心とする前後数ビット(1〜10数ビット)にわた
る範囲のBIC検出信号のみを用い、それ以外のBIC
検出信号を無効として用いないので、誤った検出位置で
のブロック同期の確立を防ぐ。
【0013】
【発明の効果】この発明によれば、フレーム同期確立時
における誤った検出位置でのブロック同期の確立を防げ
るので、フレームカウンタのフレームカウント値のずれ
の発生を抑制し、その結果フレーム同期のずれの発生を
防止できる。したがって、従来の弊害を除去できる。
【0014】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【0015】
【実施例】図1を参照して、この実施例のFM多重放送
受信機の同期再生回路10は端子12および14を含
み、端子12には受信データ(入力データ)が、端子1
4には受信データに同期したクロック信号が、それぞれ
入力される。BIC検出回路16によって、受信データ
に含まれる図2に示すような4種類のBIC(BIC1
ないしBIC4)が検出される。BIC検出回路16か
らのBIC検出信号は、ANDゲート18に与えられ、
状況に応じて同期検出回路20に供給される。同期検出
回路20では、第1のカウンタ22から出力される第1
のブロック同期信号とBIC検出回路16からANDゲ
ート18を介して与えられるBIC検出信号との間でブ
ロック同期制御を行う。第1のカウンタ22は、同期検
出回路20からのリセット信号によってリセットされ、
かつ端子14から与えられるクロック信号によって歩進
される。すなわち、BIC検出回路16からANDゲー
ト18を介して出力されたBIC検出信号と第1のカウ
ンタ22から出力される第1のブロック同期信号とが非
同期であると判定されれば、同期検出回路20がBIC
検出回路16からANDゲート18を介して出力される
BIC検出信号に応答して第1のカウンタ22をリセッ
トする。
【0016】また、同期検出回路20からはブロック同
期の同期状態を示す同期状態信号がANDゲート24に
供給され、このANDゲート24には、また、第1のカ
ウンタ22からの第1ブロック同期信号が与えられる。
したがって、ANDゲート24は、ブロック同期が同期
状態のとき(同期状態信号がハイレベルとなるので)、
第1のカウンタ22の出力である第1ブロック同期信号
をそのまま出力する。第2のカウンタ26のカウント入
力信号としては、第1のカウンタ22と同様に、端子1
4からのクロック信号が与えられる。この第2のカウン
タ26の出力は、タイミング信号発生回路28に与えら
れ、このタイミング信号発生回路28はたとえばROM
デコーダやゲートアレイなどで構成され、第2のカウン
タ26の出力に基づいて各種タイミング信号を生成す
る。このタイミング信号発生回路28からフィードバッ
クされた第2のブロック同期信号と、上述のANDゲー
ト24の出力すなわち第1のブロック同期信号とのいず
れかによって、第2のカウンタ26がリセットされる。
【0017】上述のタイミング信号発生回路28は、さ
らに、他の制御信号を発生するとともに、第2のカウン
タ26と受信データとの同期タイミングの遅れまたは進
み具合を示す第1のゲート信号を発生する。この第1の
ゲート信号は、第2のカウンタ26の値がたとえば総ブ
ロックカウント数の前半部にあるとき(第2のカウンタ
26のカウント値が過半数に満たない(この実施例では
143以下)のとき)にはローレベル、後半部にあると
き(第2のカウンタ26のカウント値が過半数(この実
施例では144)以上のとき)にはハイレベルとなる信
号である。第1のゲート信号は別のANDゲート30に
供給される。ANDゲート30の他方入力には前述のA
NDゲート24の出力信号が与えられていて、したがっ
て、ANDゲート30は、第1のゲート信号がハイレベ
ルのとき、ANDゲート24からの出力信号すなわち第
1のブロック同期信号をゲートしてORゲート32に与
える。これは、第2のカウンタ26のカウント値が総ブ
ロックカウント数の前半部にあるときにANDゲート2
4から第1のブロック同期信号が供給される場合には、
第2のカウンタ26のタイミングが受信データに対して
進んでいると判断でき、逆に、第2のカウンタ26のカ
ウント値が総ブロックカウント数の後半部にあるときに
ANDゲート24から第1のブロック同期信号が供給さ
れる場合には、第2のカウンタ26のタイミングが受信
データに対して遅れていると判断できるからである。
【0018】このようにして、ANDゲート30によっ
てゲートされたANDゲート24の出力信号(第1のブ
ロック同期信号)と、第2のカウンタ26とタイミング
信号発生回路28とによって生成されたタイミング信号
(第2のブロック同期信号)とのORをとって、フレー
ムカウンタ34のカウント入力信号とする。フレームカ
ウンタ34は、BIC変化点信号を同期検出回路20に
供給し、応じて、同期検出回路20では、BIC検出回
路16からANDゲート18を介して出力されるBIC
検出信号の変化点との間でフレーム同期制御を行う。す
なわち、BIC検出回路18から検出された変化点と、
フレームカウンタ34から出力される変化点とが非同期
と判定されれば、同期検出回路20はフレームカウンタ
34にロード信号およびロードカウント値を供給し、フ
レームカウンタ34を所定の値にセットする。このと
き、非同期(フレーム同期がとれていない)場合には、
同期検出回路20からローレベルのフレーム同期信号が
出力され、フレーム同期がとれている場合にはハイレベ
ルのフレーム同期信号が出力される。
【0019】そして、受信データと第1のカウンタ22
とのブロック同期がとれている通常の状態では、AND
ゲート24から出力される第1のブロック同期信号とタ
イミング信号発生回路28からフィードバックされる第
2のブロック同期信号とはタイミング的に全く一致す
る。しかし、一旦ブロック同期が外れると、第1のカウ
ンタ22と第2のカウンタ24とは非同期な動作状態に
入る。このとき、非同期状態のため、ANDゲート24
の出力としては第1のブロック同期信号は出力されず、
第2のカウンタ26は自ら生成する第2のブロック同期
信号によって自走する。この間に第1のカウンタ22は
受信データとの同期捕獲動作に入り、先に述べたよう
に、第1のカウンタ22の出力には不安定なブロック同
期信号が出力されるようになるが、ANDゲート24に
よって、このような不安定なブロック同期信号は、第2
のカウンタ26には供給されない。
【0020】そして、その後受信データとの同期が回復
されると、ANDゲート24の出力に同期状態の回復さ
れた正しい第1のブロック同期信号が出力されるように
なる。このとき、それまで自走していた第2のカウンタ
26によって生成されていた第2のブロック同期信号と
のタイミング関係がずれていれば、タイミング信号発生
回路28からの第1のゲート信号によってANDゲート
30を制御すると、フレームカウンタ34のカウント値
を正確な値に維持することができる。これは、ブロック
同期が外れている間でも、自走している第2のカウンタ
26のカウント値は、通常正しい値より大きくずれるこ
とは少ないという前提に立っている。そのため、第2の
カウンタ26のカウント値が総ブロックカウント数の前
半部にあるとき、第2のカウンタ26は正しい状態より
も進んでいると判定できるので、第1のカウンタ22に
よって作られる第1のブロック同期信号(ANDゲート
24出力)がフレームカウンタ34には与えられないよ
うに第1のゲート信号によって制御して、フレームカウ
ンタ34のカウント値を進み過ぎないようにすることが
できる。逆に、第2のカウンタ26のカウント値が総ブ
ロックカウント数の後半部にあるとき、第2のカウンタ
26は正しい状態よりも遅れていると判定できるので、
ANDゲート24の出力である第1のブロック同期信号
をフレームカウンタ34に出力するように第1のゲート
信号によって制御して、フレームカウンタ34のカウン
ト値を遅れ過ぎないようにすることができる。
【0021】さらに、ここで注目すべきは、同期再生回
路10には、ANDゲート18の他、ANDゲート3
6,ORゲート38およびインバータ40を構成要素と
して含んでいることである。すなわち、同期検出回路2
0によってフレーム同期がとれていない場合には、ロー
レベルのフレーム同期信号が出力され、インバータ40
の出力は常にハイレベルとなり、ANDゲート36の出
力は常にローレベルとなり、ORゲート38の出力は常
にハイレベルとなる。したがって、BIC検出回路16
の出力をゲートするANDゲート18の出力は、BIC
検出回路16の出力そのものとなる。したがって、フレ
ーム同期がとれていない場合の動作は、図4に示す従来
の場合と変わらない。
【0022】一方、フレーム同期がとれている場合に
は、フレーム同期信号がハイレベルとなるため、正規の
BIC検出位置を中心とする前後数ビットから十数ビッ
トにわたってハイレベルとなる第2のゲート信号がタイ
ミング信号発生回路28から出力される。すなわち、タ
イミング信号発生回路28は、第2のカウンタ26のカ
ウント値が「0〜3」および「284〜287」のとき
にハイレベルの第2のゲート信号を出力し、それ以外の
カウント値のときにはローレベルの第2のゲート信号を
出力する。この第2のゲート信号は、ANDゲート36
およびORゲート38を経て、BIC検出回路16の出
力をゲートするANDゲート18に入力される。このた
め、BIC検出回路16からANDゲート18を介した
出力は、正規のBIC検出位置を中心とする前後数ビッ
ト(第2のカウンタ26のカウント値が「0〜3」およ
び「284〜287」のとき)以外では削られたBIC
検出信号となる。すなわち、BIC検出位置を中心とす
る前後数ビットの範囲のみ、同期検出回路20へBIC
検出信号が与えられ、それ以外の範囲では与えられな
い。
【0023】このようにフレーム同期がとれている場合
に生成されたBIC検出信号を、同期検出回路20の入
力として使用した場合の同期再生回路10のタイミング
図を図3に示す。図3(A)はノイズがない場合の理想
的なかつ正規なフレームカウント値を示す予測フレーム
カウント値、図3(B)はBIC検出回路16からの出
力すなわちBIC検出信号、図3(C)はタイミング信
号発生回路28からの第2のゲート信号、図3(D)は
ANDゲート18からの出力すなわちBIC検出信号、
図3(E)は第1のカウンタ22からの第1のブロック
同期信号、図3(F)は第2のカウンタ26とタイミン
グ信号発生回路28とによって生成された第2のブロッ
ク同期信号、図3(G)はタイミング信号発生回路28
からの第1のゲート信号、図3(H)はフレームカウン
タ34での実際のフレームカウント値、図3(I)は同
期検出回路20からの同期状態信号、および図3(J)
はフレームカウンタ34からのBIC変化点信号であ
る。なお、図5(A)〜(H)についても同様である。
【0024】ここで、図3(B)に示すBIC検出回路
16からのBIC検出信号のうち、図3(C)に示す第
2のゲート信号のハイレベルのときに出力されたBIC
検出信号が、図3(D)に示すANDゲート18からの
BIC検出信号である。なお、図3においても、ブロッ
ク同期前方保護回数およびブロック同期後方保護回数は
それぞれ4回に設定されている(図3(D),(E),
(I))。図3を参照して説明すると、図3(D)のB
IC検出信号と図3(E)の第1のブロック同期信号と
が4回連続して同期がとれていないので、フレームカウ
ンタ値が5から6に変化する時点で図3(I)に示す同
期状態信号がハイレベルからローレベルに変わり、同期
外れ状態となる。また、図3(D)に示すBIC検出信
号と図3(E)に示す第1のブロック同期信号とが4回
連続して同期がとれているので、フレームカウンタ値が
11から12に変わる時点で、図3(I)に示す同期状
態信号がローレベルからハイレベルに変化して、ブロッ
ク同期状態に入る。
【0025】このような図3と図5とを比較すると、こ
の実施例の以下のような効果がわかる。同期再生回路1
0では、従来見られていたフレームカウンタでのフレー
ムカウント値のずれが解消されている(図3(A),
(H)および図5(A),(F)参照)。また、同期再
生回路10では、従来に比べ、ブロック同期も長い期間
でとれていることがわかり(図3(I)および図5
(G)参照)、さらに、従来では検出できなかったBI
C変化点信号を検出することもできる(図3(J)およ
び図5(H)参照)。
【0026】また、フレーム同期のずれの発生を防止で
きるので、従来とは異なり、アプリケーション側に深刻
な影響を及ぼさず、また、データチェックも従来ほど困
難でなくなる。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図である。
【図2】FM多重放送における一般的なデータ構造を示
す図解図である。
【図3】この実施例の動作を示すタイミング図である。
【図4】従来技術を示すブロック図である。
【図5】従来技術の動作を示すタイミング図である。
【符号の説明】
10 …同期再生回路 16 …BIC検出回路 18,24,30,36 …ANDゲート 20 …同期検出回路 22 …第1のカウンタ 26 …第2のカウンタ 28 …タイミング信号発生回路 34 …フレームカウンタ 40 …インバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒田 徹 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 高田 政幸 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 土田 健一 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 磯部 忠 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 山田 宰 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (56)参考文献 特開 平5−268213(JP,A) 特開 平1−144738(JP,A) 特開 平4−316235(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 7/08

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】各々のデータの先頭にブロック識別符号が
    付加された複数のデータブロックによって1つのフレー
    ムが構成されたデータを受信するFM多重放送受信機に
    おける同期再生回路であって、かつ同期検出回路からの
    リセット信号に応答してリセットされかつ入力データに
    同期したクロック信号によって歩進され、前記入力デー
    タのブロック同期がとれているとき第1のブロック同期
    信号を出力する第1のカウンタ、前記第1のブロック同
    期信号およびそれ自身のカウント値に基づいて得られる
    第2のブロック同期信号に応答してリセットされかつ前
    記クロック信号によって歩進される第2のカウンタ、前
    記第2のカウンタのカウント値を受けて前記第2のブロ
    ック同期信号を生成するタイミング信号発生回路、およ
    び前記第1のブロック同期信号および前記第2のブロッ
    ク同期信号の少なくとも一方によって歩進される第3の
    カウンタを備え、前記第3のカウンタでブロック識別符
    号の変化点を検出することによってフレーム同期を得る
    同期再生回路において、 前記同期検出回路からフレーム同期信号が出力されたと
    き、前記第2のカウンタのカウント値に応じて、正規の
    ブロック識別符号検出位置を中心とする数ビットから十
    数ビットの期間、ゲート信号を出力するゲート信号発生
    手段、およびブロック識別符号検出回路から出力される
    ブロック識別符号検出信号を前記ゲート信号によってゲ
    ートして前記同期検出回路に与えるゲート手段をさらに
    設けた ことを特徴とする、同期再生回路。
JP5286378A 1993-11-16 1993-11-16 同期再生回路 Expired - Lifetime JP2975515B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5286378A JP2975515B2 (ja) 1993-11-16 1993-11-16 同期再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5286378A JP2975515B2 (ja) 1993-11-16 1993-11-16 同期再生回路

Publications (2)

Publication Number Publication Date
JPH07143113A JPH07143113A (ja) 1995-06-02
JP2975515B2 true JP2975515B2 (ja) 1999-11-10

Family

ID=17703623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5286378A Expired - Lifetime JP2975515B2 (ja) 1993-11-16 1993-11-16 同期再生回路

Country Status (1)

Country Link
JP (1) JP2975515B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316235A (ja) * 1991-04-16 1992-11-06 Matsushita Electric Ind Co Ltd 通信装置
JP2525103B2 (ja) * 1992-03-23 1996-08-14 三洋電機株式会社 Fm多重放送受信機

Also Published As

Publication number Publication date
JPH07143113A (ja) 1995-06-02

Similar Documents

Publication Publication Date Title
CA1195007A (en) Framing system
US6693919B1 (en) Frame synchronization method and frame synchronization circuit
JPH0771060B2 (ja) フレーム同期保護回路
JP2861932B2 (ja) バーストフレーム位相同期回路
JP2812665B2 (ja) 通信網のデータ衝突検出回路および検出方法
JP2975515B2 (ja) 同期再生回路
US5265105A (en) Decoding circuit for inhibiting error propagation
JP2525103B2 (ja) Fm多重放送受信機
JP3123805B2 (ja) 時分割多重通信方式のフレーム同期方法
JPH0134489B2 (ja)
JP3171990B2 (ja) ブロック同期検出回路
JP3290331B2 (ja) ブロック同期処理回路
JPH06326700A (ja) 同期信号処理回路
JP3135786B2 (ja) Fm多重放送受信機
JP2716392B2 (ja) フレーム同期回路
JPH0614640B2 (ja) フレ−ム同期回路
US6307904B1 (en) Clock recovery circuit
JPH0430772B2 (ja)
JPH0630479B2 (ja) フレ−ム同期方式
JP3052570B2 (ja) 映像信号検出回路
JP2526705B2 (ja) フレ―ム同期保護装置
JPS639784B2 (ja)
JPH0221183B2 (ja)
JPH0548597A (ja) フレーム同期装置
JP2002209264A (ja) 移動体端末及びその間欠受信方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990824

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term