JP2969457B2

JP2969457B2 - 金融グラフ表示制御装置

Info

Publication number: JP2969457B2
Application number: JP81888A
Authority: JP
Inventors: 大之吉野; 佳規富所
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1988-01-06
Filing date: 1988-01-06
Publication date: 1999-11-02
Anticipated expiration: 2014-11-02
Also published as: JPH01177155A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、金融計算における金融データの流れをグ
ラフ化して表示できる金融グラフ表示制御装置に関す
る。

〔従来技術とその問題点〕

従来の金融計算機は、例えば元金、積立金、利率およ
び積立回数などの各金融データを入力して複利計算を行
なって元利合計の数値結果を表示させるものである。そ
して、各金融データはメモリに記憶されているので読み
出して表示させることはできるが、各金融データの大き
さや入金、出金の相違、積立回数などを全体的に把握で
きない。そのため、従来はこのような金融データの関係
を紙などに作図しなければ把握できないという欠点があ
った。

〔発明の目的〕

この発明は上記のような実情に鑑みてなされたもの
で、金融計算における金融データの流れをグラフ化して
分かり易く表示することのできる金融グラフ表示制御装
置を提供することを目的とする。

〔発明の要点〕

この発明は上記目的を達成するために、金融データに
対応して柱を表示手段にグラフ化して表示するようにし
たことを特徴とする。

〔発明の実施例〕

以下、図面を参照して、この発明の一実施例を説明す
る。

第１図はこの発明を適用したグラフ表示機能を備えた
金融計算機の外観平面図を示すもので、この実施例で
は、複数の金融データを記憶するデータ記憶手段を構成
しているデータメモリ部４と、このデータメモリ部４に
記憶された夫々の金融データに対応した少なくとも２本
の柱としての矢印パターンを設定する柱設定手段を構成
するCPU3及び矢パターンメモリ部７と、このCPU3及び矢
パターンメモリ部７により設定された少なくとも２本の
矢印パターンを上記金融データのグラフとして作成する
グラフ作成手段を構成しているCPU3と、このCPU3により
作成されたグラフを表示させるように制御する表示制御
手段とを具備している。以下、この構成を詳細に説明す
る。１は各種キーおよびスイッチを備えたキー入力部で
ある。このキー入力部１は、数値を入力するためのテン
キー1a、四則演算を行なうための演算キー1b、金融計算
を実行するための金融計算キー1c、後述する表示部２に
表示されたキー機能を指定するためのファンクションキ
ー1dおよび金融計算における期首払い（BGN）または期
末払い（END）を指定するためのモードスイッチ1eを備
えている。

金融計算キー1cは、各種の金融計算のメニュー表示を
行なわせるためのMENUキー、金融データを記憶したメモ
リを一括的にクリアするためのFclキー、金融計算の開
始を指示するCOMPキー、金融グラフを表示させるための
GRAPHキーおよびグラフ化された金融データの数値を順
次トレースして表示させるためのTRACEキーから成って
いる。また、ファンクションキー1dは表示部２の下側に
１列に配置された５つのF1キー〜F5キーからなる。

表示部２は、ドットマトリクス型の液晶表示装置によ
り構成されており、Ｘ方向に96ドット、Ｙ方向に64ドッ
トのドット表示体が配列されている。

第２図は、第１図に示された金融計算機の回路ブロッ
ク図を示している。キー入力部１による各キーおよびス
イッチの入力信号はCPU3に送られる。

CPU3は、キー入力部１からの入力信号に基づいて回路
全体の動作を制御し、金融計算など各種演算を処理する
もので、データメモリ部４、VRAM5、表示制御部６、お
よび矢パターンメモリ部７に対して、各種制御信号とデ
ータ信号とを供給する。

データメモリ部４は、例えばRAMにより構成されてお
り、金融計算に必要な各種データを記憶する。第３図は
データメモリ部４のデータ構成を示す図である。同図に
示すように、データメモリ部４は、期間数（支払回数）
を記憶するｎレジスタ4a、利子率を記憶するｉ％レジス
タ4b、元金（PV:Present Value）を記憶するPVレジス
タ4c、支払金額（PMT:Payment）を記憶するPMTレジスタ
4d、元利合計（FV:Future Value）を記憶するFVレジス
タ4e、カウント値を記憶するＸレジスタ4f、グラフ作成
時の間隔データを記憶するＹレジスタ4g、表示させるPM
T矢の本数を記憶するnAレジスタ4h、VRAM5のアドレスを
記憶するIDレジスタ4i、表示部２に表示する横軸の最大
範囲を記憶するXmaxレジスタ4j、表示部２に表示する横
軸の最小範囲を記憶するXminレジスタ4k、PV矢の先端ア
ドレスを記憶するPV Traceレジスタ4l、PMT矢の先端ア
ドレスを記憶するPMT Traceレジスタ4m、およびFV矢の
先端アドレスを記憶するFV Traceレジスタ4nを備えて
いる。

第４図は、第３図に示したPVレジスタ4c、PMTレジス
タ4d、およびFVレジスタ4eのデータ構成の詳細を示す図
である。各レジスタは数値を記憶する12桁のDATA部、正
負の符号を示すデータを記憶する符号フラグPV_S,PMT_S,F
V_S,およびPV,PMT,FVの大きさの順位を記憶する順位フラ
グPV_F,PMT_F,FV_Fを有する。

VRAM5は、表示部２に表示する表示データを記憶する
もので、第５図に示すように、表示部２のドットマトリ
クスの構成に対応して96×64の記憶エリアを有する。こ
のVRAM5はデータメモリ部４のIDレジスタ4iによりアド
レスが指定される。

表示制御部６は、VRAM5に記憶された表示データに基
づいて表示部２に対して表示駆動信号を出力し、表示を
行なわせる。

矢パターンメモリ部７は、PV、FV、PMTの各金融デー
タに対応して矢印を表示させるためのパターンデータを
記憶したもので、例えばROMにより構成されている。第
６図は矢パターンメモリ部７に記憶された矢パターンの
種類を示したもので、PV、FV、PMTの夫々に対応して上
方向および下方向の矢印が短（Ｓ）、中（Ｍ）、長
（Ｌ）の３種類ずつ、合計６種類用意されている。ここ
で、矢印の方向はデータの正負を表わし、上向きが正の
データ、下向きが負のデータを意味する。また、矢印の
長さはデータの大きさを表わしている。実施例では３種
類の矢印で、データの相対的な大きさを表現している
が、矢印の種類をもっと多くすれば更に正確にデータの
大きさを表現できる。

第７図は、矢パターンメモリ部７に記憶されたパター
ンデータの例を示すもので、第７図（Ａ）はPMT矢の正
方向Ｍサイズのパターンデータ、第７図（Ｂ）はPMT矢
の負方向Ｍサイズのパターンデータである。このパター
ンデータは５×24ビットで構成され、矢の方向によって
読出開始番地が異なる。すなわち、正方向のパターンデ
ータはアドレス「0101」から上位に向かって読出しを開
始し、負方向のパターンデータはアドレス「2401」から
下位に向かって読出しを開始する。次に上記実施例の動
作について説明する。

この場合、金融計算の例として「元金10万円（PV）を
預金し、毎年１万円づつを年利４％（ｉ％）の年複利で
７年間積立した場合、元利合計（FV）はいくらになる
か。ただし、支払いは年末とする。」という複利計算に
ついて説明する。

まず、第８図（１）に示すようにキー入力部１に設け
られた▲［MENU］▼キーを操作し、CPU3に内蔵された各
種金融計算プログラムのメニュー表示を行なわせる。第
８図（１）の表示において、「１ SIMPLE INT.」は単利計算、「２ COMPOUND INT.」は複利計算１（年複利）、「３ COM.INT.MONTHLY」は複利計算２（月複利）、「４ AMORTIZATION」は年賦償還計算、「５ D.C.F」は投資評価計算を示している。

この場合、年複利の複利計算１を実行するので、第８
図（２）に示すように▲［F2］▼キーを操作し、表示部
２の最下段に表示されている「１〜５」の番号のうち
「２」を指定する。その結果、複利計算１の計算プログ
ラムが読み出されて第８図（２）に示すようにデータ入
力画面となる。この状態では表示画面の最下段に▲［F
1］▼キー〜▲［F5］▼キーに対応して「ｎ」、「ｉ
％」、「PV」、「PMT」、「FV」の各キー名称が表示さ
れている。ここでは、データメモリ部４のｎレジスタ4
a、ｉ％レジスタ4b、PVレジスタ4c、PMTレジスタ4dおよ
びFVレジスタ4eの記憶内容が表示される。各レジスタが
クリアされていない場合は、前回のデータが保持されて
いるので、それが表示される。なお、上記計算例は期末
払いであるから、モードスイッチ1eを“END"の位置にす
る。

次に、第８図（３）に示すように▲［Fcl］▼キーと
▲［EXE］▼キーを操作し、レジスタ4a〜4eをクリアす
る。この結果、各レジスタのデータは「０」となり第８
図（３）のような表示状態となる。

この状態で、複利計算に必要な各金融データを入力す
る。まず、第８図（４）のように「７▲［F1］▼」と操
作し、支払回数ｎとして数値「７」を▲［F1］▼キーに
より指定されるｎレジスタ4aに入力する。次に、「４▲
［F2］▼」と操作して利率ｉ％の数値「４」を▲［F2］
▼キーにより指定されるｉ％レジスタ4bに入力する。そ
して、「−100000▲［F3］▼」と操作して元金PV「−10
0000」をF3キーの指定によるPVレジスタ4cに入力する。
最後に、「−10000▲［F4］▼」と操作して支払金額PMT
「−10000」を▲［F4］▼キーの指定によるPMTレジスタ
4dに入力する。

その結果、各レジスタの内容が第８図（４）のように
表示される。

次に、元利合計FVを求めるために、第８図（５）に示
すように「▲［COMP］▼▲［F5］▼」と操作し、複利計
算１の計算プログラムを実行させる。CPU3はデータメモ
リ部２のレジスタ4a〜4dの内容を読出して演算を行なっ
て、その結果データ「170535」をFVレジスタ4eに記憶さ
せる。したがって、表示部２には第８図（５）に示すよ
うに各金融データが表示される。

さて、現金の支払／受取の関係や、時間的経過を把握
するために「現金の流れ図（cash flow diagram）」
を表示するには、第８図（６）に示すように▲［GRAP
H］▼キーを操作する。これにより、第９図のフローチ
ャートに示すような複利計算のグラフを作成する処理が
実行され、第８図（６）のように、元金PVと支払金額PM
Tと元利合計FVとを矢印で表現した「現金の流れ図」が
表示部２に表示される。ここで、矢印の向きは現金の受
取と支払を示し、上向きが受取で下向きが支払を表わし
ている。矢印の長さは金額の大きさを表わしており、PM
T矢印の本数は支払回数を示している。横軸は金融計算
の全期間を表わし、実施例では横軸の長さは固定されて
いるが、期間の長短によって長さを変化させてもよい。

第９図に示す各処理ステップについて説明する。第９
図は複利計算１に対応するグラフ処理の全体的な流れを
示すフローチャートである。▲［GRAPH］▼キーが操作
されると、まずステップA01を実行する。ステップA01は
PVレジスタ4c、PMTレジスタ4d、およびFVレジスタ4eに
記憶された各金融データ（PV、PMT、FV）の絶対値をCPU
3が比較して順位を決定し、大きい順に順位データ
「１」〜「３」を各レジスタ4c〜4eの順位フラグPV_F、P
MT_F、FV_Fにセットする。この場合、データの順位はFV＞
PV＞PMTであるから、順位フラグFV_Fに「１」、順位フラ
グPV_Fに「２」、順位フラグPMT_Fに「３」が夫々セット
される。ステップA01の処理が終了するとステップA02に
進む。

ステップA02は「現金の流れ図」における横軸（Ｘ方
向）を表示するためのデータをVRAM5に書込む処理であ
る。横軸の表示位置は表示画面のＹ方向ほぼ中央であ
り、横軸の両端は夫々２ドット分のスペースを設けるた
め、第５図に示すVRAM5のアドレス構成では「0232」番
地から「9332」番地である。CPU3はIDレジスタ4iを「02
32」から「9332」へ順次インクリメントし、“1"のビッ
トデータを書込む処理を行なう。

次に、ステップA03を実行する。このステップA03は第
10図に詳細を示すように、金融データPVの矢印を表示さ
せるために、PV矢パターンをVRAM5に書込む処理であ
る。第10図に示すフローチャートに基づいて、その処理
を説明する。

まず、ステップB01ではCPU3がPVレジスタ4cのデータ
を読み出し、符号フラグPV_Sに記憶された符号と順位プ
ラグPV_Fに記憶された順位により、表示すべきPV矢パタ
ーンを選択する。この場合、符号フラグPV_Sには負デー
タを示す「１」、順位フラグPV_Fには「２」が記憶され
ているので、CPU3は矢パターンメモリ部７に記憶された
パターンデータのうち「PV矢の負方向Ｍサイズ」を選択
する。

次に、ステップB02へ進み、CPU3はIDレジスタ4iに「0
032」を書込み、VRAM5の「0032」番地をアドレス指定さ
せる。このステップB02の処理を終えると、ステップB03
を実行する。ステップB03は上記ステップB01により選択
されたPV矢パターンを矢パターンメモリ部７から読み出
し、IDレジスタ4iによりアドレス指定されるVRAM5の「0
032」番地から順次書込む処理を実行する。この場合、
選択されたPV矢パターンは「負方向Ｍサイズ（矢印長さ
は16ドット）」であるから、CPU3は矢パターンメモリ部
７のパターンデータを「0125」番地から下位アドレス方
向に順次読み出すと共に、IDレジスタ4iを「0032」番地
から「0132」番地、「0232」番地、「0332」番地、「04
32」番地、「0031」番地、「0131」番地……へと順次更
新しながら、読み出したパターンデータをVRAM5にOR加
算し、IDレジスタが4iが「0409」番地になったときに処
理を終了する。

次に、ステップB04を実行してVRAM5にOR加算して書込
まれたPV矢の先端アドレスをデータメモリ部４のPV Tr
aceレジスタ4lに記憶させる。この場合、PV矢の先端ア
ドレスはIDレジスタ4iの開始番地が「0032」番地で、PV
矢が負方向に16ドットの長さであることから「0217」番
地である。したがって、数値「0217」がPV Traceレジ
スタ4lに記憶される。

しかして、ステップB04の処理が終了すると、第９図
のフローチャートの処理へリターンし、第９図のステッ
プA04を実行する。

ステップA04は期間数ｎを記憶したｎレジスタ4aの内
容をCPU3が判断し、ｎレジスタ4aの内容が「15以内であ
るか否か」を判断する。ここで、期間数ｎの数値を判断
するのは表示部２に表示できるPMT矢印の本数に限度
（実施例では14本まで）があるためであり、表示部２の
構成が大型になればPMT矢印の本数はもっと増やすこと
ができる。このステップA04でNOと判断された場合は
「ｎ＜15」であるから、ステップA05に進んで第11図に
詳細を示す横軸ｎ等分処理を実行する。

第11図では、まずステップC01を実行する。このステ
ップC01は横軸の最左端を示すＸ方向のアドレス「２」
をXminレジスタ4kに書込む処理である。次のステップC0
2では横軸の最右端を示すＸ方向のアドレス「93」をXma
xレジスタ4jに書込む処理を実行する。

次に、CPU3は横軸の長さを期間数ｎで割って横軸をｎ
等分するために、ステップC03に示す演算を実行する。
ステップC03では、Xmaxレジスタ4j、Xminレジスタ4kお
よびｎレジスタ4aの内容をCPU3が読み出し、（Xmax−Xm
in）/nという演算を実行し、演算結果をＹレジスタ4gに
記憶させる。したがって、Ｙレジスタ4gにはｎ等分され
た横軸の長さを示す数値を記憶され、このＹレジスタ4g
の内容がPMT矢印を表示させるための間隔データとな
る。

ステップC03の終了後、ステップC04に進んでＹレジス
タ4gの内容を小数点以下第１位を四捨五入して整数化
し、この整数を上位２桁として下位２桁が「00」である
４桁のデータ「0Y00」を発生し、Ｙレジスタ4gに書込
む。このときのＹレジスタ4gの内容は、複数のPMT矢をV
RAM5に書込むときの間隔を示すデータとなる。

次のステップC05では、ｎレジスタ4aの内容をnAレジ
スタ4hに転送する。このnAレジスタ4hの内容が第12図に
おいて後述するPMT矢の書込みの際、PMT矢の本数とな
る。

ステップC05の終了後は、第９図のフローチャートの
処理へリターンし、第９図のステップA09に進む。

なお、上記ステップA04でYESと判断された場合は「ｎ
≧15」はPMT矢の本数を12本に間引き、PMT矢の表示間隔
を「７」ドットとするためにステップA07,A08の処理を
実行する。

ステップA07ではＹレジスタ4gに４桁の数値「0700」
を書込む。このＹレジスタ4gの内容「0070」は上述した
ように、PMT矢の表示間隔を示すデータである。

次に、ステップA08を実行して数値「12」をnAレジス
タ4hに書込む。このnAレジスタ4nの内容「12」はPMT矢
の本数を示すデータである。このステップA08の実行後
はステップA09に進む。

ステップA09は第12図を詳細を示すように、支払金額P
MTの流れを表わすPMT矢印を表示部２に表示させるため
に、PMT矢パターンをVRAM5に書込む処理である。

まず、ステップD01において、CPU3がPMTレジスタ4dの
内容を読み出し、符号フラグPMT_Sと順位フラグPMT_Fの内
容を判断し、表示すべきPMT矢パターンを選択する。こ
の場合、符号フラグPMT_Sの内容は負データを示す「１」
であり、順位フラグPMT_Fの内容は「３」であるから、CP
U3は矢パターンメモリ部７に記憶されたパターンデータ
のうち「PMT矢の負方向Ｓサイズ」を選択することにな
る。

次にステップD02を実行し、Ｘレジスタ4fの内容をク
リアする。このＸレジスタ4fはPMT矢パターンをVRAM5に
書込むときに、書込回数を計数するカウンタとして使用
される。このステップD02の実行後、ステップD03に進
む。

ステップD03では、CPU3がIDレジスタ4iに数値「003
2」を書込み、VRAM5の横軸の基準アドレス「0032」番地
を指定させる。

次にステップD04において、CPU3はモードスイッチ1e
の設定位置が“END"であるか“BGN"であるかを判断す
る。この場合、上記計算例が期末払いであることから、
モードスイッチ1eは“END"の位置に設定されているの
で、ステップD05が次に実行される。

ステップD05では、IDレジスタ4iの内容「0032」にＹ
レジスタ4gの内容「1300」を加算し、その加算結果「13
32」をIDレジスタ4iに書込む処理を実行する。ステップ
D05の終了後は、ステップD06が実行される。

なお、上記ステップD04においてBGNであると判断され
た場合は、ステップD05を実行せずにステップD06に進
む。

ステップD06は、上記ステップD01により選択されたPM
T矢パターンを矢パターンメモリ部７から読み出し、ID
レジスタ4iによりアドレス指定されるVRAM5の「1332」
番地から順次書込む処理を実行する。この場合、選択さ
れたPMT矢パターンは「負方向Ｓサイズ（矢印長さは８
ドット）」であるから、CPU3は矢パターンメモリ部７の
パターンデータを「0125」番地から下位アドレス方向に
順次読み出すと共に、IDレジスタ4iを「1332」番地から
「1432」番地、「1532」番地、「1632」番地、「1732」
番地、「1331」番地、「1431」番地、……へと順次イン
クリメントし、読み出したパターンデータをVRAM5にOR
加算し、IDレジスタ4iが「1709」番地になったときに処
理を終了する。

次に、ステップD07を実行し、VRAM5にOR加算して書込
まれたPMT矢の先端アドレスをデータメモリ部４のPMT
Traceレジスタ4mに記憶させる。この場合、PMT矢の先端
アドレスはIDレジスタ4iの書込開始番地が「1332」番地
で、PMT矢が負方向に８ドットの長さであることから「1
525」番地である。したがって、数値「1525」PMT Trac
eレジスタ4mに記憶される。

なお、このステップD07の処理は既にPMT Traceレジ
スタ4mに先端アドレスが記憶されている場合は実行され
ない。すなわち、２回目移行のステップD07はPMT Trac
eレジスタ4mにデータを書込まないようにしている。そ
の理由は、後述するトレース処理においてはPMT矢の最
初の１本しかトレースしないためである。

ステップD07の実行後はステップD08を実行する。この
ステップD08では、Ｘレジスタ4fの内容を「＋１」して
「１」とする。次のステップD09によりＸレジスタ4fの
内容「１」がnAレジスタ4hの内容「７」以上であるか否
かを判断する。この場合、判断結果はNOとなり、ステッ
プD10に進む。

ステップD10ではｎレジスタ4aの内容が「15」以上で
あるか否かを判断する。この場合、ｎレジスタ4aの内容
は「７」であるからNOと判断され、ステップD05に戻
る。

ステップD05では上述のように、IDレジスタ4iの内容
「1332」に対してＹレジスタ4gの内容「1300」を加算
し、加算結果「2632」をIDレジスタ4iに書込む。

次のステップD06では、上述と同様にPMT矢パターンを
VRAM5の「2632」番地を書込開始番地として順次OR加算
し、２本目のPMT矢をVRAM5に書込む。

ステップD07では、PMT Traceレジスタ4mに既に先端
アドレスが書込まれているので、処理を省略し、ステッ
プD08に進む。ステップD08において、Ｘレジスタ4fの内
容を「＋１」して「２」とし、ステップD09を実行す
る。ステップD09では、Ｘレジスタ4fの内容「２」がnA
レジスタの内容「７」以上であるか否かを判定する。こ
の場合、判断結果はNOとなりステップD10に進む。以下
同様にステップD09で「Ｘ≧nA」であると判断されるま
で、ステップD05〜D10の処理を繰り返し実行する。つま
り、Ｘレジスタ4fの内容が「７」になるまで上述の処理
が実行されるもので、その時点ではVRAM5には横線と、
１本のPV矢と、７本のPMT矢が書込まれたことになる。
このとき、IDレジスタ4iの内容は「9132」となってい
る。

しかして、ステップD09でYESと判断されると第12図の
処理を終了し、第９図のフローチャートへリターンして
ステップA10が実行される。

なお、期間数ｎが「15」以上の計算例では上記ステッ
プD10の判断結果がYESとなり、ステップD11が実行され
る。このステップD11では、Ｘレジスタ4fの内容が
「６」であるか否かが判断され、YESの場合はステップD
12に進み、NOの場合はステップD05に戻る。したがっ
て、期間数ｎが「15」以上の計算例でも、Ｘ＝０〜５ま
では上述と同様にステップD05〜D11の処理を繰り返し実
行し、６本のPMT矢をVRAM5に書込むものである。そし
て、ステップD11でYESと判断されると、ステップD12が
実行される。

ステップD12では、PMT矢の表示を間引いていることを
示すために、９ドット分の横軸に代わって破線データを
VRAM5に書込む処理を実行する。つまり、CPU3はIDレジ
スタ4iを「4732」、「4832」、……「5432」、「5532」
と順次インクリメントすると共に、「０」と「１」のビ
ットデータを交互に出力してVRAM5に書込んでいく。

このステップD12の処理が終了すると、ステップD13に
進み、IDレジスタ4iに数値「5432」を書込む。ステップ
D13の実行後はステップD06に戻る。すなわち、ステップ
D06ではステップD13の処理によりIDレジスタ4iに書込ん
だ「5432」番地を書込開始番地として、７本目のPMT矢
をVRAM5にOR加算して書込むものである。

以下同様に、ステップD09で「Ｘ≧nA（この場合、「1
2」が記憶されている）」であると判断されるまで、ス
テップD05〜D11の処理が実行される。以上で期間数ｎが
「15」以上の計算例に対する第12図の動作説明を終了す
る。

次に、最初の計算例について第９図のステップA10の
処理を説明する。

ステップA10は第13図に詳細を示すように、元利合計F
Vを表わすFV矢印を表示部２に表示させるために、FV矢
パターンをVRAM5に書込む処理である。

まず、ステップE01ではCPU3がFVレジスタ4eの内容を
読み出し、符号フラグFV_Sと順位フラグFV_Fの内容を判断
し、表示すべきFV矢パターンを選択する。この場合、符
号フラグFV_Sの内容は正データを示す「０」であり、順
位フラグFV_Fの内容は「１」であるから、CPU3は矢パタ
ーンメモリ部７に記憶されたパターンデータのうち「FV
矢の正方向Ｌサイズ」を選択する。

次に、ステップE02を実行し、モードスイッチ1eの設
定位置がENDであるかBGNであるかを判断する。この判断
で、BGNの場合はステップE03に進んでIDレジスタ4iに数
値「9132」を書込むが、この場合はENDと判断されるの
でステップE04が実行される。

ステップE04では、上記ステップE01により選択された
FV矢パターンを矢パターンメモリ部７から読み出し、ID
レジスタ4iによりアドレス指定されるVRAM5に順次書込
む処理を実行する。この場合、IDレジスタ4iの内容は上
記第12図の処理により「9132」となっているので、この
「9132」番地が書込開始番地となる。上記ステップE01
で選択されたFV矢パターンは「正方向のＬサイズ（矢印
長さは24ドット）」であるから、CPU3は矢パターンメモ
リ部７のパターンデータを「0101」番地から上位アドレ
ス方向に順次読み出すと共に、IDレジスタ4iを「9132」
番地から「9232」番地、「9332」番地、「9432」番地、
「9532」番地、「9133」番地、「9233」番地、……へと
順次インクリメントし、読み出したパターンデータをVR
AM5にOR加算し、IDレジスタ4iの内容が「9555」番地に
なったときに処理を終了する。

次に、ステップE05を実行し、VRAM5に書込まれたFV矢
の先端アドレスをデータメモリ部４のFV Traceレジス
タ4nに記憶させる。この場合、FV矢の先端アドレスは、
書込開始番地が「9132」番地で、FV矢が正方向に24ドッ
トの長さであることから「9355」番地である。したがっ
て、FV Traceレジスタ4nには数値「9355」が記憶され
る。

ステップE05の処理が終了すると、第９図のフローチ
ャートの処理へリターンし、ステップA11を実行する。
ステップA11はVRAM5に書込まれた「横軸」、「PV矢」、
「PMT矢」、「FV矢」の表示データを読み出して表示部
２に表示させる処理である。このステップA11ではCPU3
がVRAM5をアドレス制御してデータを読み出し、表示制
御部６に供給すると共に、表示動作を行なわせるための
各種制御信号を表示制御部６に出力する。そして、表示
制御部６はVRAM5から供給されるデータに基づいて表示
駆動信号を発生し、表示部２を表示駆動する。

その結果、第８図（６）に示すように、複利計算１に
対応する「現金の流れ図」が表示部２に表示される。

ここで、第８図（７）に示すように、▲［TRACE］▼
キーを操作するとトレース処理が実行され、まず最初
に、表示画面の最下段に元金PVを示す数値データが「PV
＝−100000」という形で表示されると共に、PV矢の先端
が点滅して、その矢印がPVであることを示す。このよう
な表示を行わせるためには、まずPVレジスタ4cの内容を
読みだしてVRAM5に書込むと共に、PV Traceレジスタ4l
の内容に対応するアドレスを点滅駆動させる処理を実行
すればよい。そして、▲［TRACE］▼キーをもう一度操
作すると、今度はPMTレジスタ4dの内容がVRAM5に書込ま
れて「PMT＝−10000」というデータが表示画面の最下段
に表示されると共に、PMT Traceレジスタ4mの内容に基
づいて最左端のPMT矢の先端が点滅駆動される。

さらにもう一度▲［TRACE］▼キーを操作すると、FV
レジスタ4eの内容がVRAM5に書込まれて「FV＝170535」
というデータが表示画面の最下段に表示されると共に、
FV Traceレジスタ4nの内容に基づいてFV矢の先端が点
滅駆動される。

〔他の実施例〕

次に、第14図を参照してこの発明の他の実施例を説明
する。

第14図（Ａ）は単利計算の例を示しており、日数ｎ、
年利ｉ％および元金PVを入力して、利息INT、将来額SFV
（＝PV＋INT）および元金PVを示す「現金の流れ図」を
表示させるものである。

第14図（Ｂ）は債権計算の例を示しており、目標利回
りｉ％、年間利払い利率PMT、買付日および償還日を入
力して、債権価格PRC、年間利払い利率PMT、買付価格PV
を示す「現金の流れ図」を表示させるものである。

第14図（ｃ）は投資評価計算の例を示しており、複数
の入出金データCF₀〜CF₆、年利ｉ％を入力して、純当初
価値NPVを計算し、入出金データCF₀〜CF₆を示す「現金
の流れ図」を表示させるものである。

〔発明の効果〕

以上詳記したように、この発明によれば金融計算にお
ける金融データの流れを少なくとも２本の柱によりグラ
フ化して分かり易く表示するようにしたので、日時の経
過や入出金の状態を視覚的にとらえることができ、金融
計算のシュミレーションや正誤の確認などに利用できる
実用上大変便利な金融グラフ表示制御装置を提供するこ
とができる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図は、外観平面図、第２図は回路ブロック図、第３図はデータメモリ部の内容構成を示す図、第４図はレジスタの内部構成を示す図、第５図はVRAMの内部構成を示す図、第６図は矢パターンの種類を示す図、第７図は矢パターンメモリ部に記憶されたパターンデー
タの例を示す図、第８図はキー操作に応じた表示状態を示す図、第９図は全体の処理内容を示すフローチャート、第10図はPV矢パターン書込の処理内容を示すフローチャ
ート、第11図は横軸ｎ等分の処理内容を示すフローチャート、第12図はPMT矢パターン書込の処理内容を示すフローチ
ャート、第13図はFV矢パターン書込の処理内容を示すフローチャ
ート、第14図は他の計算例に応じた表示状態を示す図である。１……キー入力部、２……表示部、３……CPU、４……
データメモリ部、５……VRAM、６……表示制御部、７…
…矢パターンメモリ部。

フロントページの続き (56)参考文献特開昭58−109956（ＪＰ，Ａ) 特開昭59−17656（ＪＰ，Ａ) 特開昭61−267856（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】複数の正と負との各金融データを記憶する
データ記憶手段と、受取金額の大きさを示す長さの異なる上向きの柱のパタ
ーンと、支払金額の大きさを示す長さの異なる下向きの
柱のパターンとが予め複数記憶されているパターン記憶
手段と、このパターン記憶手段に記憶された複数の柱のパターン
の中から上記複数の正と負との各金融データに対応した
長さで、かつ、正または負の金融データに対応した上向
きまたは下向きの柱のパターンを選択する柱選択手段
と、この柱選択手段により選択された上向きまたは下向きの
柱のパターンを上記金融データの時系列の金融のグラフ
として配列するグラフ作成手段と、このグラフ作成手段により作成された金融のグラフを表
示させるように制御する表示制御手段と、を具備したことを特徴とする金融グラフ表示制御装置。
【請求項２】前記パターン記憶手段に記憶されている長
さの異なる柱のパターンは、矢印形状のパターンである
ことを特徴とする特許請求の範囲第１項記載の金融グラ
フ表示制御装置。
【請求項３】上記グラフ作成手段は、グラフの表示範囲に応じて上記柱設定手段により設定さ
れた柱の配置間隔を変更し、この変更された配置間隔で
各柱をグラフとして作成するグラフ変更作成手段を備え
たことを特徴とする特許請求の範囲第１項記載の金融グ
ラフ表示制御装置。