JP2966576B2 - 直流電圧出力装置 - Google Patents
直流電圧出力装置Info
- Publication number
- JP2966576B2 JP2966576B2 JP12929791A JP12929791A JP2966576B2 JP 2966576 B2 JP2966576 B2 JP 2966576B2 JP 12929791 A JP12929791 A JP 12929791A JP 12929791 A JP12929791 A JP 12929791A JP 2966576 B2 JP2966576 B2 JP 2966576B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diffusion layer
- base
- phototransistor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Description
【0001】
【産業上の利用分野】本発明は、プログラムコントロー
ラ等に使用されるフォトトランジスタを使用した直流電
圧出力回路の改良に関するもので、単一で構成するため
の構造に関するものである。
ラ等に使用されるフォトトランジスタを使用した直流電
圧出力回路の改良に関するもので、単一で構成するため
の構造に関するものである。
【0002】
【従来の技術】プログラムコントローラの直流出力回路
の電圧は、主に5,12,24ボルト等であり、電流は
300mA程度が主流である。電流増幅率の関係および
入出力直線性の点からダーリントン回路がよく使用され
る。
の電圧は、主に5,12,24ボルト等であり、電流は
300mA程度が主流である。電流増幅率の関係および
入出力直線性の点からダーリントン回路がよく使用され
る。
【0003】図3は、ダーリントン接続された直流電圧
出力回路の一例の回路である。同図において、フォトト
ランジスタ17はフォトダイオード24のような発光源
からの光により制御される。この両者はフォトカプラ2
2として一体に形成されていることが多い。このフォト
トランジスタ17の出力は出力段用のトランジスタ19
のベースコレクタ間に供給され、トランジスタ19のベ
ースは抵抗20を介してそのエミッタ側に接続されてい
る。またトランジスタ19のベース・コレクタ間にはツ
ェナーダイオード18が接続されている。そしてこの回
路は図3の点線で囲まれた部分すなわち、少なくともフ
ォトトランジスタ17を含む部分、ツェナーダイオード
18を内蔵したトランジスタ19よりなる部分23およ
び抵抗20等の3つの素子から形成されている。
出力回路の一例の回路である。同図において、フォトト
ランジスタ17はフォトダイオード24のような発光源
からの光により制御される。この両者はフォトカプラ2
2として一体に形成されていることが多い。このフォト
トランジスタ17の出力は出力段用のトランジスタ19
のベースコレクタ間に供給され、トランジスタ19のベ
ースは抵抗20を介してそのエミッタ側に接続されてい
る。またトランジスタ19のベース・コレクタ間にはツ
ェナーダイオード18が接続されている。そしてこの回
路は図3の点線で囲まれた部分すなわち、少なくともフ
ォトトランジスタ17を含む部分、ツェナーダイオード
18を内蔵したトランジスタ19よりなる部分23およ
び抵抗20等の3つの素子から形成されている。
【0004】この出力回路に、負荷としてインダクタン
ス(L)を使用した場合には、OFF時にインダクタン
スで発生する逆起電力(サージ電圧)により、出力段の
トランジスタ19のコレクタ・エミッタ間耐圧(BV
C E O )は、通常350ボルト以上必要である。このた
め従来の出力回路は、図に示されるように上記サージ電
圧の保護回路として、トランジスタ19のベース・コレ
クタ間にツェナーダイオード18を接続し、出力回路の
トランジスタ19のコレクタ・エミッタ間耐圧(BV
C E O )は、60〜70ボルトとしている。
ス(L)を使用した場合には、OFF時にインダクタン
スで発生する逆起電力(サージ電圧)により、出力段の
トランジスタ19のコレクタ・エミッタ間耐圧(BV
C E O )は、通常350ボルト以上必要である。このた
め従来の出力回路は、図に示されるように上記サージ電
圧の保護回路として、トランジスタ19のベース・コレ
クタ間にツェナーダイオード18を接続し、出力回路の
トランジスタ19のコレクタ・エミッタ間耐圧(BV
C E O )は、60〜70ボルトとしている。
【0005】
【発明が解決しようとする課題】従来の回路では、フォ
トトランジスタ,ツェナーダイオードを内蔵したトラン
ジスタおよび抵抗の3つの部品を組み立てていた。本発
明は作業能率向上のため、直流電圧出力回路を単一の部
品で構成するための構造を提供することを目的とする。
トトランジスタ,ツェナーダイオードを内蔵したトラン
ジスタおよび抵抗の3つの部品を組み立てていた。本発
明は作業能率向上のため、直流電圧出力回路を単一の部
品で構成するための構造を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明においては、半導
体基板の表面に、フォトトランジスタと、その出力によ
り制御されるトランジスタと、抵抗となる拡散層と、こ
れらを接続する配線等を形成し、トランジスタのベース
を構成する第1の導電型の拡散層の周縁に第2の導電型
の拡散層を設け、この第2の導電型の拡散層とトランジ
スタのコレクタとの間にツェナーダイオードを形成し
た。
体基板の表面に、フォトトランジスタと、その出力によ
り制御されるトランジスタと、抵抗となる拡散層と、こ
れらを接続する配線等を形成し、トランジスタのベース
を構成する第1の導電型の拡散層の周縁に第2の導電型
の拡散層を設け、この第2の導電型の拡散層とトランジ
スタのコレクタとの間にツェナーダイオードを形成し
た。
【0007】
【作用】前記のように、出力段のトランジスタのベース
を構成する第1の導電型の拡散層の周縁に第2の導電型
の拡散層を設けてあるから、ツェナーダイオードを内蔵
したトランジスタの形成が簡単になり、直流電圧出力回
路を構成する各部品を半導体基板の表面に容易に形成す
ることができる。
を構成する第1の導電型の拡散層の周縁に第2の導電型
の拡散層を設けてあるから、ツェナーダイオードを内蔵
したトランジスタの形成が簡単になり、直流電圧出力回
路を構成する各部品を半導体基板の表面に容易に形成す
ることができる。
【0008】
【実施例】図1は本発明の一実施例の略断面図である。
例えば、N型半導体基板1の表面の右側にはフォトトラ
ンジスタ、左側には出力段のトランジスタおよびボロン
拡散による抵抗5が形成されている。フォトトランジス
タのベース3および出力段のトランジスタのベース4も
ボロン拡散により形成される。次にフォトトランジスタ
のベース3および出力段のトランジスタのベース4の表
面の一部にリンを拡散して、それぞれのトランジスタの
エミッタ6および7を形成する。同時にN型半導体基板
1の周縁にN+ 型のチャネルストッパ8が形成される。
さらにイオン注入技術により、出力段のトランジスタの
ベース4の周縁部にN型の不純物拡散層9を形成する。
これらの表面は保護用の酸化膜15で覆われ、必要な部
分に穴を開け、たとえばアルミニウムを蒸着しフォトト
ランジスタのベース電極10、エミッタ電極11ならび
に出力段のトランジスタのエミッタ電極12を形成す
る。エミッタ電極11はさらに延長して出力段のトラン
ジスタのベース4の電極と接続する。エミッタ電極12
はさらに延長して抵抗5の電極と接続される。チャネル
ストッパ8の表面およびベース3とN型半導体基板1の
接合の表面、および抵抗5とN型半導体基板1との接合
の表面にはそれぞれ酸化膜15を介してアルミニウムを
蒸着したガードリング13および14が形成されてい
る。N型半導体基板1の背面にはN+ 型拡散層2を形成
し、その全面にAuを蒸着しコレクタ電極16が形成さ
れる。
例えば、N型半導体基板1の表面の右側にはフォトトラ
ンジスタ、左側には出力段のトランジスタおよびボロン
拡散による抵抗5が形成されている。フォトトランジス
タのベース3および出力段のトランジスタのベース4も
ボロン拡散により形成される。次にフォトトランジスタ
のベース3および出力段のトランジスタのベース4の表
面の一部にリンを拡散して、それぞれのトランジスタの
エミッタ6および7を形成する。同時にN型半導体基板
1の周縁にN+ 型のチャネルストッパ8が形成される。
さらにイオン注入技術により、出力段のトランジスタの
ベース4の周縁部にN型の不純物拡散層9を形成する。
これらの表面は保護用の酸化膜15で覆われ、必要な部
分に穴を開け、たとえばアルミニウムを蒸着しフォトト
ランジスタのベース電極10、エミッタ電極11ならび
に出力段のトランジスタのエミッタ電極12を形成す
る。エミッタ電極11はさらに延長して出力段のトラン
ジスタのベース4の電極と接続する。エミッタ電極12
はさらに延長して抵抗5の電極と接続される。チャネル
ストッパ8の表面およびベース3とN型半導体基板1の
接合の表面、および抵抗5とN型半導体基板1との接合
の表面にはそれぞれ酸化膜15を介してアルミニウムを
蒸着したガードリング13および14が形成されてい
る。N型半導体基板1の背面にはN+ 型拡散層2を形成
し、その全面にAuを蒸着しコレクタ電極16が形成さ
れる。
【0009】図2は図1による装置の等価回路図であ
る。図3と同一の部分には同一の符号を付してある。図
2の場合は発光源が内蔵されていない。図2におけるダ
イオード21は拡散により形成された抵抗5とN型半導
体基板1との間に形成される寄生ダイオードである。
る。図3と同一の部分には同一の符号を付してある。図
2の場合は発光源が内蔵されていない。図2におけるダ
イオード21は拡散により形成された抵抗5とN型半導
体基板1との間に形成される寄生ダイオードである。
【0010】
【発明の効果】以上のように本発明によれば、インダク
タンス負荷時のサージ電圧に対する保護回路であるツェ
ナーダイオードを内蔵したチップを、容易に形成するこ
とができ、ダーリントン接続により直流電圧出力回路が
簡単に構成できる。
タンス負荷時のサージ電圧に対する保護回路であるツェ
ナーダイオードを内蔵したチップを、容易に形成するこ
とができ、ダーリントン接続により直流電圧出力回路が
簡単に構成できる。
【図1】本発明の一実施例の略断面図である。
【図2】図1の等価回路図である。
【図3】従来の回路図の一例である。
1 N型半導体基板 3,4 ベース 5 抵抗 6,7 エミッタ 8 チャネルストッパ 9 N型不純物拡散層 10,11,12 電極 13,14 ガードリング 16 コレクタ電極 17 フォトトランジスタ 18 ツェナーダイオード 19 トランジスタ
Claims (1)
- 【請求項1】 半導体基板の表面に形成されたフォトト
ランジスタと、その出力により制御されるトランジスタ
と、抵抗を形成する拡散層と、これらを接続する配線と
よりなり、トランジスタのべースを構成する第1の導電
型の拡散層の周縁に第2の導電型の拡散層を設け、この
第2の導電型の拡散層とトランジスタのコレクタとの間
にツェナーダイオードを形成したことを特徴とする直流
電圧出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12929791A JP2966576B2 (ja) | 1991-05-31 | 1991-05-31 | 直流電圧出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12929791A JP2966576B2 (ja) | 1991-05-31 | 1991-05-31 | 直流電圧出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04354169A JPH04354169A (ja) | 1992-12-08 |
JP2966576B2 true JP2966576B2 (ja) | 1999-10-25 |
Family
ID=15006091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12929791A Expired - Fee Related JP2966576B2 (ja) | 1991-05-31 | 1991-05-31 | 直流電圧出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2966576B2 (ja) |
-
1991
- 1991-05-31 JP JP12929791A patent/JP2966576B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04354169A (ja) | 1992-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5469095A (en) | Bridge circuit for driving an inductive load with a shoot-through prevention circuit | |
JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
JPH0121703B2 (ja) | ||
JP2966576B2 (ja) | 直流電圧出力装置 | |
JPH0521344B2 (ja) | ||
JPH0378787B2 (ja) | ||
JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
JP3018417B2 (ja) | 集積回路用保護装置 | |
JPH08321588A (ja) | 静電気放電保護回路 | |
JPS6230703B2 (ja) | ||
JPH02220507A (ja) | エミッタホロワ回路 | |
JP3199857B2 (ja) | 伝導度変調型mosfet | |
JPH0475371A (ja) | 半導体集積回路 | |
JPH07104743B2 (ja) | 電源回路 | |
JP2878817B2 (ja) | 静電保護回路 | |
JPH07235601A (ja) | バイポーラ半導体集積回路 | |
JP2596957B2 (ja) | 光結合素子 | |
JP3135363B2 (ja) | 半導体集積回路 | |
JP2803887B2 (ja) | 半導体集積装置 | |
JP2614261B2 (ja) | 半導体スイッチング素子 | |
US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
JP2558201Y2 (ja) | 過電圧保護回路 | |
JPS58159384A (ja) | ダ−リントンフオトトランジスタ | |
JP2953026B2 (ja) | 半導体集積回路装置の静電保護装置 | |
JPS627160A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |