JP2958336B2 - 光検出回路 - Google Patents
光検出回路Info
- Publication number
- JP2958336B2 JP2958336B2 JP63218218A JP21821888A JP2958336B2 JP 2958336 B2 JP2958336 B2 JP 2958336B2 JP 63218218 A JP63218218 A JP 63218218A JP 21821888 A JP21821888 A JP 21821888A JP 2958336 B2 JP2958336 B2 JP 2958336B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- circuit
- transistor
- current
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 3
- 238000002407 reforming Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Business, Economics & Management (AREA)
- General Business, Economics & Management (AREA)
- Strategic Management (AREA)
- Accounting & Taxation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、光の出現を検出するために使用される光検
出回路に関するものである。この光検出回路は、好まし
くは、電子集積回路の分野で使用され、光検出回路を保
護すべき集積回路と同じ基板上に集積化して、この集積
回路が受ける光を感知する。
出回路に関するものである。この光検出回路は、好まし
くは、電子集積回路の分野で使用され、光検出回路を保
護すべき集積回路と同じ基板上に集積化して、この集積
回路が受ける光を感知する。
従来の技術 電子集積回路には、秘密の性格のものがある。それ
は、記憶されている情報が秘密でなければならないとい
う理由か、もしくは、動作が人に知られないようにしな
ければならないという理由からである。一般に、偽造等
を防ごうとする場合、もしくは特にメモリカードで秘密
のアルゴリズムの再構成を防止するために、動作が人に
知られないようにされる。実際、製造の最後に集積回路
を被覆するパッシペーション層を除去すると、演繹法に
よってこの集積回路の動作を知り、理解することが可能
であることが知られている。この目的で、パッシベーシ
ョン層を除去した後、電子顕微鏡でこの回路の接続部の
電流の流れを観察しながら、回路の動作を選択する。電
流によって半導体部分に局部的な機械応力が発生する。
それから、集積回路に関する動作の情報を演繹すること
ができる。
は、記憶されている情報が秘密でなければならないとい
う理由か、もしくは、動作が人に知られないようにしな
ければならないという理由からである。一般に、偽造等
を防ごうとする場合、もしくは特にメモリカードで秘密
のアルゴリズムの再構成を防止するために、動作が人に
知られないようにされる。実際、製造の最後に集積回路
を被覆するパッシペーション層を除去すると、演繹法に
よってこの集積回路の動作を知り、理解することが可能
であることが知られている。この目的で、パッシベーシ
ョン層を除去した後、電子顕微鏡でこの回路の接続部の
電流の流れを観察しながら、回路の動作を選択する。電
流によって半導体部分に局部的な機械応力が発生する。
それから、集積回路に関する動作の情報を演繹すること
ができる。
メモリカードの分野では、使用される集積回路は、通
常、不揮発性であり、そのメモリセルはフローティング
ゲートを有するトランジスタを備えている。これらの集
積回路には、プログラム可能であるだけでなく、チップ
に紫外線を照射することによって消去可能なものがあ
る。この光線のスペクトルは、可視域の外に位置する。
これらの回路の製造の最後に、チップを透明なパッシベ
ーション層によって被覆する。集積回路の動作が良好か
どうか前もって試験作動させた後に、記憶したテスト情
報を透明なパッシベーション層を介して消去して、購買
者が望みのままに使用するために再度メモリを未使用状
態にすることができる。この試験作動が終了するとすぐ
に、このようにパッシベーション層を被せた集積回路を
不透明な支持体に埋め込む。特にキャッシュカード型の
メモリカードの分野では、この不透明な支持体は、カー
ドのプラスチック材料によって形成される。
常、不揮発性であり、そのメモリセルはフローティング
ゲートを有するトランジスタを備えている。これらの集
積回路には、プログラム可能であるだけでなく、チップ
に紫外線を照射することによって消去可能なものがあ
る。この光線のスペクトルは、可視域の外に位置する。
これらの回路の製造の最後に、チップを透明なパッシベ
ーション層によって被覆する。集積回路の動作が良好か
どうか前もって試験作動させた後に、記憶したテスト情
報を透明なパッシベーション層を介して消去して、購買
者が望みのままに使用するために再度メモリを未使用状
態にすることができる。この試験作動が終了するとすぐ
に、このようにパッシベーション層を被せた集積回路を
不透明な支持体に埋め込む。特にキャッシュカード型の
メモリカードの分野では、この不透明な支持体は、カー
ドのプラスチック材料によって形成される。
発明が解決しようとする課題 本発明が解決しようとする問題は、不正を働こうとす
る者がユーザによってプログラムされた後のカードの半
導体チップを取り出し、それを電子顕微鏡で観察して、
その動作を演繹しようとしたり、もしくは少なくともそ
のアクセスコードを無効にしようとすることを防ぐこと
である。
る者がユーザによってプログラムされた後のカードの半
導体チップを取り出し、それを電子顕微鏡で観察して、
その動作を演繹しようとしたり、もしくは少なくともそ
のアクセスコードを無効にしようとすることを防ぐこと
である。
集積回路、特に、電気的に消去可能なメモリ、もしく
は一回だけしかプログラミングされないメモリには、不
透明なパッシベーション層を備えるものがある。これら
の回路では、照度を測定すると、最終的に、これが制御
しようとしているパッシベーション層除去動作になって
いる。
は一回だけしかプログラミングされないメモリには、不
透明なパッシベーション層を備えるものがある。これら
の回路では、照度を測定すると、最終的に、これが制御
しようとしているパッシベーション層除去動作になって
いる。
課題を解決するための手段 本発明の目的は、この型の集積回路の露光を検出、必
要ならば無効化することである。この目的のために研究
中に、ダイオードの接合部、もしくは、トランジスタの
逆バイアスされたドレイン−チャネル領域の接合部は、
光に対して異なる反応を示すことが分かった。実際、光
は、逆バイアスされた接合の漏れ電流を約1000倍大きく
する。従って、本発明は、この原理に基づき、この原理
を最大限利用するものである。このようにして、直接の
光、もしくは周囲の光を検知する検出器を形成すること
ができる。
要ならば無効化することである。この目的のために研究
中に、ダイオードの接合部、もしくは、トランジスタの
逆バイアスされたドレイン−チャネル領域の接合部は、
光に対して異なる反応を示すことが分かった。実際、光
は、逆バイアスされた接合の漏れ電流を約1000倍大きく
する。従って、本発明は、この原理に基づき、この原理
を最大限利用するものである。このようにして、直接の
光、もしくは周囲の光を検知する検出器を形成すること
ができる。
従って、本発明は、検出する光を受ける接合部を備え
る光検出回路であって、この接合部が電流ジェネレータ
によって逆バイアスされており、上記電流ジェネレータ
が、制限された大きさの電流を供給するように導通限界
状態にバイアスされたトランジスタを備え、この電流の
大きさが接合部が光を受けていないときの逆方向飽和電
流よりもわずかに大きく、上記接合部の両端の電圧が光
の強さに対応して変化することを特徴とする光検出回路
を提供することを目的とする。
る光検出回路であって、この接合部が電流ジェネレータ
によって逆バイアスされており、上記電流ジェネレータ
が、制限された大きさの電流を供給するように導通限界
状態にバイアスされたトランジスタを備え、この電流の
大きさが接合部が光を受けていないときの逆方向飽和電
流よりもわずかに大きく、上記接合部の両端の電圧が光
の強さに対応して変化することを特徴とする光検出回路
を提供することを目的とする。
本発明は、図面を参照して行う以下の実施例の説明に
よってより明らかとなろう。但し、これらの実施例は、
本発明を何ら限定するものではない。
よってより明らかとなろう。但し、これらの実施例は、
本発明を何ら限定するものではない。
実施例 第１図は、本発明による光検出回路を示している。こ
の回路は、電流ジェネレータによって逆バイアスされた
ダイオード１に含まれる接合部を備える。好ましい実施
例では、電流ジェネレータは、制御回路17によってゲー
ト３に印加された制御電圧によって導通限界状態に維持
されたトランジスタ２によって構成されている。この場
合、導通限界状態とは、トランジスタ２のゲート−ソー
ス間電圧がスレッショルド電圧よりもわずかに大きい状
態である。このとき、トランジスタ２には制限された大
きさの電流Imしか流れない。トランジスタ２のバイアス
を正確にするために、トランジスタ２は、電力供給源Vc
cとオフ状態のトランジスタ４との間に直列に接続され
ている。図示した実施例では、トランジスタ２はＰチャ
ネルトランジスタであり、トランジスタ４はＮチャネル
トランジスタである。トランジスタ４は、そのゲート５
をドレイン６と同じアース電位に接続することによって
オフ状態にある。
の回路は、電流ジェネレータによって逆バイアスされた
ダイオード１に含まれる接合部を備える。好ましい実施
例では、電流ジェネレータは、制御回路17によってゲー
ト３に印加された制御電圧によって導通限界状態に維持
されたトランジスタ２によって構成されている。この場
合、導通限界状態とは、トランジスタ２のゲート−ソー
ス間電圧がスレッショルド電圧よりもわずかに大きい状
態である。このとき、トランジスタ２には制限された大
きさの電流Imしか流れない。トランジスタ２のバイアス
を正確にするために、トランジスタ２は、電力供給源Vc
cとオフ状態のトランジスタ４との間に直列に接続され
ている。図示した実施例では、トランジスタ２はＰチャ
ネルトランジスタであり、トランジスタ４はＮチャネル
トランジスタである。トランジスタ４は、そのゲート５
をドレイン６と同じアース電位に接続することによって
オフ状態にある。
この検出器は、以下のように動作する。ダイオード１
の接合部が光を受けていない時、その電圧−電流特性曲
線Ｖ−Ｉは第２図に示した曲線７である。この接合部が
逆バイアスされているので特性曲線の第３象限が使用さ
れる。トランジスタ２は、導通限界状態で駆動されてお
り、電流Imしか供給することしかできない。しかし、こ
の電流Imは、ダイオード１の接合部の逆方向飽和電流Is
より大きい。従って、この接合部は、供給電圧Vccから
トランジスタ２内のドレイン−ソース間電圧降下を引い
たものにほぼ等しい電位差DVを受ける。
の接合部が光を受けていない時、その電圧−電流特性曲
線Ｖ−Ｉは第２図に示した曲線７である。この接合部が
逆バイアスされているので特性曲線の第３象限が使用さ
れる。トランジスタ２は、導通限界状態で駆動されてお
り、電流Imしか供給することしかできない。しかし、こ
の電流Imは、ダイオード１の接合部の逆方向飽和電流Is
より大きい。従って、この接合部は、供給電圧Vccから
トランジスタ２内のドレイン−ソース間電圧降下を引い
たものにほぼ等しい電位差DVを受ける。
ダイオード１の接合部が矢印Ｌによって示したように
光を受けると、特性曲線７は、矢印Ｄによって示すよう
に曲線８の位置にシフトされる。これは、逆方向飽和電
流が極めて大きくなったことを意味する。図面には示さ
なかったが、実際には約1000倍の大きさにもなる。従っ
て、トランジスタ２は導通限界状態にあるので限られた
電流Imしか供給できないため、ダイオード１の接合部の
両端間に新しい電圧降下CVが生じる。実際、光が１つの
状態からもう１つの状態に変化する時、電流Imは必ずし
も一定ではない。しかし、接合部の飽和電流の変化が極
めて大きいことを考慮すると、この近似は正当化され
る。従って、ダイオード１との接合部が接続されている
トランジスタ２と４との間の中点９の電位は、光によっ
て、（DV−CV）に等しい電圧降下する。この電位降下
は、再形成及び使用回路10で、光検出信号として使用さ
れる。
光を受けると、特性曲線７は、矢印Ｄによって示すよう
に曲線８の位置にシフトされる。これは、逆方向飽和電
流が極めて大きくなったことを意味する。図面には示さ
なかったが、実際には約1000倍の大きさにもなる。従っ
て、トランジスタ２は導通限界状態にあるので限られた
電流Imしか供給できないため、ダイオード１の接合部の
両端間に新しい電圧降下CVが生じる。実際、光が１つの
状態からもう１つの状態に変化する時、電流Imは必ずし
も一定ではない。しかし、接合部の飽和電流の変化が極
めて大きいことを考慮すると、この近似は正当化され
る。従って、ダイオード１との接合部が接続されている
トランジスタ２と４との間の中点９の電位は、光によっ
て、（DV−CV）に等しい電圧降下する。この電位降下
は、再形成及び使用回路10で、光検出信号として使用さ
れる。
ある実施例では、トランジスタ２によって形成されて
いる電流ジェネレータのバイアス回路17は、直列に接続
された、導通状態の２つのトランジスタを備える。第１
のトランジスタ11は、例えば、Ｐチャネルトランジスタ
で、そのソースは電力供給源Vccに接続されており、そ
のドレインはトランジスタ２のゲート３に接続されてい
る。Ｐチャネルトランジスタ11のゲート12もまたゲート
３に接続されている。第２のトランジスタ13はＮチャネ
ルトランジスタであり、そのドレインはゲート３に接続
されており、そのソースはアースに接続されている。ト
ランジスタ13のゲート14は、電力供給源Vccに接続され
ている。これらのトランジスタの極性を考慮すると、こ
の接続法によってどちらのトランジスタも導通になる。
これらのトランジスタは、その直列に接続された導通抵
抗成分により分圧器ブリッジを形成している。
いる電流ジェネレータのバイアス回路17は、直列に接続
された、導通状態の２つのトランジスタを備える。第１
のトランジスタ11は、例えば、Ｐチャネルトランジスタ
で、そのソースは電力供給源Vccに接続されており、そ
のドレインはトランジスタ２のゲート３に接続されてい
る。Ｐチャネルトランジスタ11のゲート12もまたゲート
３に接続されている。第２のトランジスタ13はＮチャネ
ルトランジスタであり、そのドレインはゲート３に接続
されており、そのソースはアースに接続されている。ト
ランジスタ13のゲート14は、電力供給源Vccに接続され
ている。これらのトランジスタの極性を考慮すると、こ
の接続法によってどちらのトランジスタも導通になる。
これらのトランジスタは、その直列に接続された導通抵
抗成分により分圧器ブリッジを形成している。
好ましい１実施例では、集積回路を形成するために使
用される半導体基板は、Ｐ形半導体基板である。この場
合、Ｐ形チャネルトランジスタ11はN-形にドープされた
ウェル15内に形成しなければならない。いわゆる基板効
果を除去するために、トランジスタ11のウェル15を、導
体16を介してこのトランジスタ11のソースに接続する。
トランジスタ２のゲート３に印加できる電圧は、トラン
ジスタ及び13の各々のサイズによって異なる。実際に
は、トランジスタ11は、トランジスタ13より極めて大き
く、従って、その導通抵抗はトランジスタ13の導通抵抗
よりかなり小さい。かくして、ゲート３の電圧は、Vcc
−Vdsにほぼ等しい。なお、Vdsの値は、トランジスタ２
が導通の時の電圧の降下を示している。トランジスタ２
は、常に導通状態にあり、ほぼ一定な電流を供給できる
定電流ジェネレータのように動作する。従って、ダイオ
ード１の接合部が光を受けた時、この接合部を逆方向に
飽和させるほど十分な電流を供給することはできない。
従って、この接合部には、小さな電位降下CVしか生じな
い。
用される半導体基板は、Ｐ形半導体基板である。この場
合、Ｐ形チャネルトランジスタ11はN-形にドープされた
ウェル15内に形成しなければならない。いわゆる基板効
果を除去するために、トランジスタ11のウェル15を、導
体16を介してこのトランジスタ11のソースに接続する。
トランジスタ２のゲート３に印加できる電圧は、トラン
ジスタ及び13の各々のサイズによって異なる。実際に
は、トランジスタ11は、トランジスタ13より極めて大き
く、従って、その導通抵抗はトランジスタ13の導通抵抗
よりかなり小さい。かくして、ゲート３の電圧は、Vcc
−Vdsにほぼ等しい。なお、Vdsの値は、トランジスタ２
が導通の時の電圧の降下を示している。トランジスタ２
は、常に導通状態にあり、ほぼ一定な電流を供給できる
定電流ジェネレータのように動作する。従って、ダイオ
ード１の接合部が光を受けた時、この接合部を逆方向に
飽和させるほど十分な電流を供給することはできない。
従って、この接合部には、小さな電位降下CVしか生じな
い。
ダイオード１の接合部が光を受けた時、Ｎチャネルト
ランジスタであるトランジスタ４は、そのドレイン領域
18と半導体集積回路基板19（第３図）との間がN+P-形ダ
イオードを形成する。このダイオード18−19もまた逆バ
イアスされている。従って、そのダイオードが光を受け
ると、その逆電圧−電流特性曲線と同じ型の変化を示
す。実際には、これらの接合の１方のみ、すなわち、ダ
イオード１もしくはトランジスタ４の接合18−19が使用
される。事実、逆電圧−電流特性曲線が光に応じて最大
に移動する接合が、その装置の中点に現れる電圧を対応
するようにシフトさせる。言い換えれば、この点から見
て、２つの接合のうち１つは、不必要である。それにも
かかわらず、この実施例のように２つの接合部を設ける
ことによって、光に極めて大きい感度を示す接合部の中
で、接合のどちらかの側の不純物濃度が最も低いものが
同時に最も有効であることを示すことができる。（これ
は、計算によって確認できる。）従って、N+P-形もしく
はN-P+形接合は、N-P-形接合より効果的ではない。
ランジスタであるトランジスタ４は、そのドレイン領域
18と半導体集積回路基板19（第３図）との間がN+P-形ダ
イオードを形成する。このダイオード18−19もまた逆バ
イアスされている。従って、そのダイオードが光を受け
ると、その逆電圧−電流特性曲線と同じ型の変化を示
す。実際には、これらの接合の１方のみ、すなわち、ダ
イオード１もしくはトランジスタ４の接合18−19が使用
される。事実、逆電圧−電流特性曲線が光に応じて最大
に移動する接合が、その装置の中点に現れる電圧を対応
するようにシフトさせる。言い換えれば、この点から見
て、２つの接合のうち１つは、不必要である。それにも
かかわらず、この実施例のように２つの接合部を設ける
ことによって、光に極めて大きい感度を示す接合部の中
で、接合のどちらかの側の不純物濃度が最も低いものが
同時に最も有効であることを示すことができる。（これ
は、計算によって確認できる。）従って、N+P-形もしく
はN-P+形接合は、N-P-形接合より効果的ではない。
第３図に、本発明による検出器の装置の断面を概略的
に示した。P-形半導体基板19に、N-形不純物の濃度を有
するウェル20を形成する。このウェル20に、電流ジェネ
レータのトランジスタ２が設けられている。トランジス
タ２のソース21は、電力供給源Vccに接続されている。
トランジスタ２のゲート３は制御回路17に接続されてお
り、このトランジスタ２のドレイン22は、第１にトラン
ジスタ４のドレイン18に接続され、第２にダイオード１
のカソード23に接続されている。このダイオード１は、
実際には、ウェル20と同じ方法で、同時に形成される。
このダイオードは、そのカソード領域にN-不純物を有
し、そのアノードはP-形にドープされた基板そのものに
よって構成されている。その接続を改良するためには、
N+形にドープされたコンタクト領域24をこの方法の後段
でN+形にドープできるならばそのように形成する。同様
に、基板及びトランジスタ４のソース６は、基板コンタ
クト25を形成することによってアースに接続される。ダ
イオード１の接合部及び接合部18−19のどちらかが卓越
した効果を有するかに応じて、他方の接合部を除くこと
ができる。
に示した。P-形半導体基板19に、N-形不純物の濃度を有
するウェル20を形成する。このウェル20に、電流ジェネ
レータのトランジスタ２が設けられている。トランジス
タ２のソース21は、電力供給源Vccに接続されている。
トランジスタ２のゲート３は制御回路17に接続されてお
り、このトランジスタ２のドレイン22は、第１にトラン
ジスタ４のドレイン18に接続され、第２にダイオード１
のカソード23に接続されている。このダイオード１は、
実際には、ウェル20と同じ方法で、同時に形成される。
このダイオードは、そのカソード領域にN-不純物を有
し、そのアノードはP-形にドープされた基板そのものに
よって構成されている。その接続を改良するためには、
N+形にドープされたコンタクト領域24をこの方法の後段
でN+形にドープできるならばそのように形成する。同様
に、基板及びトランジスタ４のソース６は、基板コンタ
クト25を形成することによってアースに接続される。ダ
イオード１の接合部及び接合部18−19のどちらかが卓越
した効果を有するかに応じて、他方の接合部を除くこと
ができる。
好ましい１実施例では、再形成回路10（第１図）は、
少なくとも２つのインバータ、好ましくは、３つのイン
バータを備え、光が検出された時に所与の極性信号とそ
れと反対の極性の信号を発生させる。電力供給源とアー
スとの間に直列に接続されたＰチャネルトランジスタ26
とＮチャネルトランジスタ27とを備える第１のインバー
タは、その入力29に低レベルを受けた時、すなわち、光
（CV）が存在する時、その出力28に高レベル信号を容易
に発生させるように非対称化されている。この非対称化
の１つの目的は、定常状態のインバータの電流消費を小
さくすることである。この非対称化のもう１つの目的
は、光が当てられた時、インバータの反転応答感度を大
きくすることである。実際には、ダイオード１の接合部
の両端間に現れる電圧CVは、厳密には０ではない。従っ
て、この０ではない電圧によってインバータ26−27が反
転しないことを防ぐために、このインバータは非対称化
されて高感度で反転する。
少なくとも２つのインバータ、好ましくは、３つのイン
バータを備え、光が検出された時に所与の極性信号とそ
れと反対の極性の信号を発生させる。電力供給源とアー
スとの間に直列に接続されたＰチャネルトランジスタ26
とＮチャネルトランジスタ27とを備える第１のインバー
タは、その入力29に低レベルを受けた時、すなわち、光
（CV）が存在する時、その出力28に高レベル信号を容易
に発生させるように非対称化されている。この非対称化
の１つの目的は、定常状態のインバータの電流消費を小
さくすることである。この非対称化のもう１つの目的
は、光が当てられた時、インバータの反転応答感度を大
きくすることである。実際には、ダイオード１の接合部
の両端間に現れる電圧CVは、厳密には０ではない。従っ
て、この０ではない電圧によってインバータ26−27が反
転しないことを防ぐために、このインバータは非対称化
されて高感度で反転する。
同じ原理に基づいて構成された第２のインバータは、
２つのトランジスタ30−31を備える。このインバータ
は、インバータ26−27とカスケード接続されている。こ
れは、従来型のインバータであり、信号増幅器として動
作する。このインバータは、光を示す信号Ｓを発生させ
る。インバータ30−31は、好ましくは、第３のインバー
タ32−23とカスケード接続され、信号Ｓと相補的な信号
を発生させる。カードの分解もしくはパッシベーショ
ン層の除去に起因する損害から行われる試みから半導体
集積回路を保護することが望まれる時、これらの２つの
信号の１つを使用して、集積回路の使用を無効化するこ
とができる。
２つのトランジスタ30−31を備える。このインバータ
は、インバータ26−27とカスケード接続されている。こ
れは、従来型のインバータであり、信号増幅器として動
作する。このインバータは、光を示す信号Ｓを発生させ
る。インバータ30−31は、好ましくは、第３のインバー
タ32−23とカスケード接続され、信号Ｓと相補的な信号
を発生させる。カードの分解もしくはパッシベーショ
ン層の除去に起因する損害から行われる試みから半導体
集積回路を保護することが望まれる時、これらの２つの
信号の１つを使用して、集積回路の使用を無効化するこ
とができる。
【図面の簡単な説明】 第１図は、本発明による光検出回路を示し、 第２図は、光を受ける接合部の特性曲線の変化を示す電
圧−電流のグラフであり、 第３図は、保護すべき電子集積回路の基板上に集積化さ
れた本発明による検出器の簡単な１実施例の概略図であ
る。 （主な参照番号） １、……ダイオード ２、４、11、13、26、27、30、31、32……トランジスタ ３、５、12、14……ゲート ６、18、22……ドレイン ７、８……特性曲線、９……中点 15、20……ウェル、16、24……コンタクト領域 17……制御回路、19……基板 21……ソース、23……カソード 25……基板コンタクト、28……出力 29……入力、Ｌ……光 Vcc……電力供給源
圧−電流のグラフであり、 第３図は、保護すべき電子集積回路の基板上に集積化さ
れた本発明による検出器の簡単な１実施例の概略図であ
る。 （主な参照番号） １、……ダイオード ２、４、11、13、26、27、30、31、32……トランジスタ ３、５、12、14……ゲート ６、18、22……ドレイン ７、８……特性曲線、９……中点 15、20……ウェル、16、24……コンタクト領域 17……制御回路、19……基板 21……ソース、23……カソード 25……基板コンタクト、28……出力 29……入力、Ｌ……光 Vcc……電力供給源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 31/10 Ｇ０６Ｋ 19/00 Ｐ Ｈ０３Ｆ 3/08 Ｒ (56)参考文献 特開 昭47−17386（ＪＰ，Ａ) 特開 昭56−94224（ＪＰ，Ａ) 特開 昭55−62320（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01J 1/02 G01F 12/14 G06K 19/07 H01L 31/10 H03F 3/08
Claims (7)
- 【請求項１】検出する光を受ける接合部を備える光検出
回路であって、この接合部が電流ジェネレータによって
逆バイアスされており、上記電流ジェネレータが、制限
された大きさの電流を供給するように導通限界状態にバ
イアスされたトランジスタを備え、この電流の大きさが
接合部が光を受けていないときの逆方向飽和電流よりも
わずかに大きく、上記接合部の両端の電圧が光の強さに
対応して変化することを特徴とする光検出回路。 - 【請求項２】上記接合部は、ダイオード内に含まれるこ
とを特徴とする請求項１に記載の回路。 - 【請求項３】上記接合部は、トランジスタ内に含まれる
ことを特徴とする請求項１に記載の回路。 - 【請求項４】露光から保護すべき電子集積回路の半導体
基板内に集積化されていることを特徴とする請求項１か
ら３のいずれか１項に記載の回路。 - 【請求項５】上記接合部は、N-P-形であることを特徴と
する請求項１から３のいずれか１項に記載の回路。 - 【請求項６】上記N-P-形接合は、P-形半導体基板内のN-
形ウェルによって形成されていることを特徴とする請求
項５に記載の回路。 - 【請求項７】反転によって露光を検出するための第１の
非対称双安定インバータと、該第１のインバータによっ
て出力された反転信号を増幅する第２のインバータとか
らなる、直列の少なくとも２つの双安定インバータを有
する再形成回路を備えることを特徴とする請求項１から
６のいずれか１項に記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8712069 | 1987-08-31 | ||
| FR8712069A FR2619959B1 (fr) | 1987-08-31 | 1987-08-31 | Circuit de detection de lumiere |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6491022A JPS6491022A (en) | 1989-04-10 |
| JP2958336B2 true JP2958336B2 (ja) | 1999-10-06 |
Family
ID=9354501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218218A Expired - Lifetime JP2958336B2 (ja) | 1987-08-31 | 1988-08-31 | 光検出回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4952796A (ja) |
| EP (1) | EP0306395B1 (ja) |
| JP (1) | JP2958336B2 (ja) |
| DE (1) | DE3875431T2 (ja) |
| FR (1) | FR2619959B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651881B1 (fr) * | 1989-09-12 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de detection de seuil de temperature. |
| US5053992A (en) * | 1990-10-04 | 1991-10-01 | General Instrument Corporation | Prevention of inspection of secret data stored in encapsulated integrated circuit chip |
| FR2690748A1 (fr) * | 1992-04-30 | 1993-11-05 | Sgs Thomson Microelectronics | Circuit de détection de seuil de tension à très faible consommation. |
| US5517031A (en) * | 1994-06-21 | 1996-05-14 | General Electric Company | Solid state imager with opaque layer |
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
| FR2751134B1 (fr) * | 1996-07-12 | 1998-11-13 | Peugeot | Photodetecteur a reponse perfectionnee, et capteur matriciel comportant une pluralite de tels photodetecteurs |
| GB2319602B (en) * | 1996-11-21 | 2000-10-04 | Motorola Ltd | Light detection device |
| EP1100058A1 (de) * | 1999-11-12 | 2001-05-16 | Infineon Technologies AG | Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung |
| DE10101995A1 (de) * | 2001-01-18 | 2002-07-25 | Philips Corp Intellectual Pty | Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch |
| DE10140045B4 (de) * | 2001-08-16 | 2006-05-04 | Infineon Technologies Ag | IC-Chip mit Schutzstruktur |
| DE10164419A1 (de) * | 2001-12-29 | 2003-07-17 | Philips Intellectual Property | Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen |
| JP5187860B2 (ja) * | 2002-12-13 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP4497874B2 (ja) | 2002-12-13 | 2010-07-07 | 株式会社ルネサステクノロジ | 半導体集積回路及びｉｃカード |
| US6970386B2 (en) * | 2003-03-03 | 2005-11-29 | Emosyn America, Inc. | Method and apparatus for detecting exposure of a semiconductor circuit to ultra-violet light |
| JP3944183B2 (ja) | 2004-04-01 | 2007-07-11 | 本田技研工業株式会社 | 車両の排気系支持構造 |
| JP6218404B2 (ja) * | 2013-03-18 | 2017-10-25 | エスアイアイ・セミコンダクタ株式会社 | 受光回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2211384A1 (de) * | 1971-03-20 | 1972-11-30 | Philips Nv | Schaltungsanordnung mit mindestens einem strahlungsgespeisten Schaltungselement und Halbleiteranordnung zur Anwendung in einer derartigen Schaltungsanordnung |
| US3993569A (en) * | 1971-09-23 | 1976-11-23 | Lois M. Zinsmeyer | Photoelectrically triggered timing circuit for controlling electrically responsive load apparatus in response to alternate light changes |
| GB1532262A (en) * | 1976-04-03 | 1978-11-15 | Ferranti Ltd | Photodiode circuit arrangements |
| US4085411A (en) * | 1976-04-16 | 1978-04-18 | Sprague Electric Company | Light detector system with photo diode and current-mirror amplifier |
| US4110608A (en) * | 1976-11-04 | 1978-08-29 | Electronics Corporation Of America | Two-terminal photodetectors with inherent AC amplification properties |
| US4282429A (en) * | 1979-12-07 | 1981-08-04 | The United States Of America As Represented By The United States Department Of Energy | Flash protection controller |
| JPS56150871A (en) * | 1980-04-24 | 1981-11-21 | Toshiba Corp | Semiconductor device |
| US4454416A (en) * | 1982-01-13 | 1984-06-12 | Sprague Electric Company | Photo-electric circuit employing current mirrors |
-
1987
- 1987-08-31 FR FR8712069A patent/FR2619959B1/fr not_active Expired - Fee Related
-
1988
- 1988-08-23 US US07/235,365 patent/US4952796A/en not_active Expired - Lifetime
- 1988-08-26 DE DE8888402170T patent/DE3875431T2/de not_active Expired - Fee Related
- 1988-08-26 EP EP88402170A patent/EP0306395B1/fr not_active Expired - Lifetime
- 1988-08-31 JP JP63218218A patent/JP2958336B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4952796A (en) | 1990-08-28 |
| DE3875431D1 (de) | 1992-11-26 |
| EP0306395A1 (fr) | 1989-03-08 |
| EP0306395B1 (fr) | 1992-10-21 |
| FR2619959A1 (fr) | 1989-03-03 |
| DE3875431T2 (de) | 1993-03-11 |
| FR2619959B1 (fr) | 1991-06-14 |
| JPS6491022A (en) | 1989-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2958336B2 (ja) | 光検出回路 | |
| US4799195A (en) | Semiconductor memory device with a sense amplifier | |
| KR100252563B1 (ko) | 집적회로칩 | |
| US7969763B2 (en) | Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit | |
| US3770968A (en) | Field effect transistor detector amplifier cell and circuit for low level light signals | |
| JP2995204B2 (ja) | Ｍｏｓ技術の高圧レベル検出回路 | |
| US4321489A (en) | Voltage detection circuit | |
| US5304861A (en) | Circuit for the detection of temperature threshold, light and unduly low clock frequency | |
| US4910707A (en) | EEPROM with protective circuit | |
| US4393475A (en) | Non-volatile semiconductor memory and the testing method for the same | |
| KR100571434B1 (ko) | 워드라인의전압을제어할수있는메모리 | |
| US4924212A (en) | Temperature threshold detection circuit | |
| JP2005515450A (ja) | 電荷または粒子センシング | |
| EP0510434A2 (en) | Apparatus and method for inhibiting analysis of a secure circuit | |
| NL8800846A (nl) | Geintegreerde schakeling met een programmeerbare cel. | |
| US5959309A (en) | Sensor to monitor plasma induced charging damage | |
| JPS6025837B2 (ja) | 半導体記憶装置 | |
| JP2001523034A (ja) | 各セルが複数レベルの記憶状態を有するフローティングゲート記憶装置のためのセンサ回路 | |
| KR920008769A (ko) | 비소멸성 반도체 기억 장치용 센스 증폭기 | |
| US9306573B2 (en) | Apparatus and method for detecting and preventing laser interrogation of an FPGA integrated circuit | |
| KR0135712B1 (ko) | 반도체 집적 회로 장치 | |
| US20060049337A1 (en) | Optoelectronic sensor | |
| US20060229839A1 (en) | Temperature sensing and monitoring technique for integrated circuit devices | |
| US4428071A (en) | Integrated circuit having non-volatile programmable semiconductor memories | |
| EP0475346A2 (en) | Semiconductor memory device having means for monitoring bias voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |