JP2949996B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP2949996B2 JP2949996B2 JP4034988A JP3498892A JP2949996B2 JP 2949996 B2 JP2949996 B2 JP 2949996B2 JP 4034988 A JP4034988 A JP 4034988A JP 3498892 A JP3498892 A JP 3498892A JP 2949996 B2 JP2949996 B2 JP 2949996B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- reference level
- input signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、入力信号に同期した
クロック信号を再生するクロック再生回路、特に、多値
ＰＳＫやＱＡＭ信号等の複数のアイを持つ多値符号伝送
系の受信装置で用いられるクロック再生回路に関するも
のである。
クロック信号を再生するクロック再生回路、特に、多値
ＰＳＫやＱＡＭ信号等の複数のアイを持つ多値符号伝送
系の受信装置で用いられるクロック再生回路に関するも
のである。
【０００２】
【従来の技術】図９は、例えば特開平１−２４００２４
に示された従来のクロック再生回路の一例であり、図に
おいて、１は位相比較回路、２はループフィルタ、３は
電圧制御発振器である。
に示された従来のクロック再生回路の一例であり、図に
おいて、１は位相比較回路、２はループフィルタ、３は
電圧制御発振器である。
【０００３】次に図９の動作について説明する。クロッ
ク再生回路の入力信号４は、位相比較回路１に入力され
る。位相比較回路１は、入力信号４の符号が変化すると
きゼロを横切ること、すなわちゼロクロスを利用して入
力信号４とクロック信号５の位相差に相当する位相比較
信号６をループフィルタ２に出力する。ここで、位相比
較信号６はループフィルタ２によって帯域制限されて電
圧制御発信器３に入力される。電圧制御発信器３はこの
入力信号に従って、出力するクロック信号５の位相と周
波数を制御して、入力信号４とクロック信号５の同期を
とる。
ク再生回路の入力信号４は、位相比較回路１に入力され
る。位相比較回路１は、入力信号４の符号が変化すると
きゼロを横切ること、すなわちゼロクロスを利用して入
力信号４とクロック信号５の位相差に相当する位相比較
信号６をループフィルタ２に出力する。ここで、位相比
較信号６はループフィルタ２によって帯域制限されて電
圧制御発信器３に入力される。電圧制御発信器３はこの
入力信号に従って、出力するクロック信号５の位相と周
波数を制御して、入力信号４とクロック信号５の同期を
とる。
【０００４】位相比較回路１で基準レベルとするゼロク
ロスレベルは、例えばＢＰＳＫ信号を検波した場合等に
生じる２値信号の場合は、アイアパ−チャ−の中央値と
なる。図５は、入力信号４として２値信号が入力された
ときのアイパタ−ンを示す一例である。ゼロクロスレベ
ルは点線で表わされたアイアパ−チャ−の中央値に設定
され、位相比較回路１は、このレベルと入力信号４の交
点とクロック信号５の位相差を求める。例えば、電圧制
御発振器３はクロック信号５の立下がり点をゼロクロス
レベルとの交点に一致させるよう、すなわち位相誤差Δ
θをゼロとするように制御を行う。
ロスレベルは、例えばＢＰＳＫ信号を検波した場合等に
生じる２値信号の場合は、アイアパ−チャ−の中央値と
なる。図５は、入力信号４として２値信号が入力された
ときのアイパタ−ンを示す一例である。ゼロクロスレベ
ルは点線で表わされたアイアパ−チャ−の中央値に設定
され、位相比較回路１は、このレベルと入力信号４の交
点とクロック信号５の位相差を求める。例えば、電圧制
御発振器３はクロック信号５の立下がり点をゼロクロス
レベルとの交点に一致させるよう、すなわち位相誤差Δ
θをゼロとするように制御を行う。
【０００５】次に、図６に１６ＱＡＭ信号を直交検波し
たときの４値信号のような複数のアイを持つ多値符号伝
送系の場合のアイパタ−ンの一例を示す。この場合従来
のクロック再生回路では、例えば特開昭６３−１６４７
４２第２図に示されるように、ゼロクロスレベルは複数
のアイアパ−チャ−の中央値となり、このレベルのみを
基準としてクロック再生を行う。図７は、図６の４値信
号の信号遷移例と基準レベルを示す波形図であるが、図
から分かるように、従来のクロック再生回路では点線Ｂ
のみを基準とするため、信号遷移Ｓ１のような遷移では
基準レベルとの交差点を検出することができず、クロッ
ク再生が不能になったり引き込みが遅くなる恐れがあ
る。
たときの４値信号のような複数のアイを持つ多値符号伝
送系の場合のアイパタ−ンの一例を示す。この場合従来
のクロック再生回路では、例えば特開昭６３−１６４７
４２第２図に示されるように、ゼロクロスレベルは複数
のアイアパ−チャ−の中央値となり、このレベルのみを
基準としてクロック再生を行う。図７は、図６の４値信
号の信号遷移例と基準レベルを示す波形図であるが、図
から分かるように、従来のクロック再生回路では点線Ｂ
のみを基準とするため、信号遷移Ｓ１のような遷移では
基準レベルとの交差点を検出することができず、クロッ
ク再生が不能になったり引き込みが遅くなる恐れがあ
る。
【０００６】
【発明が解決しようとする課題】従来のクロック再生回
路は以上のように構成されているので、多値ＰＳＫやＱ
ＡＭ信号等の複数のアイを持つ多値符号伝送系の入力信
号に対してクロック再生を行う場合、ある信号遷移で
は、基準レベルとの交差回数が減少して、クロック再生
が不能になったり、引き込みが遅くなる、タイミングジ
ッタが大きくなるなどの問題点があった。
路は以上のように構成されているので、多値ＰＳＫやＱ
ＡＭ信号等の複数のアイを持つ多値符号伝送系の入力信
号に対してクロック再生を行う場合、ある信号遷移で
は、基準レベルとの交差回数が減少して、クロック再生
が不能になったり、引き込みが遅くなる、タイミングジ
ッタが大きくなるなどの問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、多値ＰＳＫやＱＡＭ信号等の複
数のアイを持つ多値符号伝送系の入力信号に対してクロ
ック再生を行う場合にも、高速な引き込みを行うことが
できるとともに、タイミングジッタを低減し、雑音電力
が大きいような悪条件下でも安定して動作するクロック
再生回路を実現することを目的とする。
ためになされたもので、多値ＰＳＫやＱＡＭ信号等の複
数のアイを持つ多値符号伝送系の入力信号に対してクロ
ック再生を行う場合にも、高速な引き込みを行うことが
できるとともに、タイミングジッタを低減し、雑音電力
が大きいような悪条件下でも安定して動作するクロック
再生回路を実現することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係わる請求項
1記載のクロック再生回路は、複数のアイを持つ多値符
号伝送系の信号を入力信号とし、入力信号が基準レベル
と交差するタイミングに基づいて入力信号に同期したク
ロック信号を再生するクロック再生回路において、前記
入力信号のアイアパチャーの数に対応して予め定められ
た基準レベルに基づいて前記入力信号が前記基準レベル
と交差するタイミング信号を出力する第一の識別回路
と、前記第一の識別回路のタイミング信号からタイミン
グ点の相互関係に基づいて、入力信号の多値符号の遷移
を推定し、推定した遷移に対応する新たな基準レベルを
求める基準レベル判定回路と、前記基準レベル判定回路
で求めた新たな基準レベルと入力信号を遅延させた信号
とが交差するタイミングを求める第二の識別回路と、前
記第二の識別回路の出力タイミング信号とクロック信号
との位相を比較し位相比較信号を出力する位相比較回路
と、前記位相差信号を帯域制限しジッタや雑音を取除く
ループフィルタと、前記ループフィルタの出力信号に基
づいて発振クロックの位相と周波数を制御する電圧制御
発振器とを有するものである。
1記載のクロック再生回路は、複数のアイを持つ多値符
号伝送系の信号を入力信号とし、入力信号が基準レベル
と交差するタイミングに基づいて入力信号に同期したク
ロック信号を再生するクロック再生回路において、前記
入力信号のアイアパチャーの数に対応して予め定められ
た基準レベルに基づいて前記入力信号が前記基準レベル
と交差するタイミング信号を出力する第一の識別回路
と、前記第一の識別回路のタイミング信号からタイミン
グ点の相互関係に基づいて、入力信号の多値符号の遷移
を推定し、推定した遷移に対応する新たな基準レベルを
求める基準レベル判定回路と、前記基準レベル判定回路
で求めた新たな基準レベルと入力信号を遅延させた信号
とが交差するタイミングを求める第二の識別回路と、前
記第二の識別回路の出力タイミング信号とクロック信号
との位相を比較し位相比較信号を出力する位相比較回路
と、前記位相差信号を帯域制限しジッタや雑音を取除く
ループフィルタと、前記ループフィルタの出力信号に基
づいて発振クロックの位相と周波数を制御する電圧制御
発振器とを有するものである。
【０００９】
【００１０】この発明に係る請求項２記載のクロック再
生回路は、基準レベル判定回路の出力に基づいて位相比
較回路の出力する位相比較信号に重み付けを行う重み付
け回路を設けたものである。
生回路は、基準レベル判定回路の出力に基づいて位相比
較回路の出力する位相比較信号に重み付けを行う重み付
け回路を設けたものである。
【００１１】この発明に係る請求項３記載のクロック再
生回路は、入力信号の品質の度合いを示す入力信号品質
情報に基づいて信号品質が基準値より低下したか基準値
以上かを判定する信号品質判定回路と、この信号品質判
定回路の出力に基づいて基準レベルの数を変更する識別
回路を設けたものである。
生回路は、入力信号の品質の度合いを示す入力信号品質
情報に基づいて信号品質が基準値より低下したか基準値
以上かを判定する信号品質判定回路と、この信号品質判
定回路の出力に基づいて基準レベルの数を変更する識別
回路を設けたものである。
【００１２】
【作用】この発明に係わる請求項1記載のクロック再生
回路は、複数のアイを持つ多値符号伝送系の信号を入力
信号とし、入力信号が基準レベルと交差するタイミング
に基づいて入力信号に同期したクロック信号を再生する
クロック再生回路において、第一の識別回路が、前記入
力信号のアイアパチャーの数に対応して予め定められた
基準レベルに基づいて前記入力信号が前記基準レベルと
交差するタイミング信号を出力し、基準レベル判定回路
が、前記第一の識別回路のタイミング信号からタイミン
グ点の相互関係に基づいて、入力信号の多値符号の遷移
を推定し、推定した遷移に対応する新たな基準レベルを
求める。そして、第二の識別回路が、前記基準レベル判
定回路で求めた新たな基準レベルと入力信号を遅延させ
た信号とが交差するタイミングを求め、位相比較回路
が、前記第二の識別回路の出力タイミング信号とクロッ
ク信号との位相を比較し位相比較信号を出力する。次
に、ループフィルタが、前記位相差信号を帯域制限しジ
ッタや雑音を取除き、電圧制御発振器が、前記ループフ
ィルタの出力信号に基づいて発振クロックの位相と周波
数を制御する。
回路は、複数のアイを持つ多値符号伝送系の信号を入力
信号とし、入力信号が基準レベルと交差するタイミング
に基づいて入力信号に同期したクロック信号を再生する
クロック再生回路において、第一の識別回路が、前記入
力信号のアイアパチャーの数に対応して予め定められた
基準レベルに基づいて前記入力信号が前記基準レベルと
交差するタイミング信号を出力し、基準レベル判定回路
が、前記第一の識別回路のタイミング信号からタイミン
グ点の相互関係に基づいて、入力信号の多値符号の遷移
を推定し、推定した遷移に対応する新たな基準レベルを
求める。そして、第二の識別回路が、前記基準レベル判
定回路で求めた新たな基準レベルと入力信号を遅延させ
た信号とが交差するタイミングを求め、位相比較回路
が、前記第二の識別回路の出力タイミング信号とクロッ
ク信号との位相を比較し位相比較信号を出力する。次
に、ループフィルタが、前記位相差信号を帯域制限しジ
ッタや雑音を取除き、電圧制御発振器が、前記ループフ
ィルタの出力信号に基づいて発振クロックの位相と周波
数を制御する。
【００１３】
【００１４】また、重み付け回路では、基準レベル判定
回路で推定した入力信号の遷移の大きさに基づいて位相
比較回路の出力する位相比較信号に重み付けを行うた
め、雑音の影響を受けやすい小さな遷移の場合は小さ
く、雑音の影響を受けにくい大きな遷移の場合は大きく
重み付けを行うため、雑音の影響を低減しタイミングジ
ッタを減らすことが可能となる。
回路で推定した入力信号の遷移の大きさに基づいて位相
比較回路の出力する位相比較信号に重み付けを行うた
め、雑音の影響を受けやすい小さな遷移の場合は小さ
く、雑音の影響を受けにくい大きな遷移の場合は大きく
重み付けを行うため、雑音の影響を低減しタイミングジ
ッタを減らすことが可能となる。
【００１５】また、信号品質判定回路によって入力信号
の品質を監視し、信号品質が基準値より低下した場合
は、入力信号のゼロクロスレベルのみを基準レベルとし
て動作し、信号品質が基準値以上の場合は複数の基準レ
ベルを用いた動作を行うため、雑音レベルが大きい場合
に、クロックジッタが増加するのを防ぎ、安定したクロ
ック再生を行うことが可能となる。
の品質を監視し、信号品質が基準値より低下した場合
は、入力信号のゼロクロスレベルのみを基準レベルとし
て動作し、信号品質が基準値以上の場合は複数の基準レ
ベルを用いた動作を行うため、雑音レベルが大きい場合
に、クロックジッタが増加するのを防ぎ、安定したクロ
ック再生を行うことが可能となる。
【００１６】
【実施例】実施例１． 図１はこの発明のクロック再生回路のブロック図であ
る。図１において、７は第一の識別回路、８は入力信号
が基準レベルと交差するタイミングを示すタイミング信
号である。また、図９と同一部分については同一符号を
付して説明を省略する。
る。図１において、７は第一の識別回路、８は入力信号
が基準レベルと交差するタイミングを示すタイミング信
号である。また、図９と同一部分については同一符号を
付して説明を省略する。
【００１７】次に動作について説明する。以下の説明で
は、入力信号４として１６ＱＡＭ信号を直交検波したと
きの４値信号を例にとり、この入力信号のアイパターン
を図６に示す。識別回路７は、複数存在するアイアパ−
チャ−のそれぞれの中央値を基準レベルとしており、こ
の場合図６の点線で示される３つの基準レベルが存在す
る。識別回路７は、入力信号４が基準レベルと交差する
タイミングを求めタイミング信号８として位相比較回路
１に入力する。位相比較回路１はタイミング信号８とク
ロック信号５の位相差に相当する位相比較信号６をルー
プフィルタ２に出力する。位相比較信号６はループフィ
ルタ２によって帯域制限されてジッタ等が除去され、電
圧制御発信器３に入力される。電圧制御発信器３はこの
入力信号に従って、出力するクロック信号５の位相と周
波数を制御して、入力信号４とクロック信号５の同期を
とる。
は、入力信号４として１６ＱＡＭ信号を直交検波したと
きの４値信号を例にとり、この入力信号のアイパターン
を図６に示す。識別回路７は、複数存在するアイアパ−
チャ−のそれぞれの中央値を基準レベルとしており、こ
の場合図６の点線で示される３つの基準レベルが存在す
る。識別回路７は、入力信号４が基準レベルと交差する
タイミングを求めタイミング信号８として位相比較回路
１に入力する。位相比較回路１はタイミング信号８とク
ロック信号５の位相差に相当する位相比較信号６をルー
プフィルタ２に出力する。位相比較信号６はループフィ
ルタ２によって帯域制限されてジッタ等が除去され、電
圧制御発信器３に入力される。電圧制御発信器３はこの
入力信号に従って、出力するクロック信号５の位相と周
波数を制御して、入力信号４とクロック信号５の同期を
とる。
【００１８】ここで識別回路７が図７の点線Ｂで表され
るゼロクロスレベルのみを基準レベルとした場合は、図
７の信号遷移Ｓ１のような信号遷移の情報を使用するこ
とができない。これに対して、点線Ａ，Ｂ，Ｃ３つを基
準レベルとすることによって全ての信号遷移を利用でき
る。ここで、真のタイミングポイントをb1の位置とする
と、信号遷移Ｓ３のように複数の基準レベルと交差する
遷移の場合は、b1以外の点a1、c1もタイミング情報とし
て使用することになるが、点a1、c1の位置が真のタイミ
ングポイントに対してほぼ対称なため、位相比較回路１
またはループフィルタ２で充分な積分効果を持たせるこ
とによってジッタ成分はキャンセルされる。
るゼロクロスレベルのみを基準レベルとした場合は、図
７の信号遷移Ｓ１のような信号遷移の情報を使用するこ
とができない。これに対して、点線Ａ，Ｂ，Ｃ３つを基
準レベルとすることによって全ての信号遷移を利用でき
る。ここで、真のタイミングポイントをb1の位置とする
と、信号遷移Ｓ３のように複数の基準レベルと交差する
遷移の場合は、b1以外の点a1、c1もタイミング情報とし
て使用することになるが、点a1、c1の位置が真のタイミ
ングポイントに対してほぼ対称なため、位相比較回路１
またはループフィルタ２で充分な積分効果を持たせるこ
とによってジッタ成分はキャンセルされる。
【００１９】実施例２． 図２はこの発明のクロック再生回路を示す図で、図にお
いて、９は新たな基準レベルを求める基準レベル判定回
路、１０は基準レベル判定回路９で求めた基準レベルと
入力信号４の交差するタイミングを求める第２の識別回
路、１１は入力信号４を遅延する遅延回路、１２は基準
レベル判定回路９で求めた基準レベル信号、１３は第２
の識別回路で求めたタイミング信号である。
いて、９は新たな基準レベルを求める基準レベル判定回
路、１０は基準レベル判定回路９で求めた基準レベルと
入力信号４の交差するタイミングを求める第２の識別回
路、１１は入力信号４を遅延する遅延回路、１２は基準
レベル判定回路９で求めた基準レベル信号、１３は第２
の識別回路で求めたタイミング信号である。
【００２０】次に動作について説明する。識別回路７
は、入力信号４が基準レベルと交差するタイミングを求
めタイミング信号８として基準レベル判定回路９に入力
する。基準レベル判定回路９は、タイミング信号８によ
って示されるタイミング点がどの基準レベルとの交差点
か、タイミング点相互の時間間隔はどうなっているかを
調べ、これらの情報より入力信号の多値符号の遷移を推
定し、推定した遷移に相当する新たな基準レベルを求め
る。
は、入力信号４が基準レベルと交差するタイミングを求
めタイミング信号８として基準レベル判定回路９に入力
する。基準レベル判定回路９は、タイミング信号８によ
って示されるタイミング点がどの基準レベルとの交差点
か、タイミング点相互の時間間隔はどうなっているかを
調べ、これらの情報より入力信号の多値符号の遷移を推
定し、推定した遷移に相当する新たな基準レベルを求め
る。
【００２１】図８に基準レベル判定回路の動作例をフロ
−チャ−トで示す。タイミング点相互の時間間隔が１／
２シンボル時間以内でそれぞれが別の基準レベルとの交
差点の場合は、ある１つの信号遷移の中で連続して生じ
た交差点であると考える。そして、連続して生じた交差
点の最大値と最小値の中間のレベルを新たな基準レベル
として設定する。例えば、図７のＳ３の信号遷移の場合
は、点a1、b1，c1が連続した交差点となり，基準レベル
Ａ，Ｃの中間のＢの値が基準レベルとして設定される。
Ｓ２の信号遷移の場合は、点a2、b2が連続した交差点と
なり基準レベルＡ，Ｂの中間の一点鎖線で示されるＤの
値が基準レベルとして設定される。またＳ１の信号遷移
の場合は、点a3のみがある信号遷移に対応した交差点と
して検出され、基準レベルはＡの値になる。これらの基
準レベルは、入力信号の遷移の種類によって生じるタイ
ミングジッタを減少させるレベルとなっているため安定
したクロック再生が可能となる。
−チャ−トで示す。タイミング点相互の時間間隔が１／
２シンボル時間以内でそれぞれが別の基準レベルとの交
差点の場合は、ある１つの信号遷移の中で連続して生じ
た交差点であると考える。そして、連続して生じた交差
点の最大値と最小値の中間のレベルを新たな基準レベル
として設定する。例えば、図７のＳ３の信号遷移の場合
は、点a1、b1，c1が連続した交差点となり，基準レベル
Ａ，Ｃの中間のＢの値が基準レベルとして設定される。
Ｓ２の信号遷移の場合は、点a2、b2が連続した交差点と
なり基準レベルＡ，Ｂの中間の一点鎖線で示されるＤの
値が基準レベルとして設定される。またＳ１の信号遷移
の場合は、点a3のみがある信号遷移に対応した交差点と
して検出され、基準レベルはＡの値になる。これらの基
準レベルは、入力信号の遷移の種類によって生じるタイ
ミングジッタを減少させるレベルとなっているため安定
したクロック再生が可能となる。
【００２２】基準レベル判定回路９の出力は、基準レベ
ル信号１２として識別回路１０に入力される。識別回路
１０には、遅延回路１１によって基準レベル判定回路９
での処理遅延と同等の遅延をかけた入力信号４が入力さ
れ、この入力信号が基準レベルと交差するタイミングを
求める。図７の場合は、信号遷移Ｓ１ではa3、信号遷移
Ｓ２ではd1、信号遷移Ｓ３ではb1がタイミング点として
求められる。それぞれほぼ真のタイミングポイントと一
致しており、タイミングジッタを低減できることが分か
る。これらのタイミング点がタイミング信号１３として
位相比較回路１に入力され、クロック再生が行われる。
ル信号１２として識別回路１０に入力される。識別回路
１０には、遅延回路１１によって基準レベル判定回路９
での処理遅延と同等の遅延をかけた入力信号４が入力さ
れ、この入力信号が基準レベルと交差するタイミングを
求める。図７の場合は、信号遷移Ｓ１ではa3、信号遷移
Ｓ２ではd1、信号遷移Ｓ３ではb1がタイミング点として
求められる。それぞれほぼ真のタイミングポイントと一
致しており、タイミングジッタを低減できることが分か
る。これらのタイミング点がタイミング信号１３として
位相比較回路１に入力され、クロック再生が行われる。
【００２３】実施例３． 以下、特許請求の範囲第２項記載のこの発明の一実施例
を図３について説明する。図３において、１４は位相比
較信号６に重み付けを行う重み付け回路、１５は基準レ
ベル判定回路９から出力され、重み付けの係数を制御す
る制御信号、１６は重み付けが行われた位相比較信号で
ある。
を図３について説明する。図３において、１４は位相比
較信号６に重み付けを行う重み付け回路、１５は基準レ
ベル判定回路９から出力され、重み付けの係数を制御す
る制御信号、１６は重み付けが行われた位相比較信号で
ある。
【００２４】次に動作について説明する。重み付け回路
１４には、基準レベル判定回路９で推定した信号の遷移
の大きさを示す信号が重み付けの係数を制御する制御信
号１５として入力され、この制御信号１５に従って入力
信号の遷移の大きさに比例する重み付けを位相比較回路
１の出力する位相比較信号６に対して行う。例えば、基
準レベル判定回路９で、１つの信号遷移の中で生じた交
差点の数をカウントし、このカウントを制御信号１５と
して重み付け回路１４に入力し、カウント数に比例した
係数を位相比較信号６に乗じて信号１６として出力す
る。図７のＳ１の遷移では交差点はa3の１点であるか
ら、重み付け係数は１、Ｓ２の遷移では交差点はa2，b2
の２点であるから、重み付け係数は２、Ｓ３の遷移では
交差点はa1、b1、c1の３点であるから、重み付け係数は
３とすれば良い。この係数は図８のフロ−チャ−トでの
定数Ｋに当たる。このように雑音の影響を受けやすい小
さな遷移の場合は小さく、雑音の影響を受けにくい大き
な遷移の場合は大きく重み付けを行うため、雑音の影響
を低減しタイミングジッタを減らすことが可能となる。
１４には、基準レベル判定回路９で推定した信号の遷移
の大きさを示す信号が重み付けの係数を制御する制御信
号１５として入力され、この制御信号１５に従って入力
信号の遷移の大きさに比例する重み付けを位相比較回路
１の出力する位相比較信号６に対して行う。例えば、基
準レベル判定回路９で、１つの信号遷移の中で生じた交
差点の数をカウントし、このカウントを制御信号１５と
して重み付け回路１４に入力し、カウント数に比例した
係数を位相比較信号６に乗じて信号１６として出力す
る。図７のＳ１の遷移では交差点はa3の１点であるか
ら、重み付け係数は１、Ｓ２の遷移では交差点はa2，b2
の２点であるから、重み付け係数は２、Ｓ３の遷移では
交差点はa1、b1、c1の３点であるから、重み付け係数は
３とすれば良い。この係数は図８のフロ−チャ−トでの
定数Ｋに当たる。このように雑音の影響を受けやすい小
さな遷移の場合は小さく、雑音の影響を受けにくい大き
な遷移の場合は大きく重み付けを行うため、雑音の影響
を低減しタイミングジッタを減らすことが可能となる。
【００２５】実施例４． 以下、特許請求の範囲第３項記載のこの発明の一実施例
を図４について説明する。図４において、１７は入力信
号４の品質を監視する信号品質判定回路、１８は信号品
質判定回路１７に入力される信号品質を示す信号、１９
は識別回路７に入力される制御信号である。
を図４について説明する。図４において、１７は入力信
号４の品質を監視する信号品質判定回路、１８は信号品
質判定回路１７に入力される信号品質を示す信号、１９
は識別回路７に入力される制御信号である。
【００２６】次に動作について説明する。信号品質判定
回路１７には信号１８が入力される。この信号１８は入
力信号４の品質を示す信号であり、例えば、信号の受信
電力を示すＲＳＳＩ（Received Signal Strength Indic
ator）信号、復調デ−タのビット誤り率、フレ−ム同期
のために設けられるユニ−クワ−ドの検出信号等を使用
する。信号品質判定回路１７は、この信号品質を示す信
号１８によって入力信号の品質を監視しており、信号品
質が予め定められた基準値（閾値）より低下した場合
は、制御信号１９により識別回路７のアイパターンの数
に対応して設けられた基準レベルのうちゼロクロスレベ
ルのみを基準レベルとして、このゼロクロスレベルと入
力信号４の交差点タイミングを求めるよう識別回路７の
動作を制御する。
回路１７には信号１８が入力される。この信号１８は入
力信号４の品質を示す信号であり、例えば、信号の受信
電力を示すＲＳＳＩ（Received Signal Strength Indic
ator）信号、復調デ−タのビット誤り率、フレ−ム同期
のために設けられるユニ−クワ−ドの検出信号等を使用
する。信号品質判定回路１７は、この信号品質を示す信
号１８によって入力信号の品質を監視しており、信号品
質が予め定められた基準値（閾値）より低下した場合
は、制御信号１９により識別回路７のアイパターンの数
に対応して設けられた基準レベルのうちゼロクロスレベ
ルのみを基準レベルとして、このゼロクロスレベルと入
力信号４の交差点タイミングを求めるよう識別回路７の
動作を制御する。
【００２７】また、信号品質が予め定められた基準値
（閾値）以上の場合は複数の基準レベルを用いた実施例
１に示した動作を行うように制御する制御信号１９を出
力する。従って、雑音レベルが大きかったり、フェ−ジ
ングによって信号レベルが変動しており、識別回路７で
複数の基準レベルの識別が困難な場合でも、ゼロクロス
レベル以外の基準レベルを使用しないため、位相比較回
路１で基準タイミングとして使用するタイミング点の分
散が大きくなりクロックジッタが増加するのを防ぎ、安
定したクロック再生を行うことが可能となる。
（閾値）以上の場合は複数の基準レベルを用いた実施例
１に示した動作を行うように制御する制御信号１９を出
力する。従って、雑音レベルが大きかったり、フェ−ジ
ングによって信号レベルが変動しており、識別回路７で
複数の基準レベルの識別が困難な場合でも、ゼロクロス
レベル以外の基準レベルを使用しないため、位相比較回
路１で基準タイミングとして使用するタイミング点の分
散が大きくなりクロックジッタが増加するのを防ぎ、安
定したクロック再生を行うことが可能となる。
【００２８】なお、上記実施例４では、実施例１の構成
に信号品質判定回路１６を設けた場合を示したが実施例
２や実施例３についても同様に信号品質判定回路１６を
設ければよい。
に信号品質判定回路１６を設けた場合を示したが実施例
２や実施例３についても同様に信号品質判定回路１６を
設ければよい。
【００２９】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。
るので、以下に記載されるような効果を奏する。
【００３０】
【００３１】識別回路で求めたタイミング点の相互関係
より入力信号の多値符号の遷移を推定し、推定した遷移
に相当する新たな基準レベルを求める基準レベル判定回
路を設けたことにより、入力信号の多値符号の遷移の種
類によって生じるタイミングジッタを低減し高速な引き
込みを行うことができる。
より入力信号の多値符号の遷移を推定し、推定した遷移
に相当する新たな基準レベルを求める基準レベル判定回
路を設けたことにより、入力信号の多値符号の遷移の種
類によって生じるタイミングジッタを低減し高速な引き
込みを行うことができる。
【００３２】また、基準レベル判定回路で推定した入力
信号の遷移の大きさに比例して、位相比較回路の出力す
る位相比較信号に重み付けを行う重み付け回路を設けた
ことにより、雑音の影響を低減しタイミングジッタを減
らすことが可能となる。
信号の遷移の大きさに比例して、位相比較回路の出力す
る位相比較信号に重み付けを行う重み付け回路を設けた
ことにより、雑音の影響を低減しタイミングジッタを減
らすことが可能となる。
【００３３】そして、入力信号の品質を監視する信号品
質判定回路を設け、信号品質が基準値より低下した場合
と信号品質が基準値以上の場合で識別回路の動作を変え
ることにより、信号品質に応じた安定したクロック再生
を行うことが可能となる。
質判定回路を設け、信号品質が基準値より低下した場合
と信号品質が基準値以上の場合で識別回路の動作を変え
ることにより、信号品質に応じた安定したクロック再生
を行うことが可能となる。
【図１】この発明の実施例１を示すブロック図である。
【図２】この発明の実施例２の発明の一実施例を示すブ
ロック図である。
ロック図である。
【図３】この発明の実施例３の発明の一実施例を示すブ
ロック図である。
ロック図である。
【図４】この発明の実施例４の発明の一実施例を示すブ
ロック図である。
ロック図である。
【図５】２値信号のアイパタ−ンとゼロクロスレベルを
示す波形図である。
示す波形図である。
【図６】４値信号のアイパタ−ンと基準レベルを示す波
形図である。
形図である。
【図７】４値信号の信号遷移例と基準レベルを示す波形
図である。
図である。
【図８】この発明による基準レベル判定回路の動作例を
示すフロ−チャ−トである。
示すフロ−チャ−トである。
【図９】従来のクロック再生回路を示すブロック図であ
る。
る。
１ 位相比較回路 ２ ル−プフィルタ ３ 電圧制御発振器 ７、１０ 識別回路 ９ 基準レベル判定回路 １１ 遅延回路 １４ 重み付け回路 １７ 信号品質判定回路
Claims (3)
- 【請求項１】 複数のアイを持つ多値符号伝送系の信号
を入力信号とし、入力信号が基準レベルと交差するタイ
ミングに基づいて入力信号に同期したクロック信号を再
生するクロック再生回路において、 前記入力信号のアイアパチャーの数に対応して予め定め
られた基準レベルに基づいて前記入力信号が前記基準レ
ベルと交差するタイミング信号を出力する第一の識別回
路と、前記第一の識別回路のタイミング信号からタイミング点
の相互関係に基づいて、入力信号の多値符号の遷移を推
定し、推定した遷移に対応する新たな基準レベルを求め
る基準レベル判定回路と、 前記基準レベル判定回路で求めた新たな基準レベルと入
力信号を遅延させた信号とが交差するタイミングを求め
る第二の識別回路と、 前記第二の識別回路の出力タイミング信号とクロック信
号との位相を比較し位相比較信号を出力する位相比較回
路と、 前記位相差信号を帯域制限しジッタや雑音を取除くルー
プフィルタと、 前記ループフィルタの出力信号に基づいて発振クロック
の位相と周波数を制御する電圧制御発振器とを有するこ
とを特徴とするクロック再生回路。 - 【請求項２】 前記基準レベル判定回路で推定した入力
信号の遷移の大きさに基づいて前記位相比較回路の出力
する位相比較信号に重み付けを行う重み付け回路を設け
たことを特徴とする請求項１記載のクロック再生回路。 - 【請求項３】 複数のアイを持つ多値符号伝送系の入力
信号の品質を示す信号品質情報と予め定められた閾値と
に基づいて入力信号の品質を判定する信号品質判定回路
を設け、信号品質が基準値より低下した場合は前記第１
の識別回路はゼロクロスレベルのみを基本レベルとして
動作し、信号品質が基準値以上の場合はすべての基準レ
ベルを使用して動作することを特徴とする請求項１また
は請求項２記載のクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034988A JP2949996B2 (ja) | 1992-02-21 | 1992-02-21 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034988A JP2949996B2 (ja) | 1992-02-21 | 1992-02-21 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236043A JPH05236043A (ja) | 1993-09-10 |
| JP2949996B2 true JP2949996B2 (ja) | 1999-09-20 |
Family
ID=12429527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034988A Expired - Fee Related JP2949996B2 (ja) | 1992-02-21 | 1992-02-21 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949996B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10327208A (ja) | 1997-05-22 | 1998-12-08 | Nec Corp | クロック再生回路 |
| JP4569347B2 (ja) | 2005-03-29 | 2010-10-27 | 日本電気株式会社 | クロック再生回路 |
-
1992
- 1992-02-21 JP JP4034988A patent/JP2949996B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05236043A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121411A (en) | Multi-edge clock recovery method | |
| JP6221274B2 (ja) | データ受信装置及びデータ通信システム | |
| JP2848320B2 (ja) | クロック同期回路 | |
| EP1155541B1 (en) | Erasure based instantaneous loop control in a data receiver | |
| US7499511B2 (en) | Clock recovery systems and methods for adjusting phase offset according to data frequency | |
| JPH0681167B2 (ja) | ディジタル無線通信用の受信装置 | |
| JP2664249B2 (ja) | タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置 | |
| JP3033520B2 (ja) | クロック抽出回路 | |
| JP2949996B2 (ja) | クロック再生回路 | |
| JP4638432B2 (ja) | クロック再生回路およびこれを用いた受信装置 | |
| JP2007529913A5 (ja) | ||
| JP3147147B2 (ja) | 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置 | |
| JP3369118B2 (ja) | データ判定回路 | |
| JP2771365B2 (ja) | 搬送波再生回路 | |
| WO2012029597A1 (ja) | クロック再生回路およびクロック再生方法 | |
| JPH104436A (ja) | クロック再生回路 | |
| JPH06152667A (ja) | クロック再生回路 | |
| JP2962467B2 (ja) | タイミング抽出方法 | |
| JP2983381B2 (ja) | クロック再生のための制御信号作成回路 | |
| US20060039513A1 (en) | Clock and data recovery systems and methods | |
| JP3572578B2 (ja) | データ受信装置 | |
| JP2000201190A (ja) | クロック位相誤差検出回路およびクロック位相誤差検出方法 | |
| JPH08237239A (ja) | タイミング抽出回路、それを利用した通信システム及びタイミング抽出方法並びに通信装置 | |
| JPH0787147A (ja) | 復調装置 | |
| JP2827197B2 (ja) | 無線データ伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |