JP2945011B2

JP2945011B2 - 液晶駆動装置

Info

Publication number: JP2945011B2
Application number: JP63068726A
Authority: JP
Inventors: 芳男鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-03-23
Filing date: 1988-03-23
Publication date: 1999-09-06
Anticipated expiration: 2014-09-06
Also published as: JPH01241599A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、例えば電圧ヒステリシス特性を有する相
転移型液晶や極性ヒステリシス特性を有する強誘電型液
晶のようなメモリ作用を有する液晶を使用した表示装置
に用いて好適な液晶駆動装置に関する。

〔発明の概要〕

この発明は、アドレス可能なラッチ手段に、表示スト
ローブ信号が供給される期間に、１本の信号電極に対応
する第１の表示アドレス信号に対応して表示データをラ
ッチさせると共に、１本の走査電極に対応する第２の表
示アドレス信号をデコーダでデコードすることに基づ
き、これら第1,第２の表示アドレス信号に対応する１本
の信号電極，走査電極に対してのみ第1,第２のバイアス
信号を発生させることにより、液晶表示素子の表示画面
を、第１及び第２の表示アドレス信号に対応する１点で
書き換えるようにしたものである。

〔従来の技術〕

一般に相転移型液晶は散乱と透過による表示であるた
め、ねじれネマティック（TN）型液晶，超ねじれネマテ
ィック（STN）型液晶或は誘電型液晶（FLC）と異なり、
基本的に偏光板を必要としない。このため反射型でも明
るく且つ視野が広いため、品位の高い表示が期待され
る。しかしながら一般にXYマトリックス表示では線順次
走査が行われていて、この相転移型液晶も例外でなく、
線順次で駆動される。

〔発明が解決しようとする課題〕

ところで上述の如く一般のXYマトリックス表示では線
順次走査を行っており、そのフレーム周波数は〜100Hz
程度（フリッカの見えない所）に合わしている。ところ
が相転移型液晶では、基本的に走査本数によらず高コン
トラストを維持できるが、１ライン当りの選択時間（書
き込み時間）は比較的大きく、高解像度の表示のために
素子数を多くすると走査本数が増え、走査本数が増すご
とに一画像書き換えに要する時間（フレーム周波数に対
応）が大きくなり、使いにくいものとなってしまう。

即ち、実際には１ライン選択するのに、液晶の特性で
決められる時間（２〜10msec）が必要で、走査本数の大
きい高解像度の表示では、画面に書き換えに要する時間
が大きくなり高速表示ができない欠点であった。

この発明は斯る点に鑑みてなされたもので、走査本数
の大きい高解像度の場合でもみかけ上高速表示できるよ
うにすることができる液晶駆動装置を提供するものであ
る。

〔課題を解決するための手段〕

この発明による液晶駆動装置は、例えば第１図に示す
ように、表示データ（書き込み時には“1",消去時には
“0"）と、１本の信号電極に対応する第１の表示アドレ
ス信号Xm′と、表示ストローブ信号とが供給され、この
表示ストローブ信号が供給される期間に、この第１の表
示アドレス信号Xm′に対応してこの表示データをラッチ
する、アドレス可能なラッチ手段（９）と、ラッチ手段
（９）の出力に応じて、この第１のアドレス信号Xm′に
対応する信号電極に対してのみ第１のバイアス信号Xmを
発生する第１のバイアス手段（６）と、１本の走査電極
に対応する第２の表示アドレス信号Yn′が供給され、こ
の第２の表示アドレス信号Yn′をデコードするデコーダ
（８）と、デコーダ（８）の出力に応じて、この第２の
表示アドレス信号Yn′に対応する走査電極に対しての
み、この表示データの値に応じた第２のバイアス信号Yn
を発生する第２のバイアス発生手段（２）と、メモリ作
用を有し、この第１及び第２のバイアス信号Xm,Ynに応
じて表示を行う液晶表示素子（３）とを備え、液晶表示
素子（３）に表示される画面を、この第１及び第２の表
示アドレス信号Xm′,Yn′に対応する１点で書き換える
ように構成している。

〔作用〕

液晶表示素子に表示される画面を第１及び第２の表示
アドレス信号に対応する１点で書き換えできるようにす
ることにより、見かけ上の表示速度を早くすることがで
きる。例えば線順次駆動では表示内容に関係なく、表示
エリアのドット数（走査線）により表示時間が決まる
が、この発明では逆に表示エリアのドット数に関係な
く、書き換えようとする表示の大きさにより表示時間か
決まり、これにより書き換え量は表示エリアのドット数
に比べて小さいため、かなりの表示速度で表示すること
が可能となる。

〔実施例〕

以下、この発明の実施例を、相転移型液晶を用いた場
合を例にとり、第１図〜第３図に基づいて詳しく説明す
る。

先ず実施例に入る前に相転移型液晶の電圧ヒステリシ
ス特性に付いて第４図を参照して説明する。V_H（保持電
圧）より一たん0V側の電圧を印加し、再びV_Hに戻すと散
乱モードのオフ状態になり、またV_Hより一たんV_Hより大
きい電圧例えば2V_Hを印加し、再びV_Hに戻すと透過モー
ド（クリア状態）のオン表示になる特性を利用する。つ
まり、消去状態ではａ点よりｂ点まで移動し、更にｃ点
まで戻って保持状態となり、書き込み状態ではｃ点より
ｄ点まで移動し、更にａ点まで戻って保持状態となる。

第１図はこの発明の実施例を示すもので、本実施例で
は特定の一点にデータを書き込み、又はこれを消去しよ
うとするものである。

第１図において、（８）は表示アドレス信号Yn′をデ
コードするアドレスデコーダ、（２）はアドレスデコー
ダ（８）からの出力信号に応じてバイアス電圧Ynを発生
する交流駆動のバイアス発生回路、（３）は発生された
バイアス電圧Ynが図示せずもその行電極（走査電極）に
供給される液晶表示素子である。

（９）は、書き込み時には表示データ“1"、消去時に
は表示データ“0"が夫々供給されるラッチ回路である。
またこの表示データ“1"と“0"によりバイアス発生回路
（２）が書き込み時には1/3バイアスに、消去時には1/2
バイアスに切換えられる。また、ラッチ回路（９）には
表示アドレス信号Xm′が供給されると共に表示ストロー
ブ信号が供給されるようになされている。

（６）はラッチ回路（９）の内容に応じてバイアス電
圧Xmを発生する交流駆動のバイアス発生回路であって、
このバイアス発生回路（６）からのバイアス電圧Xmは液
晶表示素子（３）の図示せずも列電極（信号電極）に供
給される。

（７）はクロック信号をバイアス発生回路（２）及び
（６）に供給するクロック発生器である。

次に、第１図の回路動作を第２図及び第３図の信号波
形を参照し乍ら説明する。

書き込み時には表示データ“1"がラッチ回路（９）に
供給されて表示アドレス信号Xm′に対応してラッチされ
ると共に表示データ“1"によりバイアス発生回路（２）
が1/3バイアスに切換えられる。ラッチ回路（９）の内
容に応じてバイアス発生回路（６）からは例えば第２図
Ｃに示すようなバイアス電圧Xmが発生される。

また、アドレスデコーダ（８）に表示アドレス信号Y
n′が供給され、このアドレスデコーダ（８）からの出
力信号に応じてバイアス発生回路（２）より第２図Ｂに
示すようなバイアス電圧Ynが発生される。この結果、液
晶表示素子（３）の列電極と行電極の電極間には第２図
Ｄに示すようなバイアス電圧が印加される筈であるが、
ラッチ回路（９）に印加される第２図Ａに示すような表
示ストローブ信号によりバイアス電圧XmとYnが逆相関係
にある所、つまり表示ストローブ信号が発生している期
間のみの高い電圧（例えば3V_H）が２つの電極間に印加
され、これにより液晶表示素子（３）の画面内の座標
（Xm,Yn）の所にデータ“1"が書き込まれて表示され
る。

また、消去時には、表示データ“0"がラッチ回路
（９）に供給されて表示アドレス信号Xm′に対応してラ
ッチされると共に表示データ“0"によりバイアス発生回
路（２）が1/2バイアスに切換えられる。ラッチ回路の
内容に応じてバイアス発生回路（６）からは例えば第３
図Ｂに示すようなバイアス電圧Xmが発生される。

また、アドレスデコーダ（８）に表示アドレス信号Y
n′が供給され、このアドレスデコーダ（８）からの出
力信号に応じてバイアス発生回路（２）より第３図Ａに
示すようなバイアス電圧Ynが発生される。この結果、液
晶表示素子（３）の列電極と行電極の電極間には第３図
Ｃに示すようなバイアス電圧が印加される筈であるが、
ラッチ回路（９）に印加される第２図Ａに示すような表
示ストローブ信号によりバイアス電圧XmとYnが同相関係
にある所、つまり表示ストローブ信号が発生している期
間のみの低い電圧（例えば0V_H）が２つの電極間に印加
され、これにより液晶表示素子（３）の画面内の座標
（Xm,Yn）の所にデータ“0"が書き込まれ、つまりデー
タ“1"が消去され、表示が消える。

なお、上述の実施例ではこの発明を相転移型液晶に適
用した場合について説明したが、これに限定されずメモ
リ作用を有する液晶例えば第５図に示すような電圧−透
過率特性を有し、第６図の如きバイアス電圧が印加され
るような極性ヒステリシス特性を有する強誘電型液晶等
にも同様に適用可能である。

最後に、この発明の参考例を、相転移型液晶を用いた
場合を例にとり、第７図〜第13図に基づいて詳しく説明
する。

第７図はこの発明の第１参考例を示すもので、本参考
例では線順次でデータを書き込み、又はこれを一括消去
しようとするものである。

第７図において、（１）はスタートアドレス信号Y_P′
及びエンドアドレス信号Y_Q′に応じて書換える領域を決
定するアドレスプロセッサ、（２）はアドレスプロセッ
サ（１）からの出力信号に応じてバイアス電圧Y₁…Y_Eを
発生する交流駆動のバイアス発生回路、（３）は発生
されたバイアス電圧Y₁…Y_Eが図示せずともその行電極
（走査電極）に供給される液晶表示素子である。

（４）は消去制御信号により切換えられるスイッチ回
路であって、このスイッチ回路（４）は書き込み時は接
点Ｗ側に接続されて書き込もうとする表示データを通過
させ、消去時は接点Ｅ側に接続されて接地される。ま
た、消去制御信号によりバイアス発生回路（２）は書き
込み時は1/3バイアスとされ、消去時には1/2バイアスと
される。

（５）は書き込み時転送クロックにより順次スイッチ
回路（４）を通った表示データを取り込むラッチ付きシ
フトレジスタ、（６）はシフトレジスタ（５）の内容に
応じて対応したバイアス電圧X₁…X_Eを発生する交流駆動
のバイアス発生回路であって、このバイアス発生回路
（６）からのバイアス電圧X₁…X_Eは液晶表示素子（３）
の図示せずも列電極（信号電極）に供給される。（７）
はクロック信号をバイアス発生回路（２）及び（６）に
供給するクロック発生器である。

次に第７図の回路動作を第８図〜第10図の信号波形を
参照し乍ら説明する。

書き込み時には消去制御信号によりバイアス発生回路
（２）が1/3バイアスに切換えられると共にスイッチ回
路（４）が接点Ｗ側に接続されて表示データがシフトレ
ジスタ（５）に取り込まれ、このシフトレジスタ（５）
の内容に応じてバイアス発生回路（６）からは例えば第
８図Ａ〜Ｄに示すようなバイアス電圧X₁…X_Eが発生され
て液晶表示素子（３）に供給される。

また、アドレスプロセッサ（１）に書き込むべき範囲
を指定するスタートアドレス信号Y_P′及びエンドアドレ
ス信号Y_Q′が供給され、このアドレスプロセッサ（１）
からの出力信号に応じてバイアス発生回路（２）より第
９図Ａ〜Ｄに示すようなバイアス電圧Y_P…Y_P+3…Y_Qが発
生される。図面の都合上ここではバイアス電圧Y_Qまでは
示されておらず、この一部すなわちY_P…Y_P+3のみを示し
ているが、全て発生するタイミングは順次異なるも同じ
波形である。

そして、液晶表示素子（３）の交差する列電極及び行
電極に印加される電圧が逆相関係にあるとき、すなわち
任意の交点におけるバイアス電圧X₁…X_EとY_P……Y_Qが夫
々逆相関係にあるときそのその点に書き込みがなされ
る。また、消去時には消去制御信号によりバイアス発生
回路（２）が1/2バイアスに切換えられると共にスイッ
チ回路（４）が接点Ｅ側に接続されて接地され、このと
きシフトレジスタ（５）の内容は全て“0"とされ、これ
に対応してバイアス発生回路（６）からは第10図Ａに示
すようにバイアス電圧X₁…X_Eにわたって同一波形のもの
が得られて液晶表示素子（３）に供給される。

また、アドレスプロセッサ（１）に書き込み時と同様
消去すべき範囲を指定するスタートアドレス信号Y_P′及
びエンドアドレス信号Y_Q′が供給され、このアドレスプ
ロセッサ（１）からの出力信号に応じてバイアス発生回
路（２）より第10図Ｂ〜Ｅに示すようなバイアス電圧Y_P
……Y_Qが発生される。

そして液晶表示素子（３）の交差する列電極及び行電
極に印加される電圧が同相関係にあるときのその点の消
去が同時になされる。

このようにして本参考では指定された全領域を一括し
て消去することができる。

第11図はこの発明の第２参考例を示すもので、同図に
おいて、第１図及び第７図と対応する部分には同一符号
を付し、その詳細説明は省略する。本参考例ではバッフ
ァメモリを用いて特定の領域のデータを消去しようとす
るものである。

そのために、表示アドレス信号Y_P′〜Y_Q′及びX_P′〜
X_Q′を準備し、この表示アドレス信号Y_P′〜Y_Q′をアド
レスデコーダ（８）に供給すると共に別に設けたアドレ
スデコーダ（10）に供給し、また表示アドレス信号X_P′
〜X_Q′を別に設けたアドレスデコーダ（12）に供給しこ
れ等アドレスデコーダ（10）及び（12）の出力信号によ
り表示データが供給されるバッファメモリとしてのRAM
（11）の特定領域を順次指定するようにする。そして、
RAM（11）の内容を書き込み時スイッチ回路（４）を介
してシフトレジスタ（５）に供給するようにする。ま
た、このシフトレジスタ（５）に表示ストローブ信号が
供給される。

次に第11図の回路動作を第12図及び第13図を参照し乍
ら説明する。

いま、RAM（11）には表示データに対応して第13図Ａ
にハッチングで示すような情報が記憶されているものと
する。そこで消去制御信号のない時はスイッチ回路
（４）を接点Ｗに接続し、RAM（11）の情報はシフトレ
ジスタ（５）等を介して実質的に液晶表示素子（３）に
転送され、第13図Ｂに示すように同じ情報が液晶表示素
子（３）により表示される。

次に消去制御信号によりスイッチ回路（４）を接点Ｅ
側に切換えると共にバイアス発生回路（２）を1/2バイ
アスに切換える。すると、スイッチ回路（４）の接点Ｅ
が接地されたことをシフトレジスタ（５）の内容は全て
“0"となり、これに対応してバイアス発生回路（６）よ
り第12図Ａ及びＢに代表的に示すような同一波形のバイ
アス電圧X1,X2…が発生される。

一方表示アドレスY_P′…Y_Q′が順次アドレスデコーダ
（８）に供給され、その出力信号に応じてバイアス発生
回路（２）から第12図Ｄ〜Ｇに示すようなバイアス電圧
Y_P…Y_Qが発生される。そして第12図Ｃに示すような表示
ストローブ信号がシフトレジスタ（５）に供給されるこ
とにより、この表示ストローブ信号の期間に入るバイア
ス電圧のみが有効な電圧として液晶表示素子（３）の各
電極に供給される。このときバイアス電圧Y_P…Y_Qはバイ
アス電圧X₁,X₂…と同相関係にあるので、実質的に消去
が行われ、液晶表示素子（３）の表示は第13図Ｃのよう
に変化する。

そこで、表示アドレス信号Y_P′…Y_Q′をアドレスデコ
ーダ（10）及び（８）に供給すると共に表示アドレス信
号X_P′〜Y_Q′アドレスデコーダ（12）に供給し、アドレ
スデコーダ（10）及び（12）の出力信号によりRAM（1
1）の情報を第13図Ｄに枠ａで示すように削除し、これ
をスイッチ回路（４）及びシフトレジスタ（５）等を介
して液晶素子素子（３）に実質的に転送して再書き込み
すると、液晶表示素子（３）の表示は第13図Ｅに示すよ
うに変化し、実質的にクロスハッチングの部分のみに新
しい情報が書き込まれ、結局特定領域のみが消去された
ことになる。

このように本参考例ではバッファメモリを用いること
により特定領域のみを任意に消去することができる。

〔発明の効果〕

上述の如くこの発明によれば、第１及び第２のバイア
ス信号に応じて液晶表示素子に表示を行う際に、その表
示される画面を第１及び第２の表示アドレス信号に対応
する１点で書き換えることができるようにしたので、画
面の書き換え速度を早くすることができ、例えば走査本
数の大きい高解像度ディスプレイ等に用いて極めて有用
である。また、非選択時間が短かくできるのでクロスト
ーク等画質劣化させる割合いを少なくすることができ
る。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路構成図、第２図及
び第３図は第１図の動作説明に供するための図、第４図
は相転移型液晶の電圧ヒステリシス特性を示す図、第５
図は強誘電型液晶の極性ヒステリシス特性を示す図、第
６図はそのバイアス電圧波形を示す図、第７図はこの発
明の第１参考例を示す回路構成図、第８図〜第10図は第
７図の動作説明に供するための図、第11図はこの発明の
第２参考例を示す回路構成図、第12図及び第13図は第11
図の動作説明に供するための図である。（１）はアドレスプロセッサ、（２），（６）はバイア
ス発生回路、（３）は液晶表示素子、（５）はラッチ付
シフトレジスタ、（８），（10），（12）はアドレスデ
コーダ、（11）はRAMである。

Claims

(57)【特許請求の範囲】

【請求項１】表示データと、１本の信号電極に対応する
第１の表示アドレス信号と、表示ストローブ信号とが供
給され、該表示ストローブ信号が供給される期間に、該
第１の表示アドレス信号に対応して該表示データをラッ
チする、アドレス可能なラッチ手段と、該ラッチ手段の出力に応じて、上記第１のアドレス信号
に対応する信号電極に対してのみ第１のバイアス信号を
発生する第１のバイアス発生手段と、１本の走査電極に対応する第２の表示アドレス信号が供
給され、該第２の表示アドレス信号をデコードするデコ
ーダと、該デコーダの出力に応じて、上記第２の表示アドレス信
号に対応する走査電極に対してのみ、上記表示データの
値に応じた第２のバイアス信号を発生する第２のバイア
ス発生手段と、メモリ作用を有し、上記第１及び第２のバイアス信号に
応じて表示を行う液晶表示素子とを備え、該液晶表示素子に表示される画面を、上記第１
及び第２の表示アドレス信号に対応する１点で書き換え
るようにしたことを特徴とする液晶駆動装置。