JP2935528B2 - 供給線路へ伝送された情報パケットをパケット交換装置を介して転送する方法および回路装置 - Google Patents
供給線路へ伝送された情報パケットをパケット交換装置を介して転送する方法および回路装置Info
- Publication number
- JP2935528B2 JP2935528B2 JP4967290A JP4967290A JP2935528B2 JP 2935528 B2 JP2935528 B2 JP 2935528B2 JP 4967290 A JP4967290 A JP 4967290A JP 4967290 A JP4967290 A JP 4967290A JP 2935528 B2 JP2935528 B2 JP 2935528B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- packet
- information packet
- virtual connection
- information packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1523—Parallel switch fabric planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 本発明は、供給線路へ非同期の伝送方式により仮想の
接続路の経過中に伝送されたそれぞれの仮想の接続路を
示すパケツトヘツドを有する情報パケツトを、少くとも
２つの冗長構成の多重スイツチを有するパケツト交換装
置を介して、該パケツト交換装置に接続されている取り
出し線路へ転送する方法および装置に関する。
接続路の経過中に伝送されたそれぞれの仮想の接続路を
示すパケツトヘツドを有する情報パケツトを、少くとも
２つの冗長構成の多重スイツチを有するパケツト交換装
置を介して、該パケツト交換装置に接続されている取り
出し線路へ転送する方法および装置に関する。
従来技術 通信網のための交換装置は、中断されることのないか
つ障害のない交換動作を可能にする必要がある。しかし
個々の部品はある程度の故障の確率を有するため、交換
装置の構造は、個々のコンポーネントの故障にもかかわ
らず通信装置全体の障害のない動作を保証するように選
定する必要がある。これに関連して公知の構成（例えば
“Unterrichtsbltter der Deutschen Bundespost",年
報25/1972,No.11,263〜266頁）に、データ交換装置の中
央装置を冗長的に設計することが示されている。この冗
長構成により中央装置の１つの故障の際に予備経路を接
続することができる。しかしこの目的のためには、デー
タ交換装置において、相応の監視−および制御構成を設
けることが必要とされる。
つ障害のない交換動作を可能にする必要がある。しかし
個々の部品はある程度の故障の確率を有するため、交換
装置の構造は、個々のコンポーネントの故障にもかかわ
らず通信装置全体の障害のない動作を保証するように選
定する必要がある。これに関連して公知の構成（例えば
“Unterrichtsbltter der Deutschen Bundespost",年
報25/1972,No.11,263〜266頁）に、データ交換装置の中
央装置を冗長的に設計することが示されている。この冗
長構成により中央装置の１つの故障の際に予備経路を接
続することができる。しかしこの目的のためには、デー
タ交換装置において、相応の監視−および制御構成を設
けることが必要とされる。
発明の解決すべき問題点 本発明の課題は、冒頭に述べた形式の方法および装置
において、わずかな制御費用により冗長的なパケツト交
換装置を実現可能にすることである。
において、わずかな制御費用により冗長的なパケツト交
換装置を実現可能にすることである。
交換パケツトが高い伝送速度で伝送されるようにした
広帯域通信網におけるパケツト交換装置は重要である。
広帯域通信網におけるパケツト交換装置は重要である。
問題を解決するための手段 前記課題は、請求項１および請求項５の特徴部分に示
された構成により、解決されている。
された構成により、解決されている。
本発明の方法は請求項２〜４に示したように構成する
ことができる。この場合この構成の利点は次の点にあ
る。即ち情報パケツトにそれぞれ付加された付加識別記
号の供給のための、即ち多重スイツチを介して伝送され
る情報パケツトの、故障のない伝送に関連する検査のた
めのわずかな制御構成費用の点にある。
ことができる。この場合この構成の利点は次の点にあ
る。即ち情報パケツトにそれぞれ付加された付加識別記
号の供給のための、即ち多重スイツチを介して伝送され
る情報パケツトの、故障のない伝送に関連する検査のた
めのわずかな制御構成費用の点にある。
本発明の方法を実施するための回路装置は請求項５〜
10に示されている。この場合の利点は、情報パケツト
の、冗長的に設計されたパケツト交換装置を介しての転
送のためのわずかな回路技術的費用にある。
10に示されている。この場合の利点は、情報パケツト
の、冗長的に設計されたパケツト交換装置を介しての転
送のためのわずかな回路技術的費用にある。
実施例の説明 次に本発明の実施例を図面を用いて説明する。
第１図にパケツト交換装置PVEが示されており、これ
に複数個の供給線路E1〜Enならびに複数個の取り出し線
路A1〜Anが接続されている。これらの線路のうち第１図
には供給線路E1とEn,取り出し線路A1とAnだけが示され
ている。供給線路および取り出し線路を介してそれぞれ
情報パケツトの伝送が、非同期の伝送方式（非同期の伝
送モード）にもとづく仮想の接続路の列として行なわれ
る。情報パケツトとして固定長さのパケツトを用いるこ
とができる。このパケツトは、各々の仮想の接続路を示
す標識を有するパケツトヘツドならびに情報部分を用い
る。情報部分において本来の情報信号の伝送が行なわれ
る。この場合、情報信号とは、デイジタル形式のデータ
およびテクスト信号ならびに音声信号または画像信号の
ことである。
に複数個の供給線路E1〜Enならびに複数個の取り出し線
路A1〜Anが接続されている。これらの線路のうち第１図
には供給線路E1とEn,取り出し線路A1とAnだけが示され
ている。供給線路および取り出し線路を介してそれぞれ
情報パケツトの伝送が、非同期の伝送方式（非同期の伝
送モード）にもとづく仮想の接続路の列として行なわれ
る。情報パケツトとして固定長さのパケツトを用いるこ
とができる。このパケツトは、各々の仮想の接続路を示
す標識を有するパケツトヘツドならびに情報部分を用い
る。情報部分において本来の情報信号の伝送が行なわれ
る。この場合、情報信号とは、デイジタル形式のデータ
およびテクスト信号ならびに音声信号または画像信号の
ことである。
第１図に示されているように供給線路E1〜Enの各々に
処理装置BHEが配属されている。この種の処理装置−そ
の構成は以下で詳述する−は、一方では各々の供給線路
を介して伝送される、仮想の接続に所属する情報パケツ
トに、各々の仮想の接続の相続く情報パケツトに対して
変化する付加標識信号を付加する。他方では処理装置
は、この付加標識信号の分だけ補完された情報パケツト
から、２つの同一の情報パケツト−以下では情報パケツ
ト群と称する−を形成して、この情報パケツト群をパケ
ツト交換装置PVEの２つの冗長多重スイツチKV1およびKV
2へ導びく。第１図において多重スイツチKV1により示さ
れていることは、両方の多重スイツチがそれぞれ複数個
の互いに接続されたスイツチモジユールSMを有すること
ができることである。この種のスイツチの構成および動
作は公知であるため、以下では説明はしない。
処理装置BHEが配属されている。この種の処理装置−そ
の構成は以下で詳述する−は、一方では各々の供給線路
を介して伝送される、仮想の接続に所属する情報パケツ
トに、各々の仮想の接続の相続く情報パケツトに対して
変化する付加標識信号を付加する。他方では処理装置
は、この付加標識信号の分だけ補完された情報パケツト
から、２つの同一の情報パケツト−以下では情報パケツ
ト群と称する−を形成して、この情報パケツト群をパケ
ツト交換装置PVEの２つの冗長多重スイツチKV1およびKV
2へ導びく。第１図において多重スイツチKV1により示さ
れていることは、両方の多重スイツチがそれぞれ複数個
の互いに接続されたスイツチモジユールSMを有すること
ができることである。この種のスイツチの構成および動
作は公知であるため、以下では説明はしない。
多重スイツチの各々は複数個の出力線路を有する。こ
の場合それぞれ、多重スイツチKV1の出力線路および多
重スイツチKV2の出力線路は共通に、別個の評価装置AWE
へ導びかれている。この評価装置は、取り出し線路A1〜
Anのうちの各１つと接続されている。この種の評価装置
は、両方の多重スイツチを介して伝送される情報パケツ
トを供給されて、情報パケツトにそれぞれ付加された付
加標識信号の後述の評価により、情報パケツト群に所属
する情報パケツトの１つだけを、所属の取り出し線路へ
送出する。
の場合それぞれ、多重スイツチKV1の出力線路および多
重スイツチKV2の出力線路は共通に、別個の評価装置AWE
へ導びかれている。この評価装置は、取り出し線路A1〜
Anのうちの各１つと接続されている。この種の評価装置
は、両方の多重スイツチを介して伝送される情報パケツ
トを供給されて、情報パケツトにそれぞれ付加された付
加標識信号の後述の評価により、情報パケツト群に所属
する情報パケツトの１つだけを、所属の取り出し線路へ
送出する。
前述のパケツト交換装置PVEに関してさらに付言すべ
きことは、この交換装置は第１図の場合は２つの冗長多
重スイツチを有することである。しかし冗長多重スイツ
チの個数は、多重スイツチの各々の故障の確率に依存し
て、およびパケツト交換装置の機能に対して必要とされ
る値に依存して相応に増加させることもできる。
きことは、この交換装置は第１図の場合は２つの冗長多
重スイツチを有することである。しかし冗長多重スイツ
チの個数は、多重スイツチの各々の故障の確率に依存し
て、およびパケツト交換装置の機能に対して必要とされ
る値に依存して相応に増加させることもできる。
第２図に前述の処理装置BHEの構成の一例が示されて
いる。この場合、本発明の理解に必要とされる回路部分
だけが示されている。
いる。この場合、本発明の理解に必要とされる回路部分
だけが示されている。
第２図ではＥで示されているそれぞれの供給線路とレ
ジスタReg1が接続されている。このレジスタの中に、供
給線路を介して伝送された情報パケツトの情報部分が収
容される。他方、それぞれの情報パケツトに所属するパ
ケツトヘツドはアドレスデコーダDEC1へ導びかれる。こ
の場合このアドレスデコーダに、第２図において破線で
示されている検査装置PRも前置接続することができる。
この検査装置はこのパケツトヘツドのエラーのない伝送
に関する検査を、伝送手順からこの種の検査が設けられ
ている時は、実施する。このアドレスデコーダは、導び
かれたパケツトヘツドの中で仮想のチヤンネル番号VCI
の形式で含まれている。それぞれの仮想の接続路を示す
標識を復号化して、相応の出力信号を供給準備する。こ
の出力信号は続き番号メモリFSP1へアドレス信号として
導びかれる。この続き番号メモリFSP1は、所属の供給線
路Ｅにおける仮想の接続路の各々に対して、別個のメモ
リセルを有する。これらのメモリセルは、前述のアドレ
スデコーダDEC1により復号化された仮想のチヤンネル番
号VCIの尺度にもとづいて制御可能である。メモリセル
の各々の中に、第２図に示されている様に、仮想のチヤ
ンネル番号VCI,続き番号Ｆならびに自己経路案内情報SR
H（セルフルーチングヘツダ）が記憶されている。これ
らの３つの信号が共通に１つの新たな後述のパケツトヘ
ツドを形成する。このパケツトヘツドは、ちようどレジ
スタReg1の中へ収容された、情報パケツトの情報部分に
対して、その情報の転送のために、先頭に置かれる。こ
の場合、VCIは、それぞれの仮想の接続路のために対象
とされる取り出し線路を介しての情報パケツトの転送の
ために使用される仮想のチヤンネル番号を表わす。続き
番号Ｆとして前述の、処理装置BHEの中へ収容された各
々の情報パケツトに付加されている付加標識が用いられ
る。この続き番号は、個々の仮想の接続路のために個別
に設定される。この場合、本発明の実施例によれば、仮
想の接続路の形成の列において、それぞれの続き番号が
設定された初期値へセツトされて、さらにそれぞれのメ
モリセルへの制御のたびに増分される。この場合この増
分は第２図に示されている計数器Z2を用いて行なわれ
る。自己経路案内情報SRHは、第１図に示されたパケツ
ト交換装置PVEの内部で、多重スイツチKV1およびKV2を
介してのそれぞれの情報パケツトの伝送のために用いら
れる。
ジスタReg1が接続されている。このレジスタの中に、供
給線路を介して伝送された情報パケツトの情報部分が収
容される。他方、それぞれの情報パケツトに所属するパ
ケツトヘツドはアドレスデコーダDEC1へ導びかれる。こ
の場合このアドレスデコーダに、第２図において破線で
示されている検査装置PRも前置接続することができる。
この検査装置はこのパケツトヘツドのエラーのない伝送
に関する検査を、伝送手順からこの種の検査が設けられ
ている時は、実施する。このアドレスデコーダは、導び
かれたパケツトヘツドの中で仮想のチヤンネル番号VCI
の形式で含まれている。それぞれの仮想の接続路を示す
標識を復号化して、相応の出力信号を供給準備する。こ
の出力信号は続き番号メモリFSP1へアドレス信号として
導びかれる。この続き番号メモリFSP1は、所属の供給線
路Ｅにおける仮想の接続路の各々に対して、別個のメモ
リセルを有する。これらのメモリセルは、前述のアドレ
スデコーダDEC1により復号化された仮想のチヤンネル番
号VCIの尺度にもとづいて制御可能である。メモリセル
の各々の中に、第２図に示されている様に、仮想のチヤ
ンネル番号VCI,続き番号Ｆならびに自己経路案内情報SR
H（セルフルーチングヘツダ）が記憶されている。これ
らの３つの信号が共通に１つの新たな後述のパケツトヘ
ツドを形成する。このパケツトヘツドは、ちようどレジ
スタReg1の中へ収容された、情報パケツトの情報部分に
対して、その情報の転送のために、先頭に置かれる。こ
の場合、VCIは、それぞれの仮想の接続路のために対象
とされる取り出し線路を介しての情報パケツトの転送の
ために使用される仮想のチヤンネル番号を表わす。続き
番号Ｆとして前述の、処理装置BHEの中へ収容された各
々の情報パケツトに付加されている付加標識が用いられ
る。この続き番号は、個々の仮想の接続路のために個別
に設定される。この場合、本発明の実施例によれば、仮
想の接続路の形成の列において、それぞれの続き番号が
設定された初期値へセツトされて、さらにそれぞれのメ
モリセルへの制御のたびに増分される。この場合この増
分は第２図に示されている計数器Z2を用いて行なわれ
る。自己経路案内情報SRHは、第１図に示されたパケツ
ト交換装置PVEの内部で、多重スイツチKV1およびKV2を
介してのそれぞれの情報パケツトの伝送のために用いら
れる。
前述の複数個の信号はさらに、例えばマイクロプロセ
ツサとすることのできる制御装置MP1により、仮想の接
続路の形成の列において続き番号メモリFSP1のそれぞれ
用いられるメモリセルの中へ書き込まれる。
ツサとすることのできる制御装置MP1により、仮想の接
続路の形成の列において続き番号メモリFSP1のそれぞれ
用いられるメモリセルの中へ書き込まれる。
アドレスデコーダDEC1による、続き番号メモリFSP1の
メモリセルの前述の制御の場合、このメモリセルの中に
記憶されているパケツトヘツドが読み出されてレジスタ
Reg2の中へ収容される。出力側でこのレジスタはデータ
結合装置DW1と接続されている。このDW1の第２の入力側
へ前述のレジスタReg1の出力側が接続されている。出力
側でデータ結合装置DW1は一方では情報パケツト多重装
置NPVと接続され他方では検査信号発生器FCS1と接続さ
れている。この検査信号発生器は出力側ではデータ結合
装置DW1の第３入力側と接続されている。
メモリセルの前述の制御の場合、このメモリセルの中に
記憶されているパケツトヘツドが読み出されてレジスタ
Reg2の中へ収容される。出力側でこのレジスタはデータ
結合装置DW1と接続されている。このDW1の第２の入力側
へ前述のレジスタReg1の出力側が接続されている。出力
側でデータ結合装置DW1は一方では情報パケツト多重装
置NPVと接続され他方では検査信号発生器FCS1と接続さ
れている。この検査信号発生器は出力側ではデータ結合
装置DW1の第３入力側と接続されている。
前述のデータ結合装置DW1は計数器Z1により次のよう
に制御される、即ちまずレジスタReg2の中へ収容された
パケツトヘツドが、続いてレジスタReg1の中に記憶され
ていた情報部分が、直列に情報パケツト多重装置NPVへ
案内されるように、制御される。このようにして形成さ
れた情報パケツトの走行により検査信号発生器FCS1は検
査情報（フレームチエツクシーケンス）を形成する。こ
の検査情報は計数器Z1の制御の下に、ちようど転送され
ている情報パケツトの情報部へ付加される。
に制御される、即ちまずレジスタReg2の中へ収容された
パケツトヘツドが、続いてレジスタReg1の中に記憶され
ていた情報部分が、直列に情報パケツト多重装置NPVへ
案内されるように、制御される。このようにして形成さ
れた情報パケツトの走行により検査信号発生器FCS1は検
査情報（フレームチエツクシーケンス）を形成する。こ
の検査情報は計数器Z1の制御の下に、ちようど転送され
ている情報パケツトの情報部へ付加される。
計数器Z1は、さらにデータ結合装置DW1を制御するた
めに、前述の制御装置MP1から相応のスタート信号を供
給される。
めに、前述の制御装置MP1から相応のスタート信号を供
給される。
情報パケツト多重装置NPVは多重化を行なう。この場
合この実施例においてはこの多重装置へ導びかれつつあ
る情報パケツトの二重化を行ない、さらに二重化により
形成された同一の情報パケツトを別個の線路を介して、
第１図に示された多重スイツチKV1およびKV2へ転送す
る。この場合この情報パケツト多重化装置は例えば、複
数個の出力側を有する演算増幅器から構成することがで
きる。この多重スイツチを介しての伝送路は次に情報パ
ケツトの中で伝送される自己経路案内情報により固定さ
れる。情報パケツト多重化装置NPVから送出される同一
の情報パケツトへ、同じ自己経路案内情報がそれぞれ、
付加されているため、情報パケツトを多重スイツチKV1
およびKV2は同一の線路で走行させる。
合この実施例においてはこの多重装置へ導びかれつつあ
る情報パケツトの二重化を行ない、さらに二重化により
形成された同一の情報パケツトを別個の線路を介して、
第１図に示された多重スイツチKV1およびKV2へ転送す
る。この場合この情報パケツト多重化装置は例えば、複
数個の出力側を有する演算増幅器から構成することがで
きる。この多重スイツチを介しての伝送路は次に情報パ
ケツトの中で伝送される自己経路案内情報により固定さ
れる。情報パケツト多重化装置NPVから送出される同一
の情報パケツトへ、同じ自己経路案内情報がそれぞれ、
付加されているため、情報パケツトを多重スイツチKV1
およびKV2は同一の線路で走行させる。
第３図に第１図に示された評価装置AWEの構成が示さ
れている。多重スイツチKV1およびKV2を介して伝送され
た、情報パケツト群の情報パケツトは、まず最初に、S1
およびS2と付されたインターフエース装置を走行する。
これらのインターフエース装置は実質的に、情報パケツ
トの始端の検出のために用いられる。これらのインター
フエース装置にそれぞれ検査装置FCS2またはFCS3が後置
接続されている。この検査装置を用いて、情報パケツト
にそれぞれ付加された検査情報により、エラーのない伝
送に関する検査が行なわれる。この種のエラーのない伝
送が存在していると、検査装置FCS2から、ちようど検査
された情報パケツトが遅延装置VG1へ導びかれる。同様
に検査装置FCS3が、エラーのない伝送の場合に、現在ち
ようど検査された情報パケツトを遅延装置VG2へ導び
く。情報パケツトの各々のパケツトヘツドは付加的に選
択回路AS（アービタ）へ導かれる。この場合、２つのパ
ケツトヘツドが同時に入力されると、この選択回路は一
方だけを選択して、このパケツトの中に含まれている仮
想のチヤンネル番号VCIをアドレスデコーダDEC2へ導び
く。このアドレスデコーダはこの仮想のチヤンネル番号
を復号化して相応の出力信号を送出する。これらの出力
信号は、複数個のメモリセルを有する続き番号メモリFS
P2の制御のためのアドレス信号として用いられる。これ
らのメモリセルは、評価装置AWEと接続されている取り
出し線路を介して走行できる仮想の接続路に個別に配属
されている。この場合これらのメモリセルの各々の中
に、それぞれの仮想の接続路の経過中に制御装置MP2に
より同じ初期置へセツトされる続き番号Ｆが、例えばそ
れぞれの仮想の接続路のために続き番号メモリFSP1（第
２図）の中に記憶された続き番号が、記憶される。制御
装置MP2はさらにマイクロプロセツサから構成すること
ができる。
れている。多重スイツチKV1およびKV2を介して伝送され
た、情報パケツト群の情報パケツトは、まず最初に、S1
およびS2と付されたインターフエース装置を走行する。
これらのインターフエース装置は実質的に、情報パケツ
トの始端の検出のために用いられる。これらのインター
フエース装置にそれぞれ検査装置FCS2またはFCS3が後置
接続されている。この検査装置を用いて、情報パケツト
にそれぞれ付加された検査情報により、エラーのない伝
送に関する検査が行なわれる。この種のエラーのない伝
送が存在していると、検査装置FCS2から、ちようど検査
された情報パケツトが遅延装置VG1へ導びかれる。同様
に検査装置FCS3が、エラーのない伝送の場合に、現在ち
ようど検査された情報パケツトを遅延装置VG2へ導び
く。情報パケツトの各々のパケツトヘツドは付加的に選
択回路AS（アービタ）へ導かれる。この場合、２つのパ
ケツトヘツドが同時に入力されると、この選択回路は一
方だけを選択して、このパケツトの中に含まれている仮
想のチヤンネル番号VCIをアドレスデコーダDEC2へ導び
く。このアドレスデコーダはこの仮想のチヤンネル番号
を復号化して相応の出力信号を送出する。これらの出力
信号は、複数個のメモリセルを有する続き番号メモリFS
P2の制御のためのアドレス信号として用いられる。これ
らのメモリセルは、評価装置AWEと接続されている取り
出し線路を介して走行できる仮想の接続路に個別に配属
されている。この場合これらのメモリセルの各々の中
に、それぞれの仮想の接続路の経過中に制御装置MP2に
より同じ初期置へセツトされる続き番号Ｆが、例えばそ
れぞれの仮想の接続路のために続き番号メモリFSP1（第
２図）の中に記憶された続き番号が、記憶される。制御
装置MP2はさらにマイクロプロセツサから構成すること
ができる。
アドレスデコーダDEC2による続き番号メモリFSP2の前
述の制御にもとづいて、用いられるメモリセルの中に記
憶された続き番号Ｆが、比較器Vglの第１入力側へ導び
かれる。他方、この比較器の第２入力側へ、選択回路AS
から、ちようど選択されたパケツトヘツドの中に含まれ
ている続き番号が導びかれる。第１出力側により比較器
Vglはデータ結合装置DW2と接続されている。このデータ
結合装置は選択回路から、この選択回路によりちようど
選択されたパケツトヘツドの尺度にもとづいて次のよう
に制御される。即ち比較器Vglから送出された比較信号
が、データ結合装置DW3へまたはデータ結合装置DW4へ制
御信号として導びかれるように制御される。この場合、
データ分岐装置DW3は、入力側が遅延装置VG1と接続され
ており、他方、データ結合装置DW4は遅延装置VG2と接続
されている。データ結合装置DW3およびDW4の第１出力側
は、循環メモリ（“先入れ先出し”メモリ）として構成
されているバツフアメモリPSPに接続されている。
述の制御にもとづいて、用いられるメモリセルの中に記
憶された続き番号Ｆが、比較器Vglの第１入力側へ導び
かれる。他方、この比較器の第２入力側へ、選択回路AS
から、ちようど選択されたパケツトヘツドの中に含まれ
ている続き番号が導びかれる。第１出力側により比較器
Vglはデータ結合装置DW2と接続されている。このデータ
結合装置は選択回路から、この選択回路によりちようど
選択されたパケツトヘツドの尺度にもとづいて次のよう
に制御される。即ち比較器Vglから送出された比較信号
が、データ結合装置DW3へまたはデータ結合装置DW4へ制
御信号として導びかれるように制御される。この場合、
データ分岐装置DW3は、入力側が遅延装置VG1と接続され
ており、他方、データ結合装置DW4は遅延装置VG2と接続
されている。データ結合装置DW3およびDW4の第１出力側
は、循環メモリ（“先入れ先出し”メモリ）として構成
されているバツフアメモリPSPに接続されている。
他方、両方のデータ結合装置の各々の第２出力側はア
ースへ接続されている。
ースへ接続されている。
比較器Vglにちようど導びかれた両方の続き番号が一
致すると、比較器は、選択回路ASからデータ結合装置DW
2を介して選択されたデタ結合装置DW3またはDW4を次の
ように制御する、即ち所属の遅延装置（VG1またはVG2）
から送出された情報パケツトがバツフアメモリPSPの中
へ引き受けられるように、制御する。同時に比較器は、
続き番号メモリFSP2から送出された続き番号を第２出力
側を介して計数器Z3へ導びく。この計数器はこの続き番
号を増分してその結果得られた続き番号を仮想の続き番
号として、続き番号メモリFSP2の使用メモリセルの中へ
置書き込む。
致すると、比較器は、選択回路ASからデータ結合装置DW
2を介して選択されたデタ結合装置DW3またはDW4を次の
ように制御する、即ち所属の遅延装置（VG1またはVG2）
から送出された情報パケツトがバツフアメモリPSPの中
へ引き受けられるように、制御する。同時に比較器は、
続き番号メモリFSP2から送出された続き番号を第２出力
側を介して計数器Z3へ導びく。この計数器はこの続き番
号を増分してその結果得られた続き番号を仮想の続き番
号として、続き番号メモリFSP2の使用メモリセルの中へ
置書き込む。
続いて選択回路ASが次の評価のために、前もつてバツ
フアメモリPSPの中に書き込まれていた情報パケツトと
同じ情報パケツト群に所属する情報パケツトのパケツト
ヘツドを選択すると、比較的Vglは続き番号メモリFSP2
の中で変化された続き番号にもとづいて、互いに比較さ
れた続き番号の非一致を検出する。この比較結果にもと
づいて比較器Vglは、対象とされるデータ結合装置DW3ま
たはDW4を次のように制御する、即ち所属の遅延装置VG1
またはVG2を走行する情報パケツトが、当該のデータ結
合装置のアースへ接続された方の出力側へ導びかれるよ
うに制御する。このようにして保証されることは、情報
パケツト群に所属する情報のうちの最初に検出された情
報パケツトだけが、所属の取り出し線路への転送のため
にバツフアメモリPSPの中へ書き込まれることである。
本発明の実施例の場合の、情報パケツト群のもう１つの
情報パケツトは、転送された先行の情報パケツトのコピ
ーと見なされてそのため抑圧される。
フアメモリPSPの中に書き込まれていた情報パケツトと
同じ情報パケツト群に所属する情報パケツトのパケツト
ヘツドを選択すると、比較的Vglは続き番号メモリFSP2
の中で変化された続き番号にもとづいて、互いに比較さ
れた続き番号の非一致を検出する。この比較結果にもと
づいて比較器Vglは、対象とされるデータ結合装置DW3ま
たはDW4を次のように制御する、即ち所属の遅延装置VG1
またはVG2を走行する情報パケツトが、当該のデータ結
合装置のアースへ接続された方の出力側へ導びかれるよ
うに制御する。このようにして保証されることは、情報
パケツト群に所属する情報のうちの最初に検出された情
報パケツトだけが、所属の取り出し線路への転送のため
にバツフアメモリPSPの中へ書き込まれることである。
本発明の実施例の場合の、情報パケツト群のもう１つの
情報パケツトは、転送された先行の情報パケツトのコピ
ーと見なされてそのため抑圧される。
バツフアメモリPSPの中へ収容された情報パケツトは
その書き込み順に、第３図に示された評価装置AWEと接
続されている取り出し線路へ転送される。この取り出し
線路は第３図においてＡで示されている。この転送の場
合、個々の情報パケツトは変換器CONVを走行する。この
変換器は情報パケツトの中にそれまで含まれていた自己
経路案内情報を除去する。この案内情報は単に、第１図
に示されていたパケツト交換装置PVEの内部においてだ
け、多重スイツチフレームKV1およびKV2を介しての情報
パケツトの伝送のために用いられたのである。所属の取
り出し線路を介しての情報パケツトの転送のためには、
この種の情報はもはや必要とされない。
その書き込み順に、第３図に示された評価装置AWEと接
続されている取り出し線路へ転送される。この取り出し
線路は第３図においてＡで示されている。この転送の場
合、個々の情報パケツトは変換器CONVを走行する。この
変換器は情報パケツトの中にそれまで含まれていた自己
経路案内情報を除去する。この案内情報は単に、第１図
に示されていたパケツト交換装置PVEの内部においてだ
け、多重スイツチフレームKV1およびKV2を介しての情報
パケツトの伝送のために用いられたのである。所属の取
り出し線路を介しての情報パケツトの転送のためには、
この種の情報はもはや必要とされない。
前述の実施例とは異なり、情報パケツト群に所属する
処理装置BHEからの情報パケツトに、それぞれの仮想の
接続路のために設定された続き番号ではなく、それぞれ
の仮想の接続路に関係のない、相続く情報パケツト群に
対して変化する付加標識信号を付加することもできる。
この種の付加標識信号は例えば、自由に循環する計数器
の計数信号を用いることができる。この場合は、個々の
仮想の接続路のための、続き番号メモリFSP1（第２図）
における続き番号の記憶は省略される。この場合、それ
ぞれの評価装置AWにおいて、それぞれの仮想の接続路の
ために、収容された情報パケツトにおける所定の付加標
識信号の１回の発生により、この付加パケツトは所定の
時間中はメモリの中に固定保持して、さらにそれぞれの
情報パケツトを対象とする取り出し線路へ転送すべきだ
けである。この付加標識信号の新たな発生の場合に所属
の情報パケツトが、前もつて転送された情報パケツトの
コピーと見なされてそのため抑圧される。
処理装置BHEからの情報パケツトに、それぞれの仮想の
接続路のために設定された続き番号ではなく、それぞれ
の仮想の接続路に関係のない、相続く情報パケツト群に
対して変化する付加標識信号を付加することもできる。
この種の付加標識信号は例えば、自由に循環する計数器
の計数信号を用いることができる。この場合は、個々の
仮想の接続路のための、続き番号メモリFSP1（第２図）
における続き番号の記憶は省略される。この場合、それ
ぞれの評価装置AWにおいて、それぞれの仮想の接続路の
ために、収容された情報パケツトにおける所定の付加標
識信号の１回の発生により、この付加パケツトは所定の
時間中はメモリの中に固定保持して、さらにそれぞれの
情報パケツトを対象とする取り出し線路へ転送すべきだ
けである。この付加標識信号の新たな発生の場合に所属
の情報パケツトが、前もつて転送された情報パケツトの
コピーと見なされてそのため抑圧される。
さらにパケツト交換装置PVE（第１図）の多重スイツ
チフレームを介しての情報パケツトの転送は、公知の変
換原理にもとづいて行なうことができる。そのため情報
パケツトへの自己経路指示情報の挿入は省略できる。し
かもそのために、続き番号メモリFSP1に中におけるこれ
らの情報の記憶も省略できる。
チフレームを介しての情報パケツトの転送は、公知の変
換原理にもとづいて行なうことができる。そのため情報
パケツトへの自己経路指示情報の挿入は省略できる。し
かもそのために、続き番号メモリFSP1に中におけるこれ
らの情報の記憶も省略できる。
さらになお付言すべきことは、パケツト交換装置の中
に複数個の多重スイツチが設けられる場合は、情報パケ
ツト群の形成は、相応の数の出力側を有する唯１つの情
報パケツト多重スイツチを用いて行なうことができる
か、または複数個の情報パケツト多重装置を用いて段階
的に行なうことができる。さらに複数個の多重スイツチ
が設けられる場合は、相応の数の情報パケツトを有する
情報パケツト群のトリガも、複数個の前述の評価装置を
用いて段階的に行なうことができる。
に複数個の多重スイツチが設けられる場合は、情報パケ
ツト群の形成は、相応の数の出力側を有する唯１つの情
報パケツト多重スイツチを用いて行なうことができる
か、または複数個の情報パケツト多重装置を用いて段階
的に行なうことができる。さらに複数個の多重スイツチ
が設けられる場合は、相応の数の情報パケツトを有する
情報パケツト群のトリガも、複数個の前述の評価装置を
用いて段階的に行なうことができる。
最後になお付言すべきことは、処理装置BHEにより各
々の情報パケツトに付加される検査情報は次のようにし
て設定することもできる、即ちこの検査情報により情報
パケツトのパケツトヘツドだけが検出されるようにし、
さらにこの検査情報がパケツトヘツドへ付加されるよう
に、前記の設定を行なうことができる。この場合はそれ
ぞれの評価装置AWEにおいて、情報パケツトに付加され
る検査情報を用いて、所属のパケツトヘツドの検査だけ
をエラーのない伝送に関して行なう。
々の情報パケツトに付加される検査情報は次のようにし
て設定することもできる、即ちこの検査情報により情報
パケツトのパケツトヘツドだけが検出されるようにし、
さらにこの検査情報がパケツトヘツドへ付加されるよう
に、前記の設定を行なうことができる。この場合はそれ
ぞれの評価装置AWEにおいて、情報パケツトに付加され
る検査情報を用いて、所属のパケツトヘツドの検査だけ
をエラーのない伝送に関して行なう。
発明の効果 本発明により、中央装置の故障の際も予備線路を接続
する構成が、冗長パケツト交換装置を用いてわずかな回
路費用で実現できる。
する構成が、冗長パケツト交換装置を用いてわずかな回
路費用で実現できる。
第１図は本発明が適用されるパケツト交換装置のブロツ
ク図、第２図は第１図において部分的に示された処理装
置の構成図、第３図は第１図に示された評価装置の構成
図を示す。 A1,…,An……取り出し線路、AS……選択線路、AWE……
評価装置、BHE……処理装置、CONV……変換器、DEC1,DE
C2……アドレスデコーダ、NPV……情報パケツト多重装
置、DW1,…,DW4……データ結合装置、E1,…,En……供給
線路、FCS1……検査信号発生器、FCS2,FCS3……検査装
置、FSP1,FSP2……続き番号メモリ、KV1,KV2……多重ス
イツチ、MP1,MP2……マイクロプロセツサ、PR……検査
装置、PSP……バツフアメモリ、PUE……パケツト交換装
置、Reg1,Reg2……レジスタ、S1,S2……インターフエー
ス装置、SM……スイツチモジユール、VG1,VG2……遅延
装置、Vgl……比較器、Z1,…,Z3……計数器
ク図、第２図は第１図において部分的に示された処理装
置の構成図、第３図は第１図に示された評価装置の構成
図を示す。 A1,…,An……取り出し線路、AS……選択線路、AWE……
評価装置、BHE……処理装置、CONV……変換器、DEC1,DE
C2……アドレスデコーダ、NPV……情報パケツト多重装
置、DW1,…,DW4……データ結合装置、E1,…,En……供給
線路、FCS1……検査信号発生器、FCS2,FCS3……検査装
置、FSP1,FSP2……続き番号メモリ、KV1,KV2……多重ス
イツチ、MP1,MP2……マイクロプロセツサ、PR……検査
装置、PSP……バツフアメモリ、PUE……パケツト交換装
置、Reg1,Reg2……レジスタ、S1,S2……インターフエー
ス装置、SM……スイツチモジユール、VG1,VG2……遅延
装置、Vgl……比較器、Z1,…,Z3……計数器
Claims (10)
- 【請求項１】供給線路（E1,…,En）へ非同期の伝送方式
により仮想の接続路の経過中に伝送された、それぞれの
仮想の接続路を示すパケツトヘツドを有する情報パケツ
トを、少くとも２つの冗長構成の多重スイツチ（KV1,KV
2）を有するパケツト交換装置（PVE）を介して、該パケ
ツト交換装置に接続されている取り出し線路（A1,…,A
n）へ転送する方法において、 供給線路の１つにおいて仮想の接続路の過程中に伝送さ
れた情報パケツトの各々に対して、多重化により、冗長
多重スイツチの個数に相応する個数の同じ情報パケツト
を有する１つの情報パケツト群を構成し、さらに１つの
情報パケツト群の複数個の情報パケツトの各々に、相続
く複数個の情報パケツト群に対して変化する同一の付加
標識信号を付加するようにし、さらに１つの情報パケツ
ト群の複数個の情報パケツトを別個に冗長多重スイツチ
を介して、それぞれの仮想の接続路に用いられる取り出
し線路の方向へ伝送するようにし、さらに該冗長多重ス
イツチを介してのこの種の伝送の後に、情報パケツトに
それぞれ付加された付加標識信号を用いて、１つの情報
パケツト群に所属する複数個の情報パケツトのうちの１
つだけを、前記の対象とされた取り出し線路へ転送する
ようにしたことを特徴とする、供給線路へ伝送された情
報パケツトをパケツト交換装置を介して転送する方法。 - 【請求項２】付加標識信号として、仮想の接続路に所属
する情報パケツトのパケツトヘツドの中へそれぞれ挿入
された、それぞれの仮想の接続路のために相続くように
与えられる情報パケツト続き番号を用いるようにした請
求項１記載の方法。 - 【請求項３】１つの情報パケツト群に所属する情報パケ
ツトの各々に、それぞれ検査情報を付加するようにし、
さらに冗長多重スイツチを介しての情報パケツトの伝送
の後にまず最初に、複数個の情報パケツトにそれぞれ付
加された検査情報を用いて、それぞれの情報パケツトの
ないしパケツトヘツドの、エラーのない伝送に関しての
検査を実施すようにした請求項１又は２記載の方法。 - 【請求項４】情報パケツト群を構成する際に情報パケツ
トのパケツトヘツドの中へ書き込まれる自己経路案内情
報により、それぞれの情報パケツト群に所属する複数個
の情報パケツトを同じ経路で冗長多重スイツチを介して
伝送するようにした請求項１から３までのいずれか１項
記載の方法。 - 【請求項５】供給線路へ非同期の伝送方式による仮想の
接続路の経過中に伝送されたそれぞれの仮想の接続路を
示すパケツトヘツドを有する情報パケツトを、少くとも
２つの冗長構成の多重スイツチを有するパケツト交換装
置を介して、該パケツト交換装置に接続されている取り
出し線路へ転送する装置において、複数個の供給線路の
各々に処理装置（BHE）が配属されており、該処理装置
は一方では、それぞれの供給線路を介して伝送された情
報パケツトにそれぞれ、相続く情報パケツトに対して変
化する付加標識信号を付加するようにし、他方では該付
加標識信号の分だけ補完された複数個の情報パケツトの
中からそれぞれ、冗長多重スイツチの個数に相応する個
数の、冗長多重スイツチへ導びかれる複数個の同じの情
報パケツトを有する１つの情報パケツト群を構成するよ
うにし、さらに複数個の取り出し線路の各々へ１つの評
価装置（AWE）が配属されており、該評価装置は冗長多
重スイツチを介して伝送された複数個の情報パケツトを
受け取り、さらに該複数個の情報パケツトにそれぞれ付
加された付加標識信号を用いて、さらに場合により処理
装置（BHE）から情報パケツト群をちようど構成する際
にそれぞれの仮想の接続路のために用いられた利用可能
な付加標識信号を用いて、１つの情報パケツト群に所属
する複数個の情報パケツトのうちの１つだけを、所属の
出力線路へ送出するようにしたことを特徴とする供給線
路へ伝送された情報パケツトをパケツト交換装置を介し
て転送する回路装置。 - 【請求項６】処理装置（BHE）および評価装置（AWE）の
中にそれぞれ、複数個のメモリセルを有するメモリ装置
（FSP1,FSP2）が設けられており、該メモリセルの中に
個々の仮想の接続に対して個別に、１つの情報パケツト
群を構成するためにないし評価するために、ちようど用
いられている実際の付加標識信号が記憶されており、さ
らに該複数個のメモリセルが、それぞれの仮想の接続を
表わす。情報パケツトのパケツトヘツドの中にそれぞれ
含まれている信号により、記憶されている付加標識信号
の準備のためにそれぞれ制御されるようにし、さらに１
つのメモリセルの各々の制御にもとづいてこのメモリセ
ルの中に記憶されている付加標識信号が更新されるよう
にした請求項５記載の回路装置。 - 【請求項７】複数個のメモリセルの中にそれぞれ付加標
識信号として、個々の情報パケツトのパケツトヘツドに
付加されるべき情報パケツト続き番号が記憶されてお
り、該続き番号はそれぞれの仮想の接続路の接続形成中
に、設定された初期値へセツトされてさらにそれぞれの
メモリセルの各々の制御により増分されるようにした請
求項６記載の回路装置。 - 【請求項８】処理装置（BHE）に所属するメモリ装置（F
SP1）の複数個のメモリセルの中に付加的に、それぞれ
の仮想の接続路に対して設定された、冗長多重スイツチ
へ転送されるべき複数個の情報パケツトのパケツトヘツ
ドにそれぞれ付加されるべき自己経路案内情報がそれぞ
れ記憶されている請求項６又は７記載の回路装置。 - 【請求項９】評価装置（AWE）の中に比較装置（Vgl）が
設けられており、該比較装置は冗長多重スイツチ（KV1,
KV2）の１つによりちようど引き受けられた情報パケツ
トの中に含まれている付加標識信号を、メモリ装置（FS
P2）により準備された付加標識信号と比較して、両方の
付加標識信号が一致した場合にそれぞれの情報パケツト
の、所属の出力線路への転送を制御するようにした請求
項６から８までのいずれか１項記載の回路装置。 - 【請求項１０】処理装置（BHE）に検査信号発生器（FCS
1）が所属しており、該検査信号発生器は、情報パケツ
トに付加的にそれぞれ検査情報を付加するようにし、さ
らに評価装置（AWE）において冗長多重スイツチの各々
に検査装置が配属されており、該検査装置は所属の多重
スイツチフレームにより引き受けられた複数個の情報パ
ケツトにそれぞれ付加された検査情報を用いて、それぞ
れの情報パケツトの即ちそれぞれのパケツトヘツドの、
エラーのない伝送に関する検査を実施するようにし、さ
らに該評価装置（AWE）は情報パケツトのエラーのない
伝送の場合にだけ、該情報パケツトに付加された付加標
識信号の評価を行なうようにした請求項５から９までの
いずれか１項記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89103798.8 | 1989-03-03 | ||
| EP89103798A EP0384936B1 (de) | 1989-03-03 | 1989-03-03 | Verfahren und Schaltungsanordnung zum Weiterleiten von auf Zubringerleitungen übertragenen Nachrichtenpaketen über eine Paketvermittlungseinrichtung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0340627A JPH0340627A (ja) | 1991-02-21 |
| JP2935528B2 true JP2935528B2 (ja) | 1999-08-16 |
Family
ID=8201036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4967290A Expired - Fee Related JP2935528B2 (ja) | 1989-03-03 | 1990-03-02 | 供給線路へ伝送された情報パケットをパケット交換装置を介して転送する方法および回路装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5325358A (ja) |
| EP (1) | EP0384936B1 (ja) |
| JP (1) | JP2935528B2 (ja) |
| AT (1) | ATE107452T1 (ja) |
| CA (1) | CA2011278C (ja) |
| DE (1) | DE58907901D1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2236930B (en) * | 1989-10-11 | 1994-03-23 | Plessey Co Plc | Method and apparatus for identifying valid cells in a redundant path combining unit of an asynchronous transfer mode switch |
| DE59007068D1 (de) * | 1990-04-27 | 1994-10-13 | Siemens Ag | Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden. |
| LU87976A1 (de) * | 1991-03-14 | 1992-04-15 | Siemens Ag | Dreistufige,zumindest gedoppelte atm-koppelanordnung |
| LU87975A1 (de) * | 1991-03-14 | 1992-04-15 | Siemens Ag | Zweistufige,zumindest gedoppelte atm-umkehr-koppelanordnung mit(2nx2n)-koppelvielfachen |
| ES2081381T3 (es) * | 1991-03-28 | 1996-03-01 | Siemens Ag | Procedimiento para la transmision de paquetes de mensajes redundantes a traves de disposiciones de acoplamiento redundantes. |
| EP0512141A1 (de) * | 1991-05-07 | 1992-11-11 | Siemens Aktiengesellschaft | Verfahren zur Vermittlung von ATM-Nachrichtenzellenströmen hoher Bitrate über eine Vermittlungseinrichtung niedrigerer Bitrate |
| EP0537382A1 (en) * | 1991-10-15 | 1993-04-21 | ALCATEL BELL Naamloze Vennootschap | Packet transfer control arrangement and related method |
| JP2994832B2 (ja) * | 1992-01-10 | 1999-12-27 | 富士通株式会社 | Ｕｐｃ回路の故障診断方式 |
| US5272696A (en) * | 1992-01-23 | 1993-12-21 | Northern Telecom Limited | ATM plane merging filter for ATM switches and the method thereof |
| DE4218054C1 (de) * | 1992-06-01 | 1993-11-11 | Siemens Ag | Verfahren zur Mitlaufüberwachung und Bitfehlerreduktion für durchgeschaltete Verbindungen in digitalen Kommunikationssystemen |
| EP0576856A3 (en) * | 1992-06-30 | 1996-07-03 | Siemens Ag | Method and circuit for transmission of a continuous atm bitstream |
| DE59209115D1 (de) * | 1992-08-28 | 1998-02-12 | Siemens Ag | Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen innerhalb eines ATM-Netzes |
| SE515274C2 (sv) * | 1992-11-09 | 2001-07-09 | Ericsson Telefon Ab L M | Paketväljare för telekommunikationsanläggning |
| SE516073C2 (sv) * | 1993-02-15 | 2001-11-12 | Ericsson Telefon Ab L M | Sätt för hantering av redundanta väljarplan i paketväljare och paketväljare för utförande av sättet |
| IT1272471B (it) * | 1993-05-17 | 1997-06-23 | Italtel Spa | Metodo ed unita' per la ricomposizione in un unico flusso di due o piu' flussi ridondati di celle uscenti da reti di connessione ridondate di un sistema di telecomunicazioni atm |
| DE4317951C1 (de) * | 1993-05-28 | 1994-05-26 | Siemens Ag | Verfahren und Schaltungsanordnung zur Übertragung von Nachrichtenpaketen nach dem Asynchronen Transfermodus in einem Kommunikationsnetz |
| DE4331577C2 (de) * | 1993-09-16 | 1995-12-07 | Siemens Ag | Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen über redundante virtuelle Pfadpaare eines ATM-Kommunikationsnetzes |
| DE4331579C2 (de) * | 1993-09-16 | 1995-07-06 | Siemens Ag | Verfahren zum Übertragen von Nachrichtenzellen über redundante virtuelle Pfadpaare eines ATM-Kommunikationsnetzes |
| US5535200A (en) * | 1994-05-05 | 1996-07-09 | Sprint Communications Company L.P. | Signaling system for a telecommunications network |
| JP2797968B2 (ja) * | 1994-06-08 | 1998-09-17 | 日本電気株式会社 | Ａｔｍ中継交換システム |
| DE4432061C1 (de) * | 1994-09-09 | 1995-12-07 | Philips Patentverwaltung | Paketübertragungssystem |
| EP0786918A1 (de) * | 1996-01-25 | 1997-07-30 | Siemens Aktiengesellschaft | Schnittstelleneinrichtung eines ATM-Vermittlungssystems |
| JP3473262B2 (ja) * | 1996-04-05 | 2003-12-02 | 株式会社日立製作所 | パケット通信装置 |
| WO1998026611A2 (en) * | 1996-12-12 | 1998-06-18 | Cascade Communications Corp. | Switch fabric switchover in an atm network switch |
| DE19653123C2 (de) * | 1996-12-19 | 1998-10-29 | Siemens Ag | Übertragung einer langen Folgenummer in einer Nachrichtenzelle mit Platz nur für eine kurze Folgenummer |
| DE19713049C2 (de) * | 1997-03-27 | 1999-07-15 | Siemens Ag | Verfahren zur Ermittlung der Differenz der Übertragungsdauer zwischen redundanten Übertragungswegen |
| DE19713066C1 (de) * | 1997-03-27 | 1998-10-22 | Siemens Ag | Verfahren zum frühzeitigen Umschalten zwischen redundanten Übertragungsstrecken |
| EP0868103A3 (de) | 1997-03-27 | 2002-10-16 | Siemens Aktiengesellschaft | Annahme von Verbindungen niedriger Priorität, insbesondere non-real-time (NRT)-Verkehr, von nur einem redundanter Übertragungswege |
| DE59814195D1 (de) | 1997-03-27 | 2008-04-30 | Nokia Siemens Networks Gmbh | Redundantes Übertragungssystem mit Abschaltung einer Übertragungsstrecke fehlerhaften Übertragungsverhaltens |
| US6370121B1 (en) | 1998-06-29 | 2002-04-09 | Cisco Technology, Inc. | Method and system for shortcut trunking of LAN bridges |
| US6661786B1 (en) * | 1998-08-28 | 2003-12-09 | International Business Machines Corporation | Service message system for a switching architecture |
| US7099327B1 (en) * | 2000-10-12 | 2006-08-29 | Lucent Technologies Inc. | Data communications networks with high performance and reliability |
| US6914878B1 (en) | 2000-10-16 | 2005-07-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Fault detection in multi-plane switch |
| JP3709795B2 (ja) * | 2001-02-05 | 2005-10-26 | 日本電気株式会社 | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 |
| DE10234149A1 (de) * | 2001-09-26 | 2003-04-24 | Siemens Ag | Empfang von Datentelegrammen in Kommunikationssystemen mit redundanten Netzwerkpfaden |
| ATE291810T1 (de) | 2001-09-26 | 2005-04-15 | Siemens Ag | Empfang von datentelegrammen in kommunikationssystemen mit redundanten netzwerkpfaden |
| CN100583807C (zh) * | 2002-06-21 | 2010-01-20 | 汤姆森特许公司 | 具有公共时钟的多机架广播路由器 |
| US20040066935A1 (en) * | 2002-10-02 | 2004-04-08 | Marino Francis C. | Method and apparatus for providing a message sequence count in a security system |
| US7606199B2 (en) * | 2005-07-14 | 2009-10-20 | Sharp Laboratories Of America, Inc. | Central coordinator selection, handover, backup and failure recovery |
| US8625427B1 (en) | 2009-09-03 | 2014-01-07 | Brocade Communications Systems, Inc. | Multi-path switching with edge-to-edge flow control |
| CN103004158B (zh) * | 2011-01-06 | 2016-12-28 | 马维尔以色列（M.I.S.L）有限公司 | 具有可编程内核的网络设备 |
| US9729431B1 (en) | 2011-08-16 | 2017-08-08 | Marvell International Ltd. | Using standard fields to carry meta-information |
| US9519019B2 (en) * | 2013-04-11 | 2016-12-13 | Ge Aviation Systems Llc | Method for detecting or predicting an electrical fault |
| DE102013019643A1 (de) * | 2013-11-22 | 2015-05-28 | Siemens Aktiengesellschaft | Zweistufiger Kreuzschienenverteiler und Verfahren zum Betrieb |
| US11296835B2 (en) * | 2015-06-03 | 2022-04-05 | Hirschmann Automation And Control Gmbh | Method of operating a redundant PRP |
| US11223708B2 (en) | 2018-06-26 | 2022-01-11 | Microsoft Technology Licensing, Llc | Scalable sockets for QUIC |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1159090B (it) * | 1982-09-01 | 1987-02-25 | Italtel Spa | Rete di commutazione pcm ridondata a ripartizione di traffico |
| US4512011A (en) * | 1982-11-01 | 1985-04-16 | At&T Bell Laboratories | Duplicated network arrays and control facilities for packet switching |
| US4651318A (en) * | 1984-11-30 | 1987-03-17 | At&T Bell Laboratories | Self-routing packets with stage address identifying fields |
| US4734907A (en) * | 1985-09-06 | 1988-03-29 | Washington University | Broadcast packet switching network |
| CA1297567C (en) * | 1987-02-06 | 1992-03-17 | Kazuo Hajikano | Self routing-switching system |
| JPH0683261B2 (ja) * | 1987-05-26 | 1994-10-19 | 富士通株式会社 | ヘッダ駆動形パケット交換機 |
| US4918686A (en) * | 1987-07-27 | 1990-04-17 | Hitachi, Ltd. | Data transfer network suitable for use in a parallel computer |
| GB8720605D0 (en) * | 1987-09-02 | 1987-10-07 | British Telecomm | Communications switch |
| ATE96960T1 (de) * | 1988-02-19 | 1993-11-15 | Siemens Ag | Verfahren zum einrichten von ueber koppelvielfache einer mehrstufigen koppelanordnung verlaufenden virtuellen verbindungen. |
| US4893304A (en) * | 1988-09-02 | 1990-01-09 | Bell Communications Research, Inc. | Broadband packet switch with combined queuing |
| US5198808A (en) * | 1988-09-20 | 1993-03-30 | Nec Corporation | Matrix switch apparatus with a diagnosis circuit having stand-by ports and reduced size matrix switching elements |
| US4899335A (en) * | 1988-12-21 | 1990-02-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Self routing packet switching network architecture |
| US4991168A (en) * | 1989-05-08 | 1991-02-05 | At&T Bell Laboratories | Concurrent multi-stage network control arrangement |
| US4955017A (en) * | 1989-08-29 | 1990-09-04 | At&T Bell Laboratories | Growable packet switch architecture |
| ATE149069T1 (de) * | 1989-09-29 | 1997-03-15 | Siemens Ag | Schaltungsanordnung zum ermitteln der einer atm- vermittlungsanlage im zuge von virtuellen verbindungen jeweils zugeführten nachrichtensignalmenge und zur überprüfung der einhaltung festgelegter bitraten |
| ATE136409T1 (de) * | 1989-09-29 | 1996-04-15 | Siemens Ag | Schaltungsanordnung zum überprüfen der einhaltung festgelegter übertragungsbitraten bei der übertragung von nachrichtenzellen |
-
1989
- 1989-03-03 AT AT89103798T patent/ATE107452T1/de not_active IP Right Cessation
- 1989-03-03 DE DE58907901T patent/DE58907901D1/de not_active Expired - Fee Related
- 1989-03-03 EP EP89103798A patent/EP0384936B1/de not_active Expired - Lifetime
-
1990
- 1990-03-01 CA CA002011278A patent/CA2011278C/en not_active Expired - Fee Related
- 1990-03-02 JP JP4967290A patent/JP2935528B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-29 US US08/040,913 patent/US5325358A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0384936B1 (de) | 1994-06-15 |
| EP0384936A1 (de) | 1990-09-05 |
| US5325358A (en) | 1994-06-28 |
| ATE107452T1 (de) | 1994-07-15 |
| JPH0340627A (ja) | 1991-02-21 |
| DE58907901D1 (de) | 1994-07-21 |
| CA2011278A1 (en) | 1990-09-03 |
| CA2011278C (en) | 2000-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2935528B2 (ja) | 供給線路へ伝送された情報パケットをパケット交換装置を介して転送する方法および回路装置 | |
| US5271004A (en) | Asynchronous transfer mode switching arrangement providing broadcast transmission | |
| JPH06177907A (ja) | セル伝送方法及び回路装置 | |
| US8154994B2 (en) | Header conversion technique | |
| JPH0738565A (ja) | Ａｔｍ交換機及びその試験方法 | |
| JP3052940B2 (ja) | 伝送経路切換装置 | |
| US5561661A (en) | Method for synchronizing redundantly transmitted message cell streams | |
| KR950704887A (ko) | 자료 패킷 식별장치 | |
| US6101184A (en) | Data switching method and data switching apparatus for efficiently handling scan data in information communication network | |
| US6603736B1 (en) | Communication device for transmitting message signals | |
| US5604729A (en) | ATM communication system having a physical loop form with logical start point and end point | |
| US5612958A (en) | Method and device for the asynchronous transmission of data by means of a synchronous bus | |
| US6452926B1 (en) | Reliable and robust atm-switch | |
| JPH0690245A (ja) | Ａｔｍ網を介して連続ビット・ストリームを伝送する方法及び回路装置 | |
| US5740158A (en) | ATM communication system | |
| JPH04107027A (ja) | データ伝送方式 | |
| JP3321470B2 (ja) | メッセージパケットの受入れおよび転送方法 | |
| JPH1127282A (ja) | オンライン回線モニタシステム | |
| JP3504510B2 (ja) | パケットスイッチ | |
| JPH0787456B2 (ja) | 自己ル−チング交換機 | |
| JPH08265343A (ja) | 通信信号伝送用の通信ネットワーク | |
| JP3074570B2 (ja) | Ａｔｍスイッチのパス試験方式 | |
| EP0557910B1 (en) | Cell exchanging apparatus | |
| JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |