JPH0738565A - Ａｔｍ交換機及びその試験方法 - Google Patents
Ａｔｍ交換機及びその試験方法Info
- Publication number
- JPH0738565A JPH0738565A JP17782293A JP17782293A JPH0738565A JP H0738565 A JPH0738565 A JP H0738565A JP 17782293 A JP17782293 A JP 17782293A JP 17782293 A JP17782293 A JP 17782293A JP H0738565 A JPH0738565 A JP H0738565A
- Authority
- JP
- Japan
- Prior art keywords
- test
- cell
- atm
- test cell
- atm switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ＡＣＴ系、ＳＢＹ系の試験セル、ユーザセル
の流れを同一に維持しながら両系のＡＴＭスイッチ、局
内ユニットの導通試験を行う。 【構成】 イン方向のＡＴＭスイッチ２１11，２１21の
試験を行うものとすると、試験装置３１より運用系及び
予備系の両方に試験セルを送出する。アウト方向のＡＴ
Ｍスイッチ２１12，２１22はそれぞれ試験セルを折り返
し部４１にルーチングする。折り返し部４１は入力され
た試験セルをそれぞれ折り返し、試験対象であるイン方
向のＡＴＭスイッチ２１11，２１21を通過させ、折り返
し部５１に入力する。折り返し部５１は入力された試験
セルを折り返し、アウト方向のＡＴＭスイッチ２１12，
２１22を介して試験装置３１に入力する。試験装置３１
は送出した試験セルに含まれるデータと運用系あるいは
予備系より受信した試験セルに含まれるデータを比較し
て運用系、予備系のＡＴＭスイッチの導通試験を行う。
の流れを同一に維持しながら両系のＡＴＭスイッチ、局
内ユニットの導通試験を行う。 【構成】 イン方向のＡＴＭスイッチ２１11，２１21の
試験を行うものとすると、試験装置３１より運用系及び
予備系の両方に試験セルを送出する。アウト方向のＡＴ
Ｍスイッチ２１12，２１22はそれぞれ試験セルを折り返
し部４１にルーチングする。折り返し部４１は入力され
た試験セルをそれぞれ折り返し、試験対象であるイン方
向のＡＴＭスイッチ２１11，２１21を通過させ、折り返
し部５１に入力する。折り返し部５１は入力された試験
セルを折り返し、アウト方向のＡＴＭスイッチ２１12，
２１22を介して試験装置３１に入力する。試験装置３１
は送出した試験セルに含まれるデータと運用系あるいは
予備系より受信した試験セルに含まれるデータを比較し
て運用系、予備系のＡＴＭスイッチの導通試験を行う。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ交換機及びその試
験方法に係わり、特にＡＴＭスイッチ及び各シェルフ共
通部が二重化の構成を備えたＡＴＭ交換機及び該ＡＴＭ
交換機の試験方法に関する。
験方法に係わり、特にＡＴＭスイッチ及び各シェルフ共
通部が二重化の構成を備えたＡＴＭ交換機及び該ＡＴＭ
交換機の試験方法に関する。
【０００２】
【従来の技術】音声通信、データ通信だけでなく動画像
も含めたマルチメディア通信のニーズが高まりつつあ
り、そのような広帯域（Broadband)の通信の実現手段と
して、非同期転送モード(Asynchronous Transfer Mode
: ＡＴＭ）を基本とするＢ−ＩＳＤＮ（Broadband-Ｉ
ＳＤＮ）の交換技術がＣＣＩＴＴで合意され、実用化さ
れつつある。
も含めたマルチメディア通信のニーズが高まりつつあ
り、そのような広帯域（Broadband)の通信の実現手段と
して、非同期転送モード(Asynchronous Transfer Mode
: ＡＴＭ）を基本とするＢ−ＩＳＤＮ（Broadband-Ｉ
ＳＤＮ）の交換技術がＣＣＩＴＴで合意され、実用化さ
れつつある。
【０００３】ＡＴＭ方式では物理回線上に多重に論理リ
ンクを張ることにより回線を複数の呼に割り当てる。そ
して、各呼に応じた端末からの動画像データや音声デー
タ等を固定長の情報単位（セルという）に分解し、順次
回線に送り出して多重化を実現する。セルは図１７に示
すように、５３バイトの固定長ブロックで構成され、そ
の内５バイトがヘッダ部ＨＤ、４８バイトがインフォメ
ーションフィールド（情報部）ＤＴである。ヘッダ部Ｈ
Ｄには、データがブロックに分解された後でも宛先が判
るように呼識別用の仮想チャンネル番号（Virtual Chan
nel Identifier：ＶＣＩ）が含まれ、そのほか方路を特
定する仮想パスの識別子（Virtual PathIdentifier：Ｖ
ＰＩ）や、リンク間のフロー制御に用いられるジェネリ
ックフローコントロールＧＦＣ（Generic Flow Contro
l）や、ペイロードＰＴ（Payload Type)やヘッダのエラ
ー訂正用符号ＨＥＣ（Header Error Control)等が含ま
れている。
ンクを張ることにより回線を複数の呼に割り当てる。そ
して、各呼に応じた端末からの動画像データや音声デー
タ等を固定長の情報単位（セルという）に分解し、順次
回線に送り出して多重化を実現する。セルは図１７に示
すように、５３バイトの固定長ブロックで構成され、そ
の内５バイトがヘッダ部ＨＤ、４８バイトがインフォメ
ーションフィールド（情報部）ＤＴである。ヘッダ部Ｈ
Ｄには、データがブロックに分解された後でも宛先が判
るように呼識別用の仮想チャンネル番号（Virtual Chan
nel Identifier：ＶＣＩ）が含まれ、そのほか方路を特
定する仮想パスの識別子（Virtual PathIdentifier：Ｖ
ＰＩ）や、リンク間のフロー制御に用いられるジェネリ
ックフローコントロールＧＦＣ（Generic Flow Contro
l）や、ペイロードＰＴ（Payload Type)やヘッダのエラ
ー訂正用符号ＨＥＣ（Header Error Control)等が含ま
れている。
【０００４】図１８はＡＴＭ方式を説明するためのＡＴ
Ｍ網の概略構成図であり、１ａ，１ｂは端末装置、３は
ＡＴＭ網である。ＡＴＭ網３は、データセルを伝送する
情報網３ａと制御信号を伝送する信号網３ｂを備え、情
報網３ａにおける各ＡＴＭ交換機３c-1〜３c-nの呼処理
プロセッサ（ＣＰＵ）３d-1〜３d-nは信号網３ｂと接続
されている。
Ｍ網の概略構成図であり、１ａ，１ｂは端末装置、３は
ＡＴＭ網である。ＡＴＭ網３は、データセルを伝送する
情報網３ａと制御信号を伝送する信号網３ｂを備え、情
報網３ａにおける各ＡＴＭ交換機３c-1〜３c-nの呼処理
プロセッサ（ＣＰＵ）３d-1〜３d-nは信号網３ｂと接続
されている。
【０００５】発信端末１ａが着信端末１ｂを呼び出すた
めの発呼操作を行うと、発信端末内のセル組立部は発信
番号、着信番号、端末の種別、属性等を含むデータをセ
ル単位に分割し、各分割データに信号用ＶＣＩ（端末毎
に予め定まっている）を付して信号セルを生成し、該信
号セルをＡＴＭ網３に送り出す。ＡＴＭ交換機（発信側
交換機）３c-1の図示しない信号装置は信号セルを受信
すれば、該信号セルに含まれる情報を組立ててＣＰＵ３
ｄ−１に通知する。ＣＰＵは発信者サービス分析処理、
課金処理、着信者数字翻訳処理等の呼処理を行なうと共
に、方路（ＶＰＩ）及び呼識別情報（ＶＣＩ）を決定
し、ついで、信号網３ｂを介してＮＯ．７プロトコルに
従って次の中継交換機3c-2に発信番号、着信番号、ＶＰ
Ｉ、ＶＣＩ、その他のデータを含む接続情報を送出す
る。中継交換機3c-2は発信側交換機3c-1と同様な処理を
行ない、以後同様な処理が行われ、最終的に発信側交換
機３c-1から着信端末が接続されたＡＴＭ交換機（着信
側交換機）３c-nまでのパス及び中継ＡＴＭ交換機３c-
2,３c-3,・・・が決定される。着信側交換機３c-nは発信番
号、着信番号、上位ＡＴＭ交換機３ｃ-3のＶＣＩを含む
接続情報を受信すれば、着信端末に所定ＶＣＩを割り当
てると共に、着信端末１ｂが通話可能であるか調べる。
通話可能であれば、信号網３ｂは通話可能な旨を発信側
交換機３c-1に通知し、発信側交換機は発信端末１ａに
所定のＶＣＩを割り当てる。
めの発呼操作を行うと、発信端末内のセル組立部は発信
番号、着信番号、端末の種別、属性等を含むデータをセ
ル単位に分割し、各分割データに信号用ＶＣＩ（端末毎
に予め定まっている）を付して信号セルを生成し、該信
号セルをＡＴＭ網３に送り出す。ＡＴＭ交換機（発信側
交換機）３c-1の図示しない信号装置は信号セルを受信
すれば、該信号セルに含まれる情報を組立ててＣＰＵ３
ｄ−１に通知する。ＣＰＵは発信者サービス分析処理、
課金処理、着信者数字翻訳処理等の呼処理を行なうと共
に、方路（ＶＰＩ）及び呼識別情報（ＶＣＩ）を決定
し、ついで、信号網３ｂを介してＮＯ．７プロトコルに
従って次の中継交換機3c-2に発信番号、着信番号、ＶＰ
Ｉ、ＶＣＩ、その他のデータを含む接続情報を送出す
る。中継交換機3c-2は発信側交換機3c-1と同様な処理を
行ない、以後同様な処理が行われ、最終的に発信側交換
機３c-1から着信端末が接続されたＡＴＭ交換機（着信
側交換機）３c-nまでのパス及び中継ＡＴＭ交換機３c-
2,３c-3,・・・が決定される。着信側交換機３c-nは発信番
号、着信番号、上位ＡＴＭ交換機３ｃ-3のＶＣＩを含む
接続情報を受信すれば、着信端末に所定ＶＣＩを割り当
てると共に、着信端末１ｂが通話可能であるか調べる。
通話可能であれば、信号網３ｂは通話可能な旨を発信側
交換機３c-1に通知し、発信側交換機は発信端末１ａに
所定のＶＣＩを割り当てる。
【０００６】パス上の各ＡＴＭ交換機３c-1〜３c-nはパ
ス毎に、上位ＡＴＭ交換機のＶＣＩに対応させて、(1)
該ＶＣＩを有するセルの出力パス（出ハイウェイ）を特
定するための接続情報(ルーチング情報又はタグ情報と
いう)と、(2) 出力するセルに付加する新たなＶＣＩ、
ＶＰＩを内蔵のルーチングテーブルに登録する。以上に
より、発信端末１ａと着信端末１ｂ間にパスが形成され
ると、両端末は発呼セル、応答セルを互いに送受しあっ
て通信手順を確認する。しかる後、発信端末１ａは送信
すべきデータを所定バイト長に分解すると共に、前記割
り当てられたＶＣＩを含むヘッダを付けてセルを生成
し、該セルをＡＴＭ網３に送り出す。各ＡＴＭ交換機３
c-1〜３c-nは上位交換機から所定の入ハイウェイを介し
てセルが入力されると、自分のルーチングテーブルを参
照して入力されたセルのＶＰＩ／ＶＣＩを付け変えると
共にタグ情報に基づいて所定の出ハイウェイに送り出
す。この結果、発信端末１ａから出力されたセルは呼制
御で決定したパスを介して着信側交換機３c-nに到達す
る。着信側交換機３c-nはルーチングテーブルを参照し
て入力されたセルに付加されているＶＣＩを着信端末に
割り当てたＶＣＩに付け変えた後、着信端末１ｂが接続
されている回線に送出する。
ス毎に、上位ＡＴＭ交換機のＶＣＩに対応させて、(1)
該ＶＣＩを有するセルの出力パス（出ハイウェイ）を特
定するための接続情報(ルーチング情報又はタグ情報と
いう)と、(2) 出力するセルに付加する新たなＶＣＩ、
ＶＰＩを内蔵のルーチングテーブルに登録する。以上に
より、発信端末１ａと着信端末１ｂ間にパスが形成され
ると、両端末は発呼セル、応答セルを互いに送受しあっ
て通信手順を確認する。しかる後、発信端末１ａは送信
すべきデータを所定バイト長に分解すると共に、前記割
り当てられたＶＣＩを含むヘッダを付けてセルを生成
し、該セルをＡＴＭ網３に送り出す。各ＡＴＭ交換機３
c-1〜３c-nは上位交換機から所定の入ハイウェイを介し
てセルが入力されると、自分のルーチングテーブルを参
照して入力されたセルのＶＰＩ／ＶＣＩを付け変えると
共にタグ情報に基づいて所定の出ハイウェイに送り出
す。この結果、発信端末１ａから出力されたセルは呼制
御で決定したパスを介して着信側交換機３c-nに到達す
る。着信側交換機３c-nはルーチングテーブルを参照し
て入力されたセルに付加されているＶＣＩを着信端末に
割り当てたＶＣＩに付け変えた後、着信端末１ｂが接続
されている回線に送出する。
【０００７】以後、発信端末１ａはセルを順次着信端末
１ｂに送り、着信端末は受信したセルに含まれる情報部
ＤＴを組立て、元のデータを復元する。以上は、１つの
呼に対する場合であるが、端末−ＡＴＭ交換機間及び隣
接ＡＴＭ交換機間の各回線の両端で互いに持ち合うＶＣ
Ｉ値を変えることにより、１つの回線に多数の呼に応じ
た論理リンクを張ることができ、これにより高速多重通
信が実現される。ＡＴＭ方式によれば、動画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため１本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、１５０Ｍｂｐｓの超
高速のデータ伝送が可能となる。
１ｂに送り、着信端末は受信したセルに含まれる情報部
ＤＴを組立て、元のデータを復元する。以上は、１つの
呼に対する場合であるが、端末−ＡＴＭ交換機間及び隣
接ＡＴＭ交換機間の各回線の両端で互いに持ち合うＶＣ
Ｉ値を変えることにより、１つの回線に多数の呼に応じ
た論理リンクを張ることができ、これにより高速多重通
信が実現される。ＡＴＭ方式によれば、動画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため１本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、１５０Ｍｂｐｓの超
高速のデータ伝送が可能となる。
【０００８】かかるＡＴＭ交換機のスイッチ機能を試験
測定するために折り返しによる導通試験方式（折り返し
試験方式という）が提案されている。図１９は折り返し
試験方式を説明するためのＡＴＭ交換機の構成図であ
り、３1は端末側からの（イン方向の）セルをルーチン
グするＡＴＭスイッチ、３2は端末側（アウト方向）へ
セルをルーチングするＡＴＭスイッチ、３3は呼処理制
御、試験制御等を実行する網制御装置、３4はハ−ドウ
ェア・ソフトウェア間のインタフェ−ス部、３5は試験
セルを発生し、試験対象を経由してきた試験セルを受信
して導通試験を行う試験装置、３61，３62・・・，
３71，３72・・・は回線インタフェ−ス部、３81，
３82，３9・・・は折り返し制御やルーチング制御（Ｖ
ＰＩ／ＶＣＩの付け替え、タグ情報の付加制御）等を行
なうシェルフ共通部、３10、３11はＶＰＩ／ＶＣＩコン
バータ（ＶＣＣ）である。
測定するために折り返しによる導通試験方式（折り返し
試験方式という）が提案されている。図１９は折り返し
試験方式を説明するためのＡＴＭ交換機の構成図であ
り、３1は端末側からの（イン方向の）セルをルーチン
グするＡＴＭスイッチ、３2は端末側（アウト方向）へ
セルをルーチングするＡＴＭスイッチ、３3は呼処理制
御、試験制御等を実行する網制御装置、３4はハ−ドウ
ェア・ソフトウェア間のインタフェ−ス部、３5は試験
セルを発生し、試験対象を経由してきた試験セルを受信
して導通試験を行う試験装置、３61，３62・・・，
３71，３72・・・は回線インタフェ−ス部、３81，
３82，３9・・・は折り返し制御やルーチング制御（Ｖ
ＰＩ／ＶＣＩの付け替え、タグ情報の付加制御）等を行
なうシェルフ共通部、３10、３11はＶＰＩ／ＶＣＩコン
バータ（ＶＣＣ）である。
【０００９】ユーザセルは例えば回線インタフェ−ス部
３61を介してシェルフ共通部３81に入力され、ここでＶ
ＰＩ／ＶＣＩが変更され、かつ、タグ情報（ルーチング
情報）が付加されてイン方向のＡＴＭスイッチ３1に入
力される。ＡＴＭスイッチ３1はタグ情報に基づいてユ
ーザセルをルーチングしてシェルフ共通部３9に入力す
る。シェルフ共通部３9はＶＰＩ／ＶＣＩを付け替える
と共に、タグ情報を付加してアウト方向のＡＴＭスイッ
チ３2に入力する。アウト方向のＡＴＭスイッチ３2はタ
グ情報に基づいてユーザセルをスイッチングし、シェル
フ共通部３82、回線インタフェ−ス部３72を介して出力
する。
３61を介してシェルフ共通部３81に入力され、ここでＶ
ＰＩ／ＶＣＩが変更され、かつ、タグ情報（ルーチング
情報）が付加されてイン方向のＡＴＭスイッチ３1に入
力される。ＡＴＭスイッチ３1はタグ情報に基づいてユ
ーザセルをルーチングしてシェルフ共通部３9に入力す
る。シェルフ共通部３9はＶＰＩ／ＶＣＩを付け替える
と共に、タグ情報を付加してアウト方向のＡＴＭスイッ
チ３2に入力する。アウト方向のＡＴＭスイッチ３2はタ
グ情報に基づいてユーザセルをスイッチングし、シェル
フ共通部３82、回線インタフェ−ス部３72を介して出力
する。
【００１０】試験に際しては、図示しない保守用コンソ
ールよりＶＰＩ／ＶＣＩの値（試験対象ルート）、セル
の内容、試験セルの発生数等を設定し、試験開始を指示
すると、網制御装置３3はこれら情報を試験装置３5に入
力する。試験装置３5はランダムパターンのテストデー
タを発生し、該テストデータを情報フィールドに配置
し、また入力されたＶＰＩ／ＶＣＩ等をヘッダに配置し
てなる試験セルを生成・出力する。ＶＰＩ／ＶＣＩコン
バータ３11は試験セルをシェルフ共通部３81にルーチン
グするようにタグ情報（ルーチング情報）を付加する。
ＡＴＭスイッチ３ 2はタグ情報に基づいて試験セルをシ
ェルフ共通部３81にルーチングする。シェルフ共通部３
81は試験セルが試験対象ルートを通過するように、該試
験セルのＶＰＩ／ＶＣＩを付け替え、かつ、タグ情報を
付加する。試験対象であるイン方向のＡＴＭスイッチ３
1はタグ情報に基づいて試験セルをルーチングし、シェ
ルフ共通部３9及びＡＴＭスイッチ３2を介して試験装置
３5に戻す。試験装置３5は送り出した試験セルに含ませ
たテストデータと一巡して戻ってきた試験セルに含まれ
る情報フィ−ルドの内容を比較し、その一致、不一致に
より障害の有無を認識する。すなわち、試験装置より発
生した試験セルを試験セル折り返し手段により折り返し
て試験対象ルートに導き、試験装置で到着セルを検査す
ることによりＡＴＭ通話路内の試験対象ルートの導通を
確認する。
ールよりＶＰＩ／ＶＣＩの値（試験対象ルート）、セル
の内容、試験セルの発生数等を設定し、試験開始を指示
すると、網制御装置３3はこれら情報を試験装置３5に入
力する。試験装置３5はランダムパターンのテストデー
タを発生し、該テストデータを情報フィールドに配置
し、また入力されたＶＰＩ／ＶＣＩ等をヘッダに配置し
てなる試験セルを生成・出力する。ＶＰＩ／ＶＣＩコン
バータ３11は試験セルをシェルフ共通部３81にルーチン
グするようにタグ情報（ルーチング情報）を付加する。
ＡＴＭスイッチ３ 2はタグ情報に基づいて試験セルをシ
ェルフ共通部３81にルーチングする。シェルフ共通部３
81は試験セルが試験対象ルートを通過するように、該試
験セルのＶＰＩ／ＶＣＩを付け替え、かつ、タグ情報を
付加する。試験対象であるイン方向のＡＴＭスイッチ３
1はタグ情報に基づいて試験セルをルーチングし、シェ
ルフ共通部３9及びＡＴＭスイッチ３2を介して試験装置
３5に戻す。試験装置３5は送り出した試験セルに含ませ
たテストデータと一巡して戻ってきた試験セルに含まれ
る情報フィ−ルドの内容を比較し、その一致、不一致に
より障害の有無を認識する。すなわち、試験装置より発
生した試験セルを試験セル折り返し手段により折り返し
て試験対象ルートに導き、試験装置で到着セルを検査す
ることによりＡＴＭ通話路内の試験対象ルートの導通を
確認する。
【００１１】従って、試験対象ルート（ＶＰＩ／ＶＣ
Ｉ）を順次変えることにより障害発生ルートを特定する
ことができ、試験結果を網制御装置３3を介して保守コ
ンソールのディスプレイ部に表示する。ところで、信頼
性をあげるためにＡＴＭ交換機を運用系（ＡＣＴ系）と
予備系（ＳＢＹ系）を有する二重化構成にする場合があ
る。かかる二重化構成のＡＴＭ交換機によれば、運用系
に障害が発生しても予備系を運用系に切り替えてサービ
スの継続が可能となる。
Ｉ）を順次変えることにより障害発生ルートを特定する
ことができ、試験結果を網制御装置３3を介して保守コ
ンソールのディスプレイ部に表示する。ところで、信頼
性をあげるためにＡＴＭ交換機を運用系（ＡＣＴ系）と
予備系（ＳＢＹ系）を有する二重化構成にする場合があ
る。かかる二重化構成のＡＴＭ交換機によれば、運用系
に障害が発生しても予備系を運用系に切り替えてサービ
スの継続が可能となる。
【００１２】図２０はかかる二重化構成を備えたＡＴＭ
交換機の構成図である。ＡＴＭ交換機のフレーム（枠）
ＦＲは図２１に示すように複数の棚（シェルフ）に分け
られ、各シェルフにプリント板が搭載されるようになっ
ている。シェルフには回線終端用のプリント板が搭載さ
れるシェルフ（ATM DS1 SHELF:ADS1SH)や回線及びＡＴ
Ｍスイッチ間のインターフェース用のシェルフ(Subscri
ber Interface SHELF:SIFSH)、ＡＴＭスイッチ用のプリ
ント板が搭載されるシェルフ(ATSWSH)、試験装置用のプ
リント板が搭載されるシェルフ（TCGSH)、通話路装置用
のプリント板が搭載されるシェルフ(BSGCSH)等がある。
交換機の構成図である。ＡＴＭ交換機のフレーム（枠）
ＦＲは図２１に示すように複数の棚（シェルフ）に分け
られ、各シェルフにプリント板が搭載されるようになっ
ている。シェルフには回線終端用のプリント板が搭載さ
れるシェルフ（ATM DS1 SHELF:ADS1SH)や回線及びＡＴ
Ｍスイッチ間のインターフェース用のシェルフ(Subscri
ber Interface SHELF:SIFSH)、ＡＴＭスイッチ用のプリ
ント板が搭載されるシェルフ(ATSWSH)、試験装置用のプ
リント板が搭載されるシェルフ（TCGSH)、通話路装置用
のプリント板が搭載されるシェルフ(BSGCSH)等がある。
【００１３】図２０において、１１1，１１2は二重化さ
れたＡＴＭスイッチであり、一方が運用系(ＡＣＴ系あ
るいは０系：＃０）、他方が予備系（ＳＢＹ系あるいは
１系：＃１）となっている。ＡＣＴ系、ＳＢＹ系のＡＴ
Ｍスイッチ１１1，１１2は図示しないが、端末側からの
（イン方向の）ＡＴＭスイッチ、端末側への（アウト方
向の）ＡＴＭスイッチを備えている。１２，１２′・・
・はそれぞれ１．５Ｍの加入者を終端するインターフェ
ースユニットであり、シェルフ（ADS1SH)に実装され
る。インターフェースユニット１２，１２′は、１．５
Ｍ加入者からのデータをＡＴＭセル化すると共にＡＴＭ
スイッチからのＡＴＭセルを加入者データに戻す回線終
端回路（DS-1）１２ａ，１２ａ′と、セルを多重化及び
分離する二重化されたシェルフ共通部１２ｂ1，１２
ｂ2，１２ｂ1′，１２ｂ2′を備えている。回線終端回
路１２ａ，１２ａ′は１つしか示さないが、例えば４回
路が１つのシェルフ共通部１２ｂ1，１２ｂ2，１２
ｂ1′，１２ｂ2′に接続される。回線終端回路１２ａ，
１２ａ′が収容する加入者は１．５Ｍのフレームリレー
（ＦＲ）、ＳＭＤＳ加入者線である。シェルフ共通部１
２ｂ1，１２ｂ2は各回線終端回路１２ａ，１２ａ′から
出力されるセルを多重化してＡＴＭスイッチ側に出力す
ると共に、ＡＴＭスイッチ側から入力された多重化セル
を分離して各回線終端回路１２ａ，１２ａ′に送出す
る。
れたＡＴＭスイッチであり、一方が運用系(ＡＣＴ系あ
るいは０系：＃０）、他方が予備系（ＳＢＹ系あるいは
１系：＃１）となっている。ＡＣＴ系、ＳＢＹ系のＡＴ
Ｍスイッチ１１1，１１2は図示しないが、端末側からの
（イン方向の）ＡＴＭスイッチ、端末側への（アウト方
向の）ＡＴＭスイッチを備えている。１２，１２′・・
・はそれぞれ１．５Ｍの加入者を終端するインターフェ
ースユニットであり、シェルフ（ADS1SH)に実装され
る。インターフェースユニット１２，１２′は、１．５
Ｍ加入者からのデータをＡＴＭセル化すると共にＡＴＭ
スイッチからのＡＴＭセルを加入者データに戻す回線終
端回路（DS-1）１２ａ，１２ａ′と、セルを多重化及び
分離する二重化されたシェルフ共通部１２ｂ1，１２
ｂ2，１２ｂ1′，１２ｂ2′を備えている。回線終端回
路１２ａ，１２ａ′は１つしか示さないが、例えば４回
路が１つのシェルフ共通部１２ｂ1，１２ｂ2，１２
ｂ1′，１２ｂ2′に接続される。回線終端回路１２ａ，
１２ａ′が収容する加入者は１．５Ｍのフレームリレー
（ＦＲ）、ＳＭＤＳ加入者線である。シェルフ共通部１
２ｂ1，１２ｂ2は各回線終端回路１２ａ，１２ａ′から
出力されるセルを多重化してＡＴＭスイッチ側に出力す
ると共に、ＡＴＭスイッチ側から入力された多重化セル
を分離して各回線終端回路１２ａ，１２ａ′に送出す
る。
【００１４】１３は回線及びＡＴＭスイッチとのインタ
ーフェースを司るインターフェースユニットでありシェ
ルフ(SIFSH)に実装される。インターフェースユニット
１３は、１５６Ｍ回線とのインターフェース部（SINF）
１３ａ、４５Ｍ回線とのインターフェース部（DS-3）１
３ｂ、インターフェースユニット１２，１２′と接続さ
れたインターフェース部(ADSINF)１３ｃ1，１３ｃ2、各
インターフェース部とＡＴＭスイッチ間に設けられ、セ
ルを多重・分離すると共に、ＶＰＩ／ＶＣＩの付け替
え、タグ情報の付加制御等を行うシェルフ共通部１３ｄ
1，１３ｄ2を備えている。インターフェース部(ADSINF)
１３ｃ1，１３ｃ2には最大８つのシェルフ共通部１２ｂ
1，１２ｂ2，１２ｂ1′，１２ｂ2′が接続され、該シェ
ルフ共通部から入力されたセルを多重化してシェルフ共
通部１３ｄ1，１３ｄ2に出力すると共に、シェルフ共通
部１３ｄ1，１３ｄ2から入力された多重化セルを分離し
て各シェルフ共通部１２ｂ1，１２ｂ2，１２ｂ1′，１
２ｂ2′に送出する。インターフェース部(ADSINF)１３
ｃ1，１３ｃ2とシェルフ共通部１３ｄ1，１３ｄ2は二重
化されている。
ーフェースを司るインターフェースユニットでありシェ
ルフ(SIFSH)に実装される。インターフェースユニット
１３は、１５６Ｍ回線とのインターフェース部（SINF）
１３ａ、４５Ｍ回線とのインターフェース部（DS-3）１
３ｂ、インターフェースユニット１２，１２′と接続さ
れたインターフェース部(ADSINF)１３ｃ1，１３ｃ2、各
インターフェース部とＡＴＭスイッチ間に設けられ、セ
ルを多重・分離すると共に、ＶＰＩ／ＶＣＩの付け替
え、タグ情報の付加制御等を行うシェルフ共通部１３ｄ
1，１３ｄ2を備えている。インターフェース部(ADSINF)
１３ｃ1，１３ｃ2には最大８つのシェルフ共通部１２ｂ
1，１２ｂ2，１２ｂ1′，１２ｂ2′が接続され、該シェ
ルフ共通部から入力されたセルを多重化してシェルフ共
通部１３ｄ1，１３ｄ2に出力すると共に、シェルフ共通
部１３ｄ1，１３ｄ2から入力された多重化セルを分離し
て各シェルフ共通部１２ｂ1，１２ｂ2，１２ｂ1′，１
２ｂ2′に送出する。インターフェース部(ADSINF)１３
ｃ1，１３ｃ2とシェルフ共通部１３ｄ1，１３ｄ2は二重
化されている。
【００１５】１４はイン方向のＡＴＭスイッチを介して
入力されたセルをアウト方向のＡＴＭスイッチに折り返
すためのインターフェースユニットで、シェルフ(SIFS
H)に実装される。このインターフェースユニット１４は
二重化されたシェルフ共通部１４ａ1，１４ａ2と二重化
された折り返し部(LLP0,LLP1)１４ｂ1，１４ｂ2を有し
ている。１５は網制御装置(BCPR)、１６はバス線、１７
は網制御装置とＡＴＭスイッチ間のインターフェース部
である。０系をＡＣＴ系、１系をＳＢＹ系とし、回線Ａ
より入力されたセルを回線Ｂにルーチングする場合につ
いて、ユーザセルの流れを説明する。回線Ａより入力さ
れたデータは回線終端部１２ａでセル化された後に２分
岐され、０系、１系のシェルフ共通部１２ｂ1，１２ｂ2
を介して０系、１系のインターフェース部(ADSINF)１３
ｃ1，１３ｃ2に入力される。０系、１系のインターフェ
ース部(ADSINF)１３ｃ1，１３ｃ2は入力セルをそれぞれ
２分岐して０系、１系のシェルフ共通部１３ｄ1，１３
ｄ2に入力する。０系、１系のシェルフ共通部１３ｄ1，
１３ｄ2は１系のインターフェース部(ADSINF)１３ｃ2か
ら入力されたセルを廃棄するが(×印参照)、０系のイン
ターフェース部(ADSINF)１３ｃ1から入力されたセルは
それぞれ０系、１系のＡＴＭスイッチ１１1，１１2に出
力する。
入力されたセルをアウト方向のＡＴＭスイッチに折り返
すためのインターフェースユニットで、シェルフ(SIFS
H)に実装される。このインターフェースユニット１４は
二重化されたシェルフ共通部１４ａ1，１４ａ2と二重化
された折り返し部(LLP0,LLP1)１４ｂ1，１４ｂ2を有し
ている。１５は網制御装置(BCPR)、１６はバス線、１７
は網制御装置とＡＴＭスイッチ間のインターフェース部
である。０系をＡＣＴ系、１系をＳＢＹ系とし、回線Ａ
より入力されたセルを回線Ｂにルーチングする場合につ
いて、ユーザセルの流れを説明する。回線Ａより入力さ
れたデータは回線終端部１２ａでセル化された後に２分
岐され、０系、１系のシェルフ共通部１２ｂ1，１２ｂ2
を介して０系、１系のインターフェース部(ADSINF)１３
ｃ1，１３ｃ2に入力される。０系、１系のインターフェ
ース部(ADSINF)１３ｃ1，１３ｃ2は入力セルをそれぞれ
２分岐して０系、１系のシェルフ共通部１３ｄ1，１３
ｄ2に入力する。０系、１系のシェルフ共通部１３ｄ1，
１３ｄ2は１系のインターフェース部(ADSINF)１３ｃ2か
ら入力されたセルを廃棄するが(×印参照)、０系のイン
ターフェース部(ADSINF)１３ｃ1から入力されたセルは
それぞれ０系、１系のＡＴＭスイッチ１１1，１１2に出
力する。
【００１６】０系、１系のＡＴＭスイッチ１１1，１１2
は入力セルをスイッチングして折り返し用のインターフ
ェースユニット１４に入力する。０系，１系のシェルフ
共通部１４ａ1，１４ａ2はそれぞれ入力セルを２分岐し
て０系、１系の折り返し部１４ｂ1，１４ｂ2に入力す
る。０系、１系の折り返し部１４ｂ1，１４ｂ2は１系の
シェルフ共通部１４ａ2からのセルは廃棄するが、０系
のシェルフ共通部１４ａ1から入力されたセルについて
は０系、１系のシェルフ共通部１４ａ1，１４ａ2に折り
返す。各シェルフ共通部１４ａ1，１４ａ2は０系の折り
返し部で折り返されてきたセルを０系、１系のＡＴＭス
イッチ１１1，１１2に入力し、ＡＴＭスイッチ１１1，
１１2は入力されたセルをスイッチングしてシェルフ共
通部１３ｄ1，１３ｄ2に入力する。シェルフ共通部１３
ｄ1，１３ｄ2はそれぞれ入力セルを２分岐して０系、１
系のインターフェース部(ADSINF)１３ｃ1，１３ｃ2に入
力する。０系，１系のインターフェース部(ADSINF)１３
ｃ1，１３ｃ2は１系から入力されたセルは廃棄するが、
０系から入力されたセルをそれぞれ回線インターフェー
スユニット１２′のシェルフ共通部１２ｂ1′，１２
ｂ2′を介して回線終端部１２ａ′に入力する。回線終
端部１２ａ′は０系のシェルフ共通部１２ｂ1′から入
力されたセルを元のデータに戻して回線Ｂに送り出す。
は入力セルをスイッチングして折り返し用のインターフ
ェースユニット１４に入力する。０系，１系のシェルフ
共通部１４ａ1，１４ａ2はそれぞれ入力セルを２分岐し
て０系、１系の折り返し部１４ｂ1，１４ｂ2に入力す
る。０系、１系の折り返し部１４ｂ1，１４ｂ2は１系の
シェルフ共通部１４ａ2からのセルは廃棄するが、０系
のシェルフ共通部１４ａ1から入力されたセルについて
は０系、１系のシェルフ共通部１４ａ1，１４ａ2に折り
返す。各シェルフ共通部１４ａ1，１４ａ2は０系の折り
返し部で折り返されてきたセルを０系、１系のＡＴＭス
イッチ１１1，１１2に入力し、ＡＴＭスイッチ１１1，
１１2は入力されたセルをスイッチングしてシェルフ共
通部１３ｄ1，１３ｄ2に入力する。シェルフ共通部１３
ｄ1，１３ｄ2はそれぞれ入力セルを２分岐して０系、１
系のインターフェース部(ADSINF)１３ｃ1，１３ｃ2に入
力する。０系，１系のインターフェース部(ADSINF)１３
ｃ1，１３ｃ2は１系から入力されたセルは廃棄するが、
０系から入力されたセルをそれぞれ回線インターフェー
スユニット１２′のシェルフ共通部１２ｂ1′，１２
ｂ2′を介して回線終端部１２ａ′に入力する。回線終
端部１２ａ′は０系のシェルフ共通部１２ｂ1′から入
力されたセルを元のデータに戻して回線Ｂに送り出す。
【００１７】以上のように二重化構成のＡＴＭ交換機で
は、ＡＴＭスイッチとシェルフ共通部が二重化の冗長構
成をとっており、しかも、ＡＣＴ系とＳＢＹ系に同様の
セルを流し、両系の状態を同じにしている。このため、
運用系（ＡＣＴ系）が障害等で正常なサービスを提供で
きなくなった時でも、直ちにセル廃棄なく予備系（ＳＢ
Ｙ系）を運用系にしてサービスを続行でき、また、定期
的に運用系、予備系の切り替えができる。ところで、二
重化構成のＡＴＭ交換機では、ＡＣＴ系及びＳＢＹ系の
いずれについても、折り返し試験によりＡＴＭスイッチ
内の導通を確認できることが望まれる。というのは、Ａ
ＣＴ系のみの導通試験ができ、ＳＢＹ系の導通試験がで
きなければ、ＳＢＹ系の障害が潜在化し、ＡＣＴ系に障
害が発生してＳＢＹ系に切り替えても正常なサービスの
継続ができない場合があるからである。
は、ＡＴＭスイッチとシェルフ共通部が二重化の冗長構
成をとっており、しかも、ＡＣＴ系とＳＢＹ系に同様の
セルを流し、両系の状態を同じにしている。このため、
運用系（ＡＣＴ系）が障害等で正常なサービスを提供で
きなくなった時でも、直ちにセル廃棄なく予備系（ＳＢ
Ｙ系）を運用系にしてサービスを続行でき、また、定期
的に運用系、予備系の切り替えができる。ところで、二
重化構成のＡＴＭ交換機では、ＡＣＴ系及びＳＢＹ系の
いずれについても、折り返し試験によりＡＴＭスイッチ
内の導通を確認できることが望まれる。というのは、Ａ
ＣＴ系のみの導通試験ができ、ＳＢＹ系の導通試験がで
きなければ、ＳＢＹ系の障害が潜在化し、ＡＣＴ系に障
害が発生してＳＢＹ系に切り替えても正常なサービスの
継続ができない場合があるからである。
【００１８】
【発明が解決しようとする課題】ところで、従来の二重
化構成のＡＴＭ交換機において、ＡＣＴ系からの上り方
向（イン方向）セルはシェルフ共通部で有効セルとみな
してＡＴＭスイッチに通すが、ＳＢＹ系あるいはＯＵＳ
状態（OUT OF SERVICE:閉塞状態）の装置からの上り方
向セルはシェルフ共通部で止めることになっている。つ
まり、従来の二重化構成のＡＴＭ交換機においては、Ｏ
ＵＳの状態の装置、又はＳＢＹ状態の装置から試験セル
を折り返してもシェルフ共通部でセルが停められてしま
い、これらＳＢＹ系及びＯＵＳ状態の装置の試験ができ
ない問題がある。
化構成のＡＴＭ交換機において、ＡＣＴ系からの上り方
向（イン方向）セルはシェルフ共通部で有効セルとみな
してＡＴＭスイッチに通すが、ＳＢＹ系あるいはＯＵＳ
状態（OUT OF SERVICE:閉塞状態）の装置からの上り方
向セルはシェルフ共通部で止めることになっている。つ
まり、従来の二重化構成のＡＴＭ交換機においては、Ｏ
ＵＳの状態の装置、又はＳＢＹ状態の装置から試験セル
を折り返してもシェルフ共通部でセルが停められてしま
い、これらＳＢＹ系及びＯＵＳ状態の装置の試験ができ
ない問題がある。
【００１９】図２２はＳＢＹ系装置の試験ができないこ
とを説明するＡＴＭ交換機の一部構成図であり、回線終
端ユニットとインターフェースユニットを書き出したも
ので、図２０と同一部分には同一符号を付し、セルの流
れを実線矢印で示している。回線Ａより入力されたデー
タは回線終端部１２ａでセル化された後に２分岐され、
０系、１系のシェルフ共通部１２ｂ1，１２ｂ2を介して
０系、１系のインターフェース部(ADSINF)１３ｃ1，１
３ｃ2に入力される。０系、１系のインターフェース部
(ADSINF)１３ｃ1，１３ｃ2は入力セルをそれぞれ２分岐
して０系、１系のシェルフ共通部１３ｄ1，１３ｄ2に入
力する。０系、１系のシェルフ共通部１３ｄ1，１３ｄ2
は１系のインターフェース部(ADSINF)１３ｃ2から入力
されたセルを止めるが、０系のインターフェース部(ADS
INF)１３ｃ1から入力されたセルはそれぞれ０系、１系
のＡＴＭスイッチに出力する。この結果、試験装置（図
示せず）から出力される試験セルをＳＢＹ装置（例えば
インターフェース部１３ｃ2）で折り返してもシェルフ
共通部で停められてしまい、ＳＢＹ装置の試験ができな
い。
とを説明するＡＴＭ交換機の一部構成図であり、回線終
端ユニットとインターフェースユニットを書き出したも
ので、図２０と同一部分には同一符号を付し、セルの流
れを実線矢印で示している。回線Ａより入力されたデー
タは回線終端部１２ａでセル化された後に２分岐され、
０系、１系のシェルフ共通部１２ｂ1，１２ｂ2を介して
０系、１系のインターフェース部(ADSINF)１３ｃ1，１
３ｃ2に入力される。０系、１系のインターフェース部
(ADSINF)１３ｃ1，１３ｃ2は入力セルをそれぞれ２分岐
して０系、１系のシェルフ共通部１３ｄ1，１３ｄ2に入
力する。０系、１系のシェルフ共通部１３ｄ1，１３ｄ2
は１系のインターフェース部(ADSINF)１３ｃ2から入力
されたセルを止めるが、０系のインターフェース部(ADS
INF)１３ｃ1から入力されたセルはそれぞれ０系、１系
のＡＴＭスイッチに出力する。この結果、試験装置（図
示せず）から出力される試験セルをＳＢＹ装置（例えば
インターフェース部１３ｃ2）で折り返してもシェルフ
共通部で停められてしまい、ＳＢＹ装置の試験ができな
い。
【００２０】図２３はＯＵＳ状態の装置の試験ができな
いことを説明するＡＴＭ交換機の一部構成図であり、イ
ンターフェースユニット１３を書き出したもので、図２
０と同一部分には同一符号を付し、試験セルＴＣＬの流
れを実線矢印で示している。１系のインターフェース部
１３ｃ2が障害発生によりＯＵＳ状態になり、該インタ
ーフェース部１１ｃ2に折り返し試験を行うためにルー
プ（折り返し）を設定した例である。図示しない試験装
置から出力された試験セルＴＣＬは１系のＡＴＭスイッ
チから１系のシェルフ共通部１３ｄ2を介して１系のイ
ンターフェース部１３ｃ2に入力され、ここで折り返さ
れると共に２分岐されて０系、１系のシェルフ共通部１
３ｄ1，１３ｄ2に入力される。シェルフ共通部１３
ｄ1，１３ｄ2はＯＵＳ状態の装置からのセルは取り込ま
ないようになっているから、試験セルの通過を阻止す
る。この結果、試験セルは試験装置に戻すことができ
ず、折り返し試験ができない。以上より、試験セルを一
般のユーザセルと同じに扱ったのでは、ＳＢＹ系装置、
ＯＵＳ状態の装置からの試験セルはシェルフ共通部で止
められ、試験装置に戻すことができず折り返し試験がで
きない。
いことを説明するＡＴＭ交換機の一部構成図であり、イ
ンターフェースユニット１３を書き出したもので、図２
０と同一部分には同一符号を付し、試験セルＴＣＬの流
れを実線矢印で示している。１系のインターフェース部
１３ｃ2が障害発生によりＯＵＳ状態になり、該インタ
ーフェース部１１ｃ2に折り返し試験を行うためにルー
プ（折り返し）を設定した例である。図示しない試験装
置から出力された試験セルＴＣＬは１系のＡＴＭスイッ
チから１系のシェルフ共通部１３ｄ2を介して１系のイ
ンターフェース部１３ｃ2に入力され、ここで折り返さ
れると共に２分岐されて０系、１系のシェルフ共通部１
３ｄ1，１３ｄ2に入力される。シェルフ共通部１３
ｄ1，１３ｄ2はＯＵＳ状態の装置からのセルは取り込ま
ないようになっているから、試験セルの通過を阻止す
る。この結果、試験セルは試験装置に戻すことができ
ず、折り返し試験ができない。以上より、試験セルを一
般のユーザセルと同じに扱ったのでは、ＳＢＹ系装置、
ＯＵＳ状態の装置からの試験セルはシェルフ共通部で止
められ、試験装置に戻すことができず折り返し試験がで
きない。
【００２１】本発明の目的は、ＡＣＴ系のみならずＳＢ
Ｙ系のＡＴＭスイッチの折り返し導通試験ができるＡＴ
Ｍ交換機及びその試験方法を提供することである。本発
明の別の目的は、ＡＴＭスイッチの下流ユニットで折り
返しを行う場合、試験対象を通った試験セルを途中で止
めることなく試験装置に戻して該試験対象の試験ができ
るＡＴＭ交換機及びその試験方法を提供することであ
る。本発明の更に別の目的は、片系を閉塞状態にして大
量の試験セルを流して集中試験する場合であっても、他
系のトラヒックに悪影響を与えることがないＡＴＭ交換
機及びその試験方法を提供することである。
Ｙ系のＡＴＭスイッチの折り返し導通試験ができるＡＴ
Ｍ交換機及びその試験方法を提供することである。本発
明の別の目的は、ＡＴＭスイッチの下流ユニットで折り
返しを行う場合、試験対象を通った試験セルを途中で止
めることなく試験装置に戻して該試験対象の試験ができ
るＡＴＭ交換機及びその試験方法を提供することであ
る。本発明の更に別の目的は、片系を閉塞状態にして大
量の試験セルを流して集中試験する場合であっても、他
系のトラヒックに悪影響を与えることがないＡＴＭ交換
機及びその試験方法を提供することである。
【００２２】
【課題を解決するための手段】図１は本発明の原理説明
図である。２１はＡＣＴ系、ＳＢＹ系２系統分のＡＴＭ
スイッチであり、２１1はＡＣＴ系のＡＴＭスイッチ、
２１2はＳＢＹ系のＡＴＭスイッチである。ＡＣＴ系及
びＳＢＹ系のＡＴＭスイッチ２１1，２１2はそれぞれ、
イン方向のＡＴＭスイッチ２１11，２１21及びＯＵＴ方
向のＡＴＭスイッチ２１12，２１22を有している。３１
は運用系及び予備系の両方に試験セルを送出して運用系
及び予備系のＡＴＭスイッチの導通試験を行う試験装
置、４１，５１は試験セルを折り返しにより運用系及び
予備系のＡＴＭスイッチを経由して試験装置に戻す第
１、第２の折り返し部で、それぞれＡＣＴ系、ＳＢＹ系
の両方の折り返し部を有している。
図である。２１はＡＣＴ系、ＳＢＹ系２系統分のＡＴＭ
スイッチであり、２１1はＡＣＴ系のＡＴＭスイッチ、
２１2はＳＢＹ系のＡＴＭスイッチである。ＡＣＴ系及
びＳＢＹ系のＡＴＭスイッチ２１1，２１2はそれぞれ、
イン方向のＡＴＭスイッチ２１11，２１21及びＯＵＴ方
向のＡＴＭスイッチ２１12，２１22を有している。３１
は運用系及び予備系の両方に試験セルを送出して運用系
及び予備系のＡＴＭスイッチの導通試験を行う試験装
置、４１，５１は試験セルを折り返しにより運用系及び
予備系のＡＴＭスイッチを経由して試験装置に戻す第
１、第２の折り返し部で、それぞれＡＣＴ系、ＳＢＹ系
の両方の折り返し部を有している。
【００２３】
【作用】イン方向のＡＴＭスイッチ２１11，２１21の試
験を行うものとすると、試験装置３１より運用系及び予
備系の両方に試験セルを送出する。アウト方向のＡＴＭ
スイッチ２１12，２１22はそれぞれスイッチングにより
試験セルを第１の折り返し部４１に入力する。第１の折
り返し部４１は入力された試験セルをそれぞれ折り返
し、試験対象であるイン方向のＡＴＭスイッチ２１11，
２１21を通過させ、第２の折り返し部５１に入力する。
第２の折り返し部５１は入力された試験セルを折り返
し、アウト方向のＡＴＭスイッチ２１12，２１22を介し
て試験装置３１に入力する。試験装置３１は送出した試
験セルに含まれるデータと運用系あるいは予備系より受
信した試験セルに含まれるデータを比較して運用系、予
備系のＡＴＭスイッチの導通試験を行う。尚、アウト方
向のＡＴＭスイッチの試験も同様にできる。このように
すれば、ＡＣＴ系、ＳＢＹ系のセルの流れを同一に維持
しながら両系の導通試験ができる。又、両系の試験セ
ル、ユーザセルの流れが同一になるから、試験中にＡＣ
Ｔ系に障害が発生した場合、直ちに予備系に切り替えて
サービスを続行できる。更に、試験セルに含まれるＶＰ
Ｉ／ＶＣＩを変えることによりＡＴＭスイッチ内の折り
返しルートを順次切り替えてＡＴＭスイッチの導通試験
ができる。
験を行うものとすると、試験装置３１より運用系及び予
備系の両方に試験セルを送出する。アウト方向のＡＴＭ
スイッチ２１12，２１22はそれぞれスイッチングにより
試験セルを第１の折り返し部４１に入力する。第１の折
り返し部４１は入力された試験セルをそれぞれ折り返
し、試験対象であるイン方向のＡＴＭスイッチ２１11，
２１21を通過させ、第２の折り返し部５１に入力する。
第２の折り返し部５１は入力された試験セルを折り返
し、アウト方向のＡＴＭスイッチ２１12，２１22を介し
て試験装置３１に入力する。試験装置３１は送出した試
験セルに含まれるデータと運用系あるいは予備系より受
信した試験セルに含まれるデータを比較して運用系、予
備系のＡＴＭスイッチの導通試験を行う。尚、アウト方
向のＡＴＭスイッチの試験も同様にできる。このように
すれば、ＡＣＴ系、ＳＢＹ系のセルの流れを同一に維持
しながら両系の導通試験ができる。又、両系の試験セ
ル、ユーザセルの流れが同一になるから、試験中にＡＣ
Ｔ系に障害が発生した場合、直ちに予備系に切り替えて
サービスを続行できる。更に、試験セルに含まれるＶＰ
Ｉ／ＶＣＩを変えることによりＡＴＭスイッチ内の折り
返しルートを順次切り替えてＡＴＭスイッチの導通試験
ができる。
【００２４】試験対象がＡＴＭスイッチに接続された下
流方向のユニットの場合には、試験セルをＡＣＴ系、Ｓ
ＢＹ系のＡＴＭスイッチ２１12，２１22を介して下流方
向に送出し、所定のポイントで試験セルを折り返して試
験対象ユニットを通過させ、該試験対象ユニットを通過
した試験セルを運用系及び予備系のＡＴＭスイッチ２１
11，２１21を介して受信し、送出した試験セルに含まれ
るデータと運用系あるいは予備系より受信した試験セル
に含まれるデータを比較して試験対象ユニットの導通試
験を行う。各ユニットでの試験セルの折り返し、通過制
御は以下のように行う。試験セルを流す前に、各ユニッ
トに対し試験セルを折り返すか否か、試験セルを通過さ
せるか否かを設定し、折り返しが指示されたユニットで
試験セルを折り返し、通過が指示されたユニットで試験
セルを通過させ、これにより試験セルをして試験対象ユ
ニットを経由させる。このようにすれば、ＳＢＹ装置や
ＯＵＳ状態の装置からのセルを止めることなく通過させ
て試験装置に戻し、これら装置の試験を行うことができ
る。
流方向のユニットの場合には、試験セルをＡＣＴ系、Ｓ
ＢＹ系のＡＴＭスイッチ２１12，２１22を介して下流方
向に送出し、所定のポイントで試験セルを折り返して試
験対象ユニットを通過させ、該試験対象ユニットを通過
した試験セルを運用系及び予備系のＡＴＭスイッチ２１
11，２１21を介して受信し、送出した試験セルに含まれ
るデータと運用系あるいは予備系より受信した試験セル
に含まれるデータを比較して試験対象ユニットの導通試
験を行う。各ユニットでの試験セルの折り返し、通過制
御は以下のように行う。試験セルを流す前に、各ユニッ
トに対し試験セルを折り返すか否か、試験セルを通過さ
せるか否かを設定し、折り返しが指示されたユニットで
試験セルを折り返し、通過が指示されたユニットで試験
セルを通過させ、これにより試験セルをして試験対象ユ
ニットを経由させる。このようにすれば、ＳＢＹ装置や
ＯＵＳ状態の装置からのセルを止めることなく通過させ
て試験装置に戻し、これら装置の試験を行うことができ
る。
【００２５】又、ある系に障害が発生すると、その系に
試験セルを集中的に流して試験する必要がある。しか
し、二重化構造のＡＴＭ交換機の試験において、運用系
にも試験セルを流すと運用系のトラヒックに悪影響を与
える。そこで、障害が発生している系を閉塞状態にし、
試験装置より該閉塞状態の系のみに試験セルを送出し、
該系を通過して戻ってきた試験セルを受信し、送出した
試験セルに含まれるデータと受信した試験セルに含まれ
るデータを比較して閉塞状態の系の導通試験を行う。こ
のようにすれば、運用系のトラヒックに悪影響を与える
ことなく障害が発生した系の集中導通試験ができる。
又、２つの試験装置を備え、一方の試験装置で閉塞状態
の系の導通試験を行い、他方の系で運用系の試験を行う
ようにすれば、運用系のトラヒックに悪影響を与えるこ
となく閉塞状態の系の試験ができ、同時に運用系の試験
を行うことができる。
試験セルを集中的に流して試験する必要がある。しか
し、二重化構造のＡＴＭ交換機の試験において、運用系
にも試験セルを流すと運用系のトラヒックに悪影響を与
える。そこで、障害が発生している系を閉塞状態にし、
試験装置より該閉塞状態の系のみに試験セルを送出し、
該系を通過して戻ってきた試験セルを受信し、送出した
試験セルに含まれるデータと受信した試験セルに含まれ
るデータを比較して閉塞状態の系の導通試験を行う。こ
のようにすれば、運用系のトラヒックに悪影響を与える
ことなく障害が発生した系の集中導通試験ができる。
又、２つの試験装置を備え、一方の試験装置で閉塞状態
の系の導通試験を行い、他方の系で運用系の試験を行う
ようにすれば、運用系のトラヒックに悪影響を与えるこ
となく閉塞状態の系の試験ができ、同時に運用系の試験
を行うことができる。
【００２６】
【実施例】(a) ＡＴＭ交換機全体の構成 図２は試験機能を備えた二重化構造のＡＴＭ交換機の構
成図である。図中、２１1，２１2は二重化されたＡＴＭ
スイッチであり、一方が運用系(ＡＣＴ系あるいは０
系：＃０）、他方が予備系（ＳＢＹ系あるいは１系：＃
１）となっている。各ＡＴＭスイッチ２１1，２１2は図
示しないが、端末側からの（イン方向の）ＡＴＭスイッ
チ２１11，２１21、端末側への（アウト方向の）ＡＴＭ
スイッチ２１12，２１22をそれぞれ備えている。２２，
２２′・・・はそれぞれ１．５Ｍの加入者を終端するイ
ンターフェースユニットであり、シェルフ（ADS1SH)に
実装される。インターフェースユニット２２，２２′
は、１．５Ｍ加入者からのデータをＡＴＭセル化すると
共にＡＴＭスイッチからのＡＴＭセルを加入者データに
戻す回線終端回路（DS-1）２２ａ，２２ａ′と、セルを
多重化及び分離する二重化されたシェルフ共通部２２ｂ
1，２２ｂ2，２２ｂ1′，２２ｂ2′を備えている。
成図である。図中、２１1，２１2は二重化されたＡＴＭ
スイッチであり、一方が運用系(ＡＣＴ系あるいは０
系：＃０）、他方が予備系（ＳＢＹ系あるいは１系：＃
１）となっている。各ＡＴＭスイッチ２１1，２１2は図
示しないが、端末側からの（イン方向の）ＡＴＭスイッ
チ２１11，２１21、端末側への（アウト方向の）ＡＴＭ
スイッチ２１12，２１22をそれぞれ備えている。２２，
２２′・・・はそれぞれ１．５Ｍの加入者を終端するイ
ンターフェースユニットであり、シェルフ（ADS1SH)に
実装される。インターフェースユニット２２，２２′
は、１．５Ｍ加入者からのデータをＡＴＭセル化すると
共にＡＴＭスイッチからのＡＴＭセルを加入者データに
戻す回線終端回路（DS-1）２２ａ，２２ａ′と、セルを
多重化及び分離する二重化されたシェルフ共通部２２ｂ
1，２２ｂ2，２２ｂ1′，２２ｂ2′を備えている。
【００２７】回線終端回路２２ａ，２２ａ′はセルを２
分岐してＡＣＴ系、ＳＢＹ系のシェルフ共通部２２
ｂ1，２２ｂ2，２２ｂ1′，２２ｂ2′に入力する。この
回線終端回路２２ａ，２２ａ′は図において１つしか示
さないが、例えば４回路が設けられそれぞれの出力がＡ
ＣＴ系、ＳＢＹ系のシェルフ共通部２２ｂ1，２２ｂ2，
２２ｂ1′，２２ｂ2′に接続される。回線終端回路２２
ａ，２２ａ′が収容する加入者は１．５Ｍのフレームリ
レー（ＦＲ）、ＳＭＤＳ加入者線である。シェルフ共通
部２２ｂ1，２２ｂ2，２２ｂ1′，２２ｂ2′は各回線終
端回路２２ａ，２２ａ′から出力されるセルを多重化し
てＡＴＭスイッチ側に出力すると共に、ＡＴＭスイッチ
側から入力された多重化セルを分離して各回線終端回路
２２ａ，２２ａ′に送出する。
分岐してＡＣＴ系、ＳＢＹ系のシェルフ共通部２２
ｂ1，２２ｂ2，２２ｂ1′，２２ｂ2′に入力する。この
回線終端回路２２ａ，２２ａ′は図において１つしか示
さないが、例えば４回路が設けられそれぞれの出力がＡ
ＣＴ系、ＳＢＹ系のシェルフ共通部２２ｂ1，２２ｂ2，
２２ｂ1′，２２ｂ2′に接続される。回線終端回路２２
ａ，２２ａ′が収容する加入者は１．５Ｍのフレームリ
レー（ＦＲ）、ＳＭＤＳ加入者線である。シェルフ共通
部２２ｂ1，２２ｂ2，２２ｂ1′，２２ｂ2′は各回線終
端回路２２ａ，２２ａ′から出力されるセルを多重化し
てＡＴＭスイッチ側に出力すると共に、ＡＴＭスイッチ
側から入力された多重化セルを分離して各回線終端回路
２２ａ，２２ａ′に送出する。
【００２８】３１はＡＴＭスイッチの導通試験を行なう
試験装置である。試験装置３１は運用系及び予備系の両
方に試験セルを送出し、両系のＡＴＭスイッチを通過し
て戻ってきた試験セルを受信し、送出した試験セルに含
まれるデータと運用系あるいは予備系より受信した試験
セルに含まれるデータを比較して運用系及び予備系のＡ
ＴＭスイッチの導通試験を行う。４１は回線及びＡＴＭ
スイッチとのインターフェースを司るインターフェース
ユニットでありシェルフ(SIFSH)に実装される。インタ
ーフェースユニット４１は、１５６Ｍ回線とのインター
フェース部（SINF）４１ａ、４５Ｍ回線とのインターフ
ェース部（DS-3）４１ｂ、インターフェースユニット２
２，２２′と接続されたインターフェース部(ADSINF)４
１ｃ1，４１ｃ2、各インターフェース部とＡＴＭスイッ
チ間に設けられ、セルを多重・分離すると共に、ＶＰＩ
／ＶＣＩの変換、タグ情報の付加制御等を行うシェルフ
共通部４１ｄ1，４１ｄ2を備えている。インターフェー
ス部(ADSINF)４１ｃ1，４１ｃ2にはそれぞれ最大８つの
シェルフ共通部２２ｂ1，２２ｂ2，２２ｂ1′，２２
ｂ2′・・・が接続され、該シェルフ共通部から入力さ
れたセルを多重化してシェルフ共通部４１ｄ1，４１ｄ2
に出力すると共に、シェルフ共通部４１ｄ1，４１ｄ2か
ら入力された多重化セルを分離して各シェルフ共通部２
２ｂ1，２２ｂ2，２２ｂ1′，２２ｂ2′・・・に送出す
る。尚、インターフェース部(ADSINF)４１ｃ1，４１ｃ2
とシェルフ共通部４１ｄ1，４１ｄ2は二重化されてい
る。
試験装置である。試験装置３１は運用系及び予備系の両
方に試験セルを送出し、両系のＡＴＭスイッチを通過し
て戻ってきた試験セルを受信し、送出した試験セルに含
まれるデータと運用系あるいは予備系より受信した試験
セルに含まれるデータを比較して運用系及び予備系のＡ
ＴＭスイッチの導通試験を行う。４１は回線及びＡＴＭ
スイッチとのインターフェースを司るインターフェース
ユニットでありシェルフ(SIFSH)に実装される。インタ
ーフェースユニット４１は、１５６Ｍ回線とのインター
フェース部（SINF）４１ａ、４５Ｍ回線とのインターフ
ェース部（DS-3）４１ｂ、インターフェースユニット２
２，２２′と接続されたインターフェース部(ADSINF)４
１ｃ1，４１ｃ2、各インターフェース部とＡＴＭスイッ
チ間に設けられ、セルを多重・分離すると共に、ＶＰＩ
／ＶＣＩの変換、タグ情報の付加制御等を行うシェルフ
共通部４１ｄ1，４１ｄ2を備えている。インターフェー
ス部(ADSINF)４１ｃ1，４１ｃ2にはそれぞれ最大８つの
シェルフ共通部２２ｂ1，２２ｂ2，２２ｂ1′，２２
ｂ2′・・・が接続され、該シェルフ共通部から入力さ
れたセルを多重化してシェルフ共通部４１ｄ1，４１ｄ2
に出力すると共に、シェルフ共通部４１ｄ1，４１ｄ2か
ら入力された多重化セルを分離して各シェルフ共通部２
２ｂ1，２２ｂ2，２２ｂ1′，２２ｂ2′・・・に送出す
る。尚、インターフェース部(ADSINF)４１ｃ1，４１ｃ2
とシェルフ共通部４１ｄ1，４１ｄ2は二重化されてい
る。
【００２９】５１はイン方向のＡＴＭスイッチ２１11，
２１21を介して入力されたセルをアウト方向のＡＴＭス
イッチ２１12，２１22に折り返すためのインターフェー
スユニットで、シェルフ(SIFSH)に実装される。このイ
ンターフェースユニット５１は二重化されたシェルフ共
通部５１ａ1，５１ａ2と二重化された折り返し部(LLP0,
LLP1)５１ｂ1，５１ｂ2を有している。６１は網制御装
置(BCPR)、６２はバス線、６３は網制御装置とＡＴＭス
イッチ間のインターフェース部である。
２１21を介して入力されたセルをアウト方向のＡＴＭス
イッチ２１12，２１22に折り返すためのインターフェー
スユニットで、シェルフ(SIFSH)に実装される。このイ
ンターフェースユニット５１は二重化されたシェルフ共
通部５１ａ1，５１ａ2と二重化された折り返し部(LLP0,
LLP1)５１ｂ1，５１ｂ2を有している。６１は網制御装
置(BCPR)、６２はバス線、６３は網制御装置とＡＴＭス
イッチ間のインターフェース部である。
【００３０】７１はシェルフBSGCSHに搭載される通話路
装置(BSGC)であり、網制御装置６１の制御下で各加入者
端末、各局内ユニットとの通信制御におけるレイヤ２(L
ayer2)を終端する。この通話路装置７１は二重化構造を
備え通話路制御部(BSGC)７１ａ1，７１ａ2とＡＴＭイン
タフェ−ス部７１ｂ1，７１ｂ2を有し、以下の機能を有
している。すなわち、インターフェース７２を介して
網制御装置６１と通信する機能、網制御装置６１の制
御下で各通信制御のレイヤ２を終端する機能、局内通
信リンクに関するポートの初期設定及び監視機能、Ｖ
ＣＣ（ＶＰＩ／ＶＣＩ変換部）によりＡＴＭスイッチに
インターフェースする機能を有している。
装置(BSGC)であり、網制御装置６１の制御下で各加入者
端末、各局内ユニットとの通信制御におけるレイヤ２(L
ayer2)を終端する。この通話路装置７１は二重化構造を
備え通話路制御部(BSGC)７１ａ1，７１ａ2とＡＴＭイン
タフェ−ス部７１ｂ1，７１ｂ2を有し、以下の機能を有
している。すなわち、インターフェース７２を介して
網制御装置６１と通信する機能、網制御装置６１の制
御下で各通信制御のレイヤ２を終端する機能、局内通
信リンクに関するポートの初期設定及び監視機能、Ｖ
ＣＣ（ＶＰＩ／ＶＣＩ変換部）によりＡＴＭスイッチに
インターフェースする機能を有している。
【００３１】通話路制御部７１ａ1，７１ａ2はの機能
（ＬＡＰＤ機能）により、網制御装置６１の制御下で加
入者端末、局内ユニットとの通信制御におけるレイヤ２
を終端する。加入者端末とはＢ−ＩＳＤＮ端末、フレー
ムリレー端末（ＦＲ端末）等であり、局内ユニットとは
各インタフェ−ス部（SINF,DS1,DS3等)、シェルフ共通
部である。又、通話路制御部７１ａ1，７１ａ2はの局
内通信リンクの機能により、網制御装置と全ての局内ユ
ニット間の通信制御におけるレイヤ２を終端する。さら
に、ＡＴＭインタフェ−ス部７１ｂ1，７１ｂ2はの機
能により、セルの分解・組み立て、ＶＰＩ／ＶＣＩの変
更、タグ情報の付加制御を行なう。
（ＬＡＰＤ機能）により、網制御装置６１の制御下で加
入者端末、局内ユニットとの通信制御におけるレイヤ２
を終端する。加入者端末とはＢ−ＩＳＤＮ端末、フレー
ムリレー端末（ＦＲ端末）等であり、局内ユニットとは
各インタフェ−ス部（SINF,DS1,DS3等)、シェルフ共通
部である。又、通話路制御部７１ａ1，７１ａ2はの局
内通信リンクの機能により、網制御装置と全ての局内ユ
ニット間の通信制御におけるレイヤ２を終端する。さら
に、ＡＴＭインタフェ−ス部７１ｂ1，７１ｂ2はの機
能により、セルの分解・組み立て、ＶＰＩ／ＶＣＩの変
更、タグ情報の付加制御を行なう。
【００３２】回線終端回路（ＤＳ１）の構成 図３は回線終端回路（ＤＳ１）２２ａ，２２ａ′の構成
図であり、22a-1は回線終端部、22a-2はセルの分解・組
み立てを行なうＡＴＭ終端部、22a-3は試験装置からの
セルを折り返す折り返し部、22a-4はセルをＡＣＴ系と
ＳＢＹ系に２分岐する分岐部、22a-5はＡＣＴ系からの
セルを選択して折り返し部22a-3に入力するセレクタで
ある。折り返し部22a-3は折り返しが指示された時、Ａ
ＴＭスイッチからの下りハイウェイ上の指示されたＶＰ
Ｉ／ＶＣＩを有するセルをドロッパ１０１において抽出
し、折り返し経路１０２を介して上りハイウェイに設け
たインサータ１０３に入力する構成を備えている。折り
返しをするか否か及び折り返しすべきセルのＶＰＩ／Ｖ
ＣＩは網制御装置６１（図２参照）から指示される。す
なわち、網制御装置６１より折り返しポイント、折り返
すべきセルのＶＰＩ／ＶＣＩが指示されると、通話路装
置７１（図２）は簡易ＬＡＰＤ通信によりこれら折り返
し指示データをＳＩＦシェルフ共通部４１ｄ1，４１ｄ2
(図２）に送信する。シェルフ共通部４１ｄ1，４１ｄ2
は折り返し制御データを受信すると制御データハイウェ
イ１０４を介して指示されたポイント（例えば回線終端
回路ＤＳ１）に折り返し指示データを送信して折り返し
を実行させる。セレクタ22a-5は同様に網制御装置６１
から通話路装置７１を介して指示されたＡＣＴ系のセル
を選択して出力する。
図であり、22a-1は回線終端部、22a-2はセルの分解・組
み立てを行なうＡＴＭ終端部、22a-3は試験装置からの
セルを折り返す折り返し部、22a-4はセルをＡＣＴ系と
ＳＢＹ系に２分岐する分岐部、22a-5はＡＣＴ系からの
セルを選択して折り返し部22a-3に入力するセレクタで
ある。折り返し部22a-3は折り返しが指示された時、Ａ
ＴＭスイッチからの下りハイウェイ上の指示されたＶＰ
Ｉ／ＶＣＩを有するセルをドロッパ１０１において抽出
し、折り返し経路１０２を介して上りハイウェイに設け
たインサータ１０３に入力する構成を備えている。折り
返しをするか否か及び折り返しすべきセルのＶＰＩ／Ｖ
ＣＩは網制御装置６１（図２参照）から指示される。す
なわち、網制御装置６１より折り返しポイント、折り返
すべきセルのＶＰＩ／ＶＣＩが指示されると、通話路装
置７１（図２）は簡易ＬＡＰＤ通信によりこれら折り返
し指示データをＳＩＦシェルフ共通部４１ｄ1，４１ｄ2
(図２）に送信する。シェルフ共通部４１ｄ1，４１ｄ2
は折り返し制御データを受信すると制御データハイウェ
イ１０４を介して指示されたポイント（例えば回線終端
回路ＤＳ１）に折り返し指示データを送信して折り返し
を実行させる。セレクタ22a-5は同様に網制御装置６１
から通話路装置７１を介して指示されたＡＣＴ系のセル
を選択して出力する。
【００３３】ＡＤＳ１シェルフ共通部の構成 図４はＡＤＳ１シェルフ共通部２２ｂ1，２２ｂ2，２２
ｂ1′，２２ｂ2′・・・の構成図であり、22b-1は各回
線終端回路ＤＳ１から出力されるセルを多重化する多重
化部、22b-2は下りハイウェイよりＡＴＭスイッチ側か
ら入力された多重化セルを分離して各回線終端回路ＤＳ
１に送出する分離部、22b-3は試験装置からのセルを折
り返す折り返し部、22b-4はＥ／Ｏ変換部（電気・光変
換部）及びＯ／Ｅ変換部（光・電気変換部）を備えた光
インタフェ−ス部である。折り返し部22b-3はＡＴＭス
イッチからの下りハイウェイ上の特定のＶＰＩ／ＶＣＩ
を有するセルをドロッパ１０１において抽出し、折り返
し経路１０２を介して上りハイウェイに設けたインサー
タ１０３に入力する構成を備えている。折り返しをする
か否か、折り返すべきセルのＶＰＩ／ＶＣＩは回線終端
回路の場合と同様に網制御装置６１から通話路装置７１
を介して指示される。
ｂ1′，２２ｂ2′・・・の構成図であり、22b-1は各回
線終端回路ＤＳ１から出力されるセルを多重化する多重
化部、22b-2は下りハイウェイよりＡＴＭスイッチ側か
ら入力された多重化セルを分離して各回線終端回路ＤＳ
１に送出する分離部、22b-3は試験装置からのセルを折
り返す折り返し部、22b-4はＥ／Ｏ変換部（電気・光変
換部）及びＯ／Ｅ変換部（光・電気変換部）を備えた光
インタフェ−ス部である。折り返し部22b-3はＡＴＭス
イッチからの下りハイウェイ上の特定のＶＰＩ／ＶＣＩ
を有するセルをドロッパ１０１において抽出し、折り返
し経路１０２を介して上りハイウェイに設けたインサー
タ１０３に入力する構成を備えている。折り返しをする
か否か、折り返すべきセルのＶＰＩ／ＶＣＩは回線終端
回路の場合と同様に網制御装置６１から通話路装置７１
を介して指示される。
【００３４】インターフェース部（SINF）の構成 図５はインターフェース部（SINF）４１ａの構成図であ
り、41a-1は１５６Ｍ回線インターフェース回路、41a-2
はセルを折り返す折り返し部、41a-3は回線からのセル
を分岐して出力する分岐部、41a-4はＡＴＭスイッチ側
より入力されたＡＣＴ系及びＳＢＹ系のセルのうちＡＣ
Ｔ系のセルを選択するセレクタである。折り返し部41a-
2はＡＴＭスイッチからの下りハイウェイ上の特定のＶ
ＰＩ／ＶＣＩを有するセルをドロッパ１０１において抽
出し、折り返し経路１０２を介して上りハイウェイに設
けたインサータ１０３に入力する構成を備えている。折
り返しをするか否か、折り返すべきセルのＶＰＩ／ＶＣ
Ｉは回線終端回路の場合と同様に網制御装置６１から通
話路装置７１を介して指示される。セレクタ41a-4は同
様に網制御装置６１から通話路装置７１を介して指示さ
れたＡＣＴ系のセルを選択して出力する。
り、41a-1は１５６Ｍ回線インターフェース回路、41a-2
はセルを折り返す折り返し部、41a-3は回線からのセル
を分岐して出力する分岐部、41a-4はＡＴＭスイッチ側
より入力されたＡＣＴ系及びＳＢＹ系のセルのうちＡＣ
Ｔ系のセルを選択するセレクタである。折り返し部41a-
2はＡＴＭスイッチからの下りハイウェイ上の特定のＶ
ＰＩ／ＶＣＩを有するセルをドロッパ１０１において抽
出し、折り返し経路１０２を介して上りハイウェイに設
けたインサータ１０３に入力する構成を備えている。折
り返しをするか否か、折り返すべきセルのＶＰＩ／ＶＣ
Ｉは回線終端回路の場合と同様に網制御装置６１から通
話路装置７１を介して指示される。セレクタ41a-4は同
様に網制御装置６１から通話路装置７１を介して指示さ
れたＡＣＴ系のセルを選択して出力する。
【００３５】インターフェース部(ADSINF)の構成 図６はインターフェース部(ADSINF)４１ｃ1，４１ｃ2の
構成図であり、41c-1はシェルフ共通部(ADS1SH共通部)
より入力されたセルを多重化して出力する多重化部、41
c-2はＡＴＭスイッチ側より入力された多重化セルを分
離する分離部、41c-3はセルを折り返す折り返し部、41c
-4はセルを分岐する分岐部、41c-5はＡＴＭスイッチ側
より入力されたＡＣＴ系、ＳＢＹ系のセルのうちＡＣＴ
系のセルを選択するセレクタである。折り返し部41ｃ-3
はＡＴＭスイッチからの下りハイウェイ上の特定のＶＰ
Ｉ／ＶＣＩを有するセルをドロッパ１０１において抽出
し、折り返し経路１０２を介して上りハイウェイに設け
たインサータ１０３に入力する構成を備えている。折り
返しをするか否か、折り返すべきセルのＶＰＩ／ＶＣＩ
は網制御装置６１から通話路装置７１を介して指示され
る。セレクタ41a-4は同様に網制御装置６１から通話路
装置７１を介して指示されたＡＣＴ系のセルを選択して
出力する。
構成図であり、41c-1はシェルフ共通部(ADS1SH共通部)
より入力されたセルを多重化して出力する多重化部、41
c-2はＡＴＭスイッチ側より入力された多重化セルを分
離する分離部、41c-3はセルを折り返す折り返し部、41c
-4はセルを分岐する分岐部、41c-5はＡＴＭスイッチ側
より入力されたＡＣＴ系、ＳＢＹ系のセルのうちＡＣＴ
系のセルを選択するセレクタである。折り返し部41ｃ-3
はＡＴＭスイッチからの下りハイウェイ上の特定のＶＰ
Ｉ／ＶＣＩを有するセルをドロッパ１０１において抽出
し、折り返し経路１０２を介して上りハイウェイに設け
たインサータ１０３に入力する構成を備えている。折り
返しをするか否か、折り返すべきセルのＶＰＩ／ＶＣＩ
は網制御装置６１から通話路装置７１を介して指示され
る。セレクタ41a-4は同様に網制御装置６１から通話路
装置７１を介して指示されたＡＣＴ系のセルを選択して
出力する。
【００３６】ＳＩＦシェルフ共通部の構成 図７はＳＩＦシェルフ共通部４１ｄ1，４１ｄ2の構成図
である。41d-1, 41d-2はゲート回路、41d-3,41d-4,41d-
5はそれぞれルーチングテーブルを備え、入力セルのＶ
ＰＩ／ＶＣＩの変更、タグ情報の付加制御を行うＶＰＩ
／ＶＣＩ変換部（ＶＣＣ）、41d-6は各ＶＣＣから出力
されたセルを多重化する多重化部、41d-7はセルを折り
返す折り返し部、41d-8はＡＴＭスイッチから入力され
た多重化セルを分離する分離部、41d-9はセルをＡＣＴ
系、ＳＢＹ系に分岐する分岐部、41d-10は通話路装置７
１からの制御データ（折り返し指示、通過指示、セレク
ト指示等）を受信し、該制御データを制御データハイウ
ェイ１０４を介して各局内ユニットに通知する制御部で
ある。
である。41d-1, 41d-2はゲート回路、41d-3,41d-4,41d-
5はそれぞれルーチングテーブルを備え、入力セルのＶ
ＰＩ／ＶＣＩの変更、タグ情報の付加制御を行うＶＰＩ
／ＶＣＩ変換部（ＶＣＣ）、41d-6は各ＶＣＣから出力
されたセルを多重化する多重化部、41d-7はセルを折り
返す折り返し部、41d-8はＡＴＭスイッチから入力され
た多重化セルを分離する分離部、41d-9はセルをＡＣＴ
系、ＳＢＹ系に分岐する分岐部、41d-10は通話路装置７
１からの制御データ（折り返し指示、通過指示、セレク
ト指示等）を受信し、該制御データを制御データハイウ
ェイ１０４を介して各局内ユニットに通知する制御部で
ある。
【００３７】ゲート41d-1はユーザセルに関して、イン
ターフェース部(SINF)４１ａがＯＵＳ状態でなければ入
力されたセルを通過し、ＯＵＳ状態であれば入力セルの
通過を阻止する。しかし、試験セルに関しては、インタ
ーフェース部(SINF)４１ａがＯＵＳ状態であっても通過
する。ゲート41d-2はユーザセルに関して、ＡＣＴ系
のインターフェース部(ADSINF)がＯＵＳ状態でなければ
該インターフェース部から入力されたセルを選択して出
力し、ＡＣＴ系のインターフェース部がＯＵＳ状態に
ある場合には入力セルの通過を阻止する。また、ゲート
41d-2は試験セルに関しては、ＳＢＹ、ＯＵＳ状態の装
置からであっても該試験セルを通過する。すなわち、Ａ
ＣＴ系、ＳＢＹ系を介して入力されるセルは両方とも通
過する。以上のようにすることにより、ＳＢＹ、ＯＵＳ
状態の装置からの試験セルを通過して試験装置に戻すこ
とができる。尚、後述するように、セルにはユーザセル
と試験セルを識別できるように所定の識別データを含ま
せておく。
ターフェース部(SINF)４１ａがＯＵＳ状態でなければ入
力されたセルを通過し、ＯＵＳ状態であれば入力セルの
通過を阻止する。しかし、試験セルに関しては、インタ
ーフェース部(SINF)４１ａがＯＵＳ状態であっても通過
する。ゲート41d-2はユーザセルに関して、ＡＣＴ系
のインターフェース部(ADSINF)がＯＵＳ状態でなければ
該インターフェース部から入力されたセルを選択して出
力し、ＡＣＴ系のインターフェース部がＯＵＳ状態に
ある場合には入力セルの通過を阻止する。また、ゲート
41d-2は試験セルに関しては、ＳＢＹ、ＯＵＳ状態の装
置からであっても該試験セルを通過する。すなわち、Ａ
ＣＴ系、ＳＢＹ系を介して入力されるセルは両方とも通
過する。以上のようにすることにより、ＳＢＹ、ＯＵＳ
状態の装置からの試験セルを通過して試験装置に戻すこ
とができる。尚、後述するように、セルにはユーザセル
と試験セルを識別できるように所定の識別データを含ま
せておく。
【００３８】ＶＰＩ／ＶＣＩ変換部（ＶＣＣ）41d-3〜4
1d-5は、網制御装置６１から通話路装置７１を介して設
定されたルーチングテーブル（図８）を参照して、入力
セルのＶＰＩ／ＶＣＩを付け替えると共に、タグ情報を
付加する。ところで、例えば回線終端回路ＤＳ１で試験
セルが折り返されると、該試験セルはＡＣＴ系、ＳＢＹ
系の両方のインターフェース部(ADSINF)を通ってＳＩＦ
シェルフ共通部のゲート部41d-2に入力され、両系より
入力された２つの試験セルが該ゲートを通過する。かか
る場合、なんらかの処置をしないと試験セルが二重に試
験装置に戻されてしまい、試験ができなくなる。このた
め、一方の系例えばＳＢＹ系のインターフェース部(ADS
INF)からの試験セルを無効にする必要がある。そこで、
ルーチングテーブル（図８）にイネーブル／ディセーブ
ル（enable/disable)の項目を用意し、ＳＢＹ系の試験
セルをディセーブル（無効）に、ＡＣＴ系の試験セルを
イネーブル（有効）に設定する。ＶＣＣ41d-4,41d-5は
イネーブルの試験セルはＶＰＩ／ＶＣＩの変換及びタグ
情報を付加して多重化部41d-6に入力するが、ディセー
ブルの試験セルは多重化部41d-6に出力しない。この結
果、ＯＵＳ状態の装置からの試験セルのうち、ＡＣＴ系
を通過してきた試験セルのみを試験装置に戻すことがで
きるようになる。
1d-5は、網制御装置６１から通話路装置７１を介して設
定されたルーチングテーブル（図８）を参照して、入力
セルのＶＰＩ／ＶＣＩを付け替えると共に、タグ情報を
付加する。ところで、例えば回線終端回路ＤＳ１で試験
セルが折り返されると、該試験セルはＡＣＴ系、ＳＢＹ
系の両方のインターフェース部(ADSINF)を通ってＳＩＦ
シェルフ共通部のゲート部41d-2に入力され、両系より
入力された２つの試験セルが該ゲートを通過する。かか
る場合、なんらかの処置をしないと試験セルが二重に試
験装置に戻されてしまい、試験ができなくなる。このた
め、一方の系例えばＳＢＹ系のインターフェース部(ADS
INF)からの試験セルを無効にする必要がある。そこで、
ルーチングテーブル（図８）にイネーブル／ディセーブ
ル（enable/disable)の項目を用意し、ＳＢＹ系の試験
セルをディセーブル（無効）に、ＡＣＴ系の試験セルを
イネーブル（有効）に設定する。ＶＣＣ41d-4,41d-5は
イネーブルの試験セルはＶＰＩ／ＶＣＩの変換及びタグ
情報を付加して多重化部41d-6に入力するが、ディセー
ブルの試験セルは多重化部41d-6に出力しない。この結
果、ＯＵＳ状態の装置からの試験セルのうち、ＡＣＴ系
を通過してきた試験セルのみを試験装置に戻すことがで
きるようになる。
【００３９】折り返し部41d-7はＡＴＭスイッチからの
下りハイウェイ上の特定のＶＰＩ／ＶＣＩを有するセル
をドロッパ１０１において抽出し、折り返し経路１０２
を介して上りハイウェイに設けたインサータ１０３に入
力する構成を備えている。折り返しをするか否か、折り
返すべきセルのＶＰＩ／ＶＣＩは網制御装置６１から通
話路装置７１を介して指示される。
下りハイウェイ上の特定のＶＰＩ／ＶＣＩを有するセル
をドロッパ１０１において抽出し、折り返し経路１０２
を介して上りハイウェイに設けたインサータ１０３に入
力する構成を備えている。折り返しをするか否か、折り
返すべきセルのＶＰＩ／ＶＣＩは網制御装置６１から通
話路装置７１を介して指示される。
【００４０】セルの構成 図９はセルの詳細な構成図であり、Ｃ１は"０”に固定
されたビットであり、１対１送信を意味するもの、Ｃ２
は試験セルであるかユーザセルであるかの識別ビットで
あり、”０”はユーザセル、”１”は試験セルを意味す
る。Ｐは優先クラスを示すビットで、Ｐ＝”０”は高優
先を、Ｐ＝”１”は低優先を意味する。Ｃｏｎ．は輻輳
制御用のデータであり、警察、消防等の重要呼識別に用
いられ、輻輳状態(Congestion状態)において重要呼は捨
てられずに送信される。Resvはリザーブビット、TAGA，
TAGB,TAGCは方路選択用のタグ情報ビット、ＰＴＩはペ
イロードのタイプを示すビット、ＣＬＰ(Cell Loss Pri
ority)は輻輳状態になった時に廃棄してもよいか否かを
示すビット、ＶＰＩ／ＶＣＩはこれらの値を保持するビ
ットである。
されたビットであり、１対１送信を意味するもの、Ｃ２
は試験セルであるかユーザセルであるかの識別ビットで
あり、”０”はユーザセル、”１”は試験セルを意味す
る。Ｐは優先クラスを示すビットで、Ｐ＝”０”は高優
先を、Ｐ＝”１”は低優先を意味する。Ｃｏｎ．は輻輳
制御用のデータであり、警察、消防等の重要呼識別に用
いられ、輻輳状態(Congestion状態)において重要呼は捨
てられずに送信される。Resvはリザーブビット、TAGA，
TAGB,TAGCは方路選択用のタグ情報ビット、ＰＴＩはペ
イロードのタイプを示すビット、ＣＬＰ(Cell Loss Pri
ority)は輻輳状態になった時に廃棄してもよいか否かを
示すビット、ＶＰＩ／ＶＣＩはこれらの値を保持するビ
ットである。
【００４１】試験装置の構成 図１０は試験装置周辺の構成図であり、２１はＡＣＴ
系、ＳＢＹ系２系統分のＡＴＭスイッチである。２１11
はＡＣＴ系のイン方向のＡＴＭスイッチ、２１22はＳＢ
Ｙ系のイン方向のＡＴＭスイッチ、２１12はＡＣＴ系の
ＯＵＴ方向のＡＴＭスイッチ、２１22はＳＢＹ系のＯＵ
Ｔ方向のＡＴＭスイッチである。３１は運用系及び予備
系の両方に試験セルを送出して運用系及び予備系のＡＴ
Ｍスイッチの導通試験を行う試験装置、６１は網制御装
置、６３はインターフェースである。試験装置３１は、
シェルフTCGSHに搭載される試験ユニット３１ａと、シ
ェルフSIFSHに搭載される第１、第２のインターフェー
ス装置３１ｂ，３１ｃを有している。試験ユニット３１
ａ、第１、第２のインターフェース装置３１ｂ，３１ｃ
は共に二重化構成を備えている。試験ユニット３１ａは
第１、第２の試験ユニット31a-1,31a-2を備え、各試験
ユニットは試験セルを発生する共に、該試験セルを
ＡＣＴ系、ＳＢＹ系の両方に送り出し、試験対象を通
過して戻ってき両系の試験セルを受信し、送出した試験
セルに含まれるデータと受信した試験セルに含まれるデ
ータを比較してＡＣＴ系、ＳＢＹ系の正常／異常のチェ
ックを行う。
系、ＳＢＹ系２系統分のＡＴＭスイッチである。２１11
はＡＣＴ系のイン方向のＡＴＭスイッチ、２１22はＳＢ
Ｙ系のイン方向のＡＴＭスイッチ、２１12はＡＣＴ系の
ＯＵＴ方向のＡＴＭスイッチ、２１22はＳＢＹ系のＯＵ
Ｔ方向のＡＴＭスイッチである。３１は運用系及び予備
系の両方に試験セルを送出して運用系及び予備系のＡＴ
Ｍスイッチの導通試験を行う試験装置、６１は網制御装
置、６３はインターフェースである。試験装置３１は、
シェルフTCGSHに搭載される試験ユニット３１ａと、シ
ェルフSIFSHに搭載される第１、第２のインターフェー
ス装置３１ｂ，３１ｃを有している。試験ユニット３１
ａ、第１、第２のインターフェース装置３１ｂ，３１ｃ
は共に二重化構成を備えている。試験ユニット３１ａは
第１、第２の試験ユニット31a-1,31a-2を備え、各試験
ユニットは試験セルを発生する共に、該試験セルを
ＡＣＴ系、ＳＢＹ系の両方に送り出し、試験対象を通
過して戻ってき両系の試験セルを受信し、送出した試験
セルに含まれるデータと受信した試験セルに含まれるデ
ータを比較してＡＣＴ系、ＳＢＹ系の正常／異常のチェ
ックを行う。
【００４２】図１１は試験ユニット31a-1,31a-2の構成
図であり、２０１は網制御装置ＢＣＰＲに接続され、網
制御装置からの指示に従って導通試験を行う制御部であ
る。導通試験に際して、図示しない保守コンソールより
設定パラメータ及び試験に係るコマンドが投入されると
網制御装置６１はこれら投入された設定パラメータ、コ
マンドを制御部２０１に送り、制御部２０１は導通試験
制御を開始する。設定パラメータとしては、試験ルート
を特定するＶＰＩ／ＶＣＩの値、試験セルの内容、被試
験系がＡＣＴ系かＳＢＹ系かの別、試験セルの発生数、
発生速度等がある。２０２はセルに乗せる試験データを
ランダムに発生するパターン発生部、２０３はセル化す
るセル化部、２０４は送り出したセルに含まれる送信デ
ータを記憶する記憶部、２０５はセルを２分岐する分岐
部、２０６は指示された系（被試験系）からの試験セル
を選択するセレクタ、２０７はセレクタにより選択され
た試験セルに含まれる試験データを記憶する記憶部、２
０８は送出した試験セルに含まれるデータと受信した試
験セルに含まれるデータを比較する比較部である。
図であり、２０１は網制御装置ＢＣＰＲに接続され、網
制御装置からの指示に従って導通試験を行う制御部であ
る。導通試験に際して、図示しない保守コンソールより
設定パラメータ及び試験に係るコマンドが投入されると
網制御装置６１はこれら投入された設定パラメータ、コ
マンドを制御部２０１に送り、制御部２０１は導通試験
制御を開始する。設定パラメータとしては、試験ルート
を特定するＶＰＩ／ＶＣＩの値、試験セルの内容、被試
験系がＡＣＴ系かＳＢＹ系かの別、試験セルの発生数、
発生速度等がある。２０２はセルに乗せる試験データを
ランダムに発生するパターン発生部、２０３はセル化す
るセル化部、２０４は送り出したセルに含まれる送信デ
ータを記憶する記憶部、２０５はセルを２分岐する分岐
部、２０６は指示された系（被試験系）からの試験セル
を選択するセレクタ、２０７はセレクタにより選択され
た試験セルに含まれる試験データを記憶する記憶部、２
０８は送出した試験セルに含まれるデータと受信した試
験セルに含まれるデータを比較する比較部である。
【００４３】制御部２０１は導通試験の開始が指示され
ると、パターン発生部２０２にセルに乗せるデータの発
生を指示する。これにより、パターン発生部２０２はラ
ンダムに試験データを発生する。セル化部２０３は制御
部２０１から入力されたＶＰＩ／ＶＣＩ等のデータとパ
ターン発生部から入力されたデータを用いて試験セルを
作成して出力する。記憶部２０４は該試験セルを後の比
較のために記憶し、分岐部２０５は試験セルを分岐して
ＡＣＴ系、ＳＢＹ系に送出する。セレクタ２０６は試験
対象を通過してＡＣＴ系、ＳＢＹ系を介して入力された
試験セルのうち、被試験系を介して入力された試験セル
を選択し、記憶部２０７は該試験セルを記憶し、比較部
２０８は送出した試験セルのデータと受信した試験セル
のデータを比較して比較結果を制御部２０１に入力す
る。制御部２０１は比較結果の一致／不一致により試験
対象の正常／異常を判断し、試験結果を網制御装置BCPR
に通知する。
ると、パターン発生部２０２にセルに乗せるデータの発
生を指示する。これにより、パターン発生部２０２はラ
ンダムに試験データを発生する。セル化部２０３は制御
部２０１から入力されたＶＰＩ／ＶＣＩ等のデータとパ
ターン発生部から入力されたデータを用いて試験セルを
作成して出力する。記憶部２０４は該試験セルを後の比
較のために記憶し、分岐部２０５は試験セルを分岐して
ＡＣＴ系、ＳＢＹ系に送出する。セレクタ２０６は試験
対象を通過してＡＣＴ系、ＳＢＹ系を介して入力された
試験セルのうち、被試験系を介して入力された試験セル
を選択し、記憶部２０７は該試験セルを記憶し、比較部
２０８は送出した試験セルのデータと受信した試験セル
のデータを比較して比較結果を制御部２０１に入力す
る。制御部２０１は比較結果の一致／不一致により試験
対象の正常／異常を判断し、試験結果を網制御装置BCPR
に通知する。
【００４４】図１０に戻って、第１のインターフェース
装置３１ｂは二重化構成になっており、試験ユニット３
１ａとのインターフェースを司るアダプタ(TCGADP)３０
１、３０２とＡＴＭスイッチとのインターフェースを司
るＡＴＭインターフェース部３０３，３０４を備えてい
る。アダプタ３０１の試験ユニット側端子は第１の試験
ユニット31a-1と接続され、スイッチ側端子はＡＴＭイ
ンターフェース部３０３，３０４と接続されている。
又、アダプタ３０２の試験ユニット側端子は第２の試験
ユニット31a-2と接続され、スイッチ側端子はＡＴＭイ
ンターフェース部３０３，３０４と接続されている。第
２のインターフェース装置３１ｃも二重化構成になって
おり、試験ユニット３１ａとのインターフェースを司る
アダプタ(TCGADP)４０１、４０２とＡＴＭスイッチとの
インターフェースを司るＡＴＭインターフェース部４０
３，４０４を備えている。アダプタ４０１の試験側端子
は第１の試験ユニット31a-1と接続され、スイッチ側端
子はＡＴＭインターフェース部４０３，４０４と接続さ
れている。又、アダプタ４０２の試験ユニット側端子は
第２の試験ユニット31a-2と接続され、スイッチ側端子
はＡＴＭインターフェース部４０３，４０４と接続され
ている。
装置３１ｂは二重化構成になっており、試験ユニット３
１ａとのインターフェースを司るアダプタ(TCGADP)３０
１、３０２とＡＴＭスイッチとのインターフェースを司
るＡＴＭインターフェース部３０３，３０４を備えてい
る。アダプタ３０１の試験ユニット側端子は第１の試験
ユニット31a-1と接続され、スイッチ側端子はＡＴＭイ
ンターフェース部３０３，３０４と接続されている。
又、アダプタ３０２の試験ユニット側端子は第２の試験
ユニット31a-2と接続され、スイッチ側端子はＡＴＭイ
ンターフェース部３０３，３０４と接続されている。第
２のインターフェース装置３１ｃも二重化構成になって
おり、試験ユニット３１ａとのインターフェースを司る
アダプタ(TCGADP)４０１、４０２とＡＴＭスイッチとの
インターフェースを司るＡＴＭインターフェース部４０
３，４０４を備えている。アダプタ４０１の試験側端子
は第１の試験ユニット31a-1と接続され、スイッチ側端
子はＡＴＭインターフェース部４０３，４０４と接続さ
れている。又、アダプタ４０２の試験ユニット側端子は
第２の試験ユニット31a-2と接続され、スイッチ側端子
はＡＴＭインターフェース部４０３，４０４と接続され
ている。
【００４５】・イン方向のＡＴＭスイッチの試験 第１試験ユニット31a-1によりイン方向のＡＴＭスイッ
チ２１11，２１21の試験を行う場合、第１の試験ユニッ
ト31a-1はアダプタ３０１に向けてＡＣＴ系、ＳＢＹ系
の２つの試験セルを送出する。これにより、アダプタ３
０１はＡＣＴ系、ＳＢＹ系の試験セルをＡＴＭインター
フェース３０３と３０４に入力する(実線参照)。各ＡＴ
Ｍインターフェース部３０３，３０４は入力されたセル
にタグ情報を付加してアウト方向のＡＴＭスイッチ２１
12，２１22に入力し、該アウト方向のＡＴＭスイッチ２
１12，２１22は各試験セルを折り返し部であるＳＩＦシ
ェルフ共通部41d-1,41d-2に転送する（一点鎖線）。各
試験セルは折り返し部で折り返されると共に、ＶＰＩ／
ＶＣＩが変換され、かつタグ情報が付加されてイン方向
のＡＴＭスイッチ２１11，２１21に入力する。ＡＴＭス
イッチ２１11，２１21はタグ情報に基づいて試験セルを
ルーチングして折り返し部であるＳＩＦシェルフ共通部
51a1,51a2に転送する。以後、各試験セルは折り返し部
で折り返され（一点鎖線）、アウト方向のＡＴＭスイッ
チ２１12，２１22を介して第２インターフェース装置３
１ｃのＡＴＭインターフェース部４０３，４０４に入力
され、アダプタを４０１を介して第１試験ユニット31a-
1に戻される(実線参照)。
チ２１11，２１21の試験を行う場合、第１の試験ユニッ
ト31a-1はアダプタ３０１に向けてＡＣＴ系、ＳＢＹ系
の２つの試験セルを送出する。これにより、アダプタ３
０１はＡＣＴ系、ＳＢＹ系の試験セルをＡＴＭインター
フェース３０３と３０４に入力する(実線参照)。各ＡＴ
Ｍインターフェース部３０３，３０４は入力されたセル
にタグ情報を付加してアウト方向のＡＴＭスイッチ２１
12，２１22に入力し、該アウト方向のＡＴＭスイッチ２
１12，２１22は各試験セルを折り返し部であるＳＩＦシ
ェルフ共通部41d-1,41d-2に転送する（一点鎖線）。各
試験セルは折り返し部で折り返されると共に、ＶＰＩ／
ＶＣＩが変換され、かつタグ情報が付加されてイン方向
のＡＴＭスイッチ２１11，２１21に入力する。ＡＴＭス
イッチ２１11，２１21はタグ情報に基づいて試験セルを
ルーチングして折り返し部であるＳＩＦシェルフ共通部
51a1,51a2に転送する。以後、各試験セルは折り返し部
で折り返され（一点鎖線）、アウト方向のＡＴＭスイッ
チ２１12，２１22を介して第２インターフェース装置３
１ｃのＡＴＭインターフェース部４０３，４０４に入力
され、アダプタを４０１を介して第１試験ユニット31a-
1に戻される(実線参照)。
【００４６】・アウト方向のＡＴＭスイッチの試験 第１試験ユニット31a-1によりアウト方向のＡＴＭスイ
ッチ２１12，２１22を試験する場合、第１の試験ユニッ
ト31a-1はアダプタ４０１に向けてＡＣＴ系、ＳＢＹ系
の２つの試験セルを送出する。これにより、アダプタ４
０１はＡＣＴ系、ＳＢＹ系の試験セルをＡＴＭインター
フェース４０３と４０４に入力する。各ＡＴＭインター
フェース部４０３，４０４は入力されたセルにタグ情報
を付加してイン方向のＡＴＭスイッチ２１11，２１21に
入力し、該イン系のＡＴＭスイッチ２１11，２１21は各
試験セルを折り返し部であるＳＩＦシェルフ共通部51a-
1,51a-2に転送する。各試験セルは折り返し部で折り返
されると共に、ＶＰＩ／ＶＣＩが変換され、かつタグ情
報が付加されてアウト方向のＡＴＭスイッチ２１12，２
１22に入力する。ＡＴＭスイッチ２１12，２１22はタグ
情報に基づいて試験セルをルーチングして折り返し部で
あるＳＩＦシェルフ共通部41d-1,41d-2に転送する。以
後、各試験セルは折り返し部で折り返され、イン方向の
ＡＴＭスイッチ２１11，２１21を介して第１インターフ
ェース装置３１ｂのＡＴＭインターフェース部３０３，
３０４に入力され、アダプタを３０１を介して第１試験
ユニット31a-1に戻される。尚、第２試験ユニット31a-2
により試験する場合にも、第１試験ユニット31a-1の場
合と同様に行うことができる。
ッチ２１12，２１22を試験する場合、第１の試験ユニッ
ト31a-1はアダプタ４０１に向けてＡＣＴ系、ＳＢＹ系
の２つの試験セルを送出する。これにより、アダプタ４
０１はＡＣＴ系、ＳＢＹ系の試験セルをＡＴＭインター
フェース４０３と４０４に入力する。各ＡＴＭインター
フェース部４０３，４０４は入力されたセルにタグ情報
を付加してイン方向のＡＴＭスイッチ２１11，２１21に
入力し、該イン系のＡＴＭスイッチ２１11，２１21は各
試験セルを折り返し部であるＳＩＦシェルフ共通部51a-
1,51a-2に転送する。各試験セルは折り返し部で折り返
されると共に、ＶＰＩ／ＶＣＩが変換され、かつタグ情
報が付加されてアウト方向のＡＴＭスイッチ２１12，２
１22に入力する。ＡＴＭスイッチ２１12，２１22はタグ
情報に基づいて試験セルをルーチングして折り返し部で
あるＳＩＦシェルフ共通部41d-1,41d-2に転送する。以
後、各試験セルは折り返し部で折り返され、イン方向の
ＡＴＭスイッチ２１11，２１21を介して第１インターフ
ェース装置３１ｂのＡＴＭインターフェース部３０３，
３０４に入力され、アダプタを３０１を介して第１試験
ユニット31a-1に戻される。尚、第２試験ユニット31a-2
により試験する場合にも、第１試験ユニット31a-1の場
合と同様に行うことができる。
【００４７】(b) 試験 以下、各種試験対象の試験法を説明する。イン方向のＡＴＭスイッチの試験 図１２はイン方向のＡＴＭスイッチの試験説明図であ
り、図２と同一部分には同一符号を付している。保守コ
ンソールより試験用パラメータ、試験コマンドが投入さ
れると、網制御装置６１は通話路装置７１（図２）を介
してシェルフ共通部４１ｄ1，４１ｄ2及びシェルフ共通
部５１ａ1，５１ａ2に折り返しを設定すると共に、スイ
ッチ内の試験ルートを試験セルが通過するようにシェル
フ共通部４１ｄ1，４１ｄ2のルーチングテーブルを設定
し、かつ、試験セルが試験ユニット３１に戻るようにシ
ェルフ共通部５１ａ1，５１ａ2のルーチングテーブルを
設定する。
り、図２と同一部分には同一符号を付している。保守コ
ンソールより試験用パラメータ、試験コマンドが投入さ
れると、網制御装置６１は通話路装置７１（図２）を介
してシェルフ共通部４１ｄ1，４１ｄ2及びシェルフ共通
部５１ａ1，５１ａ2に折り返しを設定すると共に、スイ
ッチ内の試験ルートを試験セルが通過するようにシェル
フ共通部４１ｄ1，４１ｄ2のルーチングテーブルを設定
し、かつ、試験セルが試験ユニット３１に戻るようにシ
ェルフ共通部５１ａ1，５１ａ2のルーチングテーブルを
設定する。
【００４８】ついで、網制御装置６１は試験装置３１に
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22はタグ情報に基づいて各試験セルをルーチングして
折り返し部であるＳＩＦシェルフ共通部41d-1,41d-2に
転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれぞ
れ試験セルを折り返すと共に、ルーチングテーブルを参
照してＶＰＩ／ＶＣＩを付け替え、かつタグ情報を付加
してイン方向のＡＴＭスイッチ２１11，２１21に入力す
る。これにより、試験セルはＡＣＴ系、ＳＢＹ系のイン
方向ＡＴＭスイッチ２１11，２１21の試験ルートを通っ
てＡＣＴ系、ＳＢＹ系のシェルフ共通部５１ａ1，５１
ａ2に入力する。シェルフ共通部５１ａ1，５１ａ2はそ
れぞれ試験セルを折り返すと共に、ルーチングテーブル
を参照してタグ情報を付加してアウト方向のＡＴＭスイ
ッチ２１ 12，２１22に入力し、該ＡＴＭスイッチを介し
て試験セルを試験装置３１に戻す（実線参照）。
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22はタグ情報に基づいて各試験セルをルーチングして
折り返し部であるＳＩＦシェルフ共通部41d-1,41d-2に
転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれぞ
れ試験セルを折り返すと共に、ルーチングテーブルを参
照してＶＰＩ／ＶＣＩを付け替え、かつタグ情報を付加
してイン方向のＡＴＭスイッチ２１11，２１21に入力す
る。これにより、試験セルはＡＣＴ系、ＳＢＹ系のイン
方向ＡＴＭスイッチ２１11，２１21の試験ルートを通っ
てＡＣＴ系、ＳＢＹ系のシェルフ共通部５１ａ1，５１
ａ2に入力する。シェルフ共通部５１ａ1，５１ａ2はそ
れぞれ試験セルを折り返すと共に、ルーチングテーブル
を参照してタグ情報を付加してアウト方向のＡＴＭスイ
ッチ２１ 12，２１22に入力し、該ＡＴＭスイッチを介し
て試験セルを試験装置３１に戻す（実線参照）。
【００４９】試験装置３１は指示されている系、例えば
ＡＣＴ系より受信した試験セルに含まれるデータと送出
した試験セルに含まれるデータを比較し、その一致／不
一致により試験ルートの正常／異常を判断し、判断結果
を網制御装置６１に通知する。以後、ＶＰＩ／ＶＣＩを
順次変更することによりイン方向のＡＴＭスイッチ内の
試験ルートを変更して全ルートについて導通試験を行
う。尚、ＡＣＴ系、ＳＢＹ系から受信したセルを記憶
し、しかる後、一方を選択して比較し、ついで、他方を
選択して比較するようにすれば両系の正常/異常チェッ
クを同時に行うことができる。また、アウト方向のＡＴ
Ｍスイッチの試験も同様に行うことができる。以上よ
り、ＡＣＴ系、ＳＢＹ系の試験セルの流れを同一に維持
しながら（当然ユーザセルの流れも同じ）、ＡＣＴ系、
ＳＢＹ系のＡＴＭスイッチの試験を行なうことができ
る。又、ＡＣＴ系とＳＢＹ系で試験セル、ユーザセルの
流れは同一であるから、試験中にＡＣＴ系に障害が発生
しても直ちにＳＢＹ系をＡＣＴ系に切り替えてサービ
ス、試験を継続することができ、この場合、セルの廃棄
は発生しない。
ＡＣＴ系より受信した試験セルに含まれるデータと送出
した試験セルに含まれるデータを比較し、その一致／不
一致により試験ルートの正常／異常を判断し、判断結果
を網制御装置６１に通知する。以後、ＶＰＩ／ＶＣＩを
順次変更することによりイン方向のＡＴＭスイッチ内の
試験ルートを変更して全ルートについて導通試験を行
う。尚、ＡＣＴ系、ＳＢＹ系から受信したセルを記憶
し、しかる後、一方を選択して比較し、ついで、他方を
選択して比較するようにすれば両系の正常/異常チェッ
クを同時に行うことができる。また、アウト方向のＡＴ
Ｍスイッチの試験も同様に行うことができる。以上よ
り、ＡＣＴ系、ＳＢＹ系の試験セルの流れを同一に維持
しながら（当然ユーザセルの流れも同じ）、ＡＣＴ系、
ＳＢＹ系のＡＴＭスイッチの試験を行なうことができ
る。又、ＡＣＴ系とＳＢＹ系で試験セル、ユーザセルの
流れは同一であるから、試験中にＡＣＴ系に障害が発生
しても直ちにＳＢＹ系をＡＣＴ系に切り替えてサービ
ス、試験を継続することができ、この場合、セルの廃棄
は発生しない。
【００５０】二重化装置の試験 図１３は二重化されている装置、例えばＳＢＹ系のイン
ターフェース部(ADSINF)４１ｃ2の試験を行う場合の説
明図である。なお、ＡＴＭスイッチ２１やシェルフ共通
部４１ｄ1，４１ｄ2は正常であるものとする。保守コン
ソールより試験用パラメータ、試験コマンド、試験対象
データが投入されると、網制御装置６１はインターフェ
ース部(ADSINF)４１ｃ2をＯＵＳ状態にすると共に、イ
ンターフェース部(ADSINF)４１ｃ1，４１ｃ2に折り返し
設定を行う。又、網制御装置６１はシェルフ共通部４１
ｄ1，４１ｄ2に対し、試験セルに関してＳＢＹ、ＯＵＳ
状態の装置から入力された試験セルの通過設定を行う。
すなわち、シェルフ共通部４１ｄ1，４１ｄ2のルーチン
グテーブルに、ＡＣＴ系からの試験セルはディセーブル
に設定し、ＳＢＹ系からの試験セルはイネーブルに設定
する。
ターフェース部(ADSINF)４１ｃ2の試験を行う場合の説
明図である。なお、ＡＴＭスイッチ２１やシェルフ共通
部４１ｄ1，４１ｄ2は正常であるものとする。保守コン
ソールより試験用パラメータ、試験コマンド、試験対象
データが投入されると、網制御装置６１はインターフェ
ース部(ADSINF)４１ｃ2をＯＵＳ状態にすると共に、イ
ンターフェース部(ADSINF)４１ｃ1，４１ｃ2に折り返し
設定を行う。又、網制御装置６１はシェルフ共通部４１
ｄ1，４１ｄ2に対し、試験セルに関してＳＢＹ、ＯＵＳ
状態の装置から入力された試験セルの通過設定を行う。
すなわち、シェルフ共通部４１ｄ1，４１ｄ2のルーチン
グテーブルに、ＡＣＴ系からの試験セルはディセーブル
に設定し、ＳＢＹ系からの試験セルはイネーブルに設定
する。
【００５１】ついで、網制御装置６１は試験装置３１に
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22は各試験セルをＳＩＦシェルフ共通部41d-1,41d-2
に転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれ
ぞれ試験セルを２分岐してＡＣＴ系、ＳＢＹ系のインタ
ーフェース部（ADSINF)４１ｃ1，４１ｃ2に入力する。
各インターフェース部（ADSINF)４１ｃ1，４１ｃ 2はＳ
ＢＹ系からの試験セルは廃棄するが、ＡＣＴ系からの試
験セルを取り込んで折り返し、それぞれ２分岐してＡＣ
Ｔ系、ＳＢＹ系のシェルフ共通部４１ｄ1，４１ｄ2に入
力する。ＡＣＴ系、ＳＢＹ系のシェルフ共通部４１
ｄ1，４１ｄ2のゲート部41d-2（図７）は各インターフ
ェース部４１ｃ1，４１ｃ2より入力された試験セルを通
すが、次段のＶＣＣ41d-4,41d-5はルーチングテーブル
を参照してＡＣＴ系からの試験セルをディセーブルし
（無効にし）、ＳＢＹ系からの試験セルのみ有効として
そのＶＰＩ／ＶＣＩの変換、タグ情報の付加処理を施し
てイン方向のＡＴＭスイッチ２１11，２１21に入力す
る。ＡＴＭスイッチ２１11，２１21はそれぞれ試験セル
を試験装置３１に戻す。試験装置３１は指示されている
系、例えばＳＢＹ系より受信した試験セルに含まれるデ
ータと送出した試験セルに含まれるデータを比較し、そ
の一致／不一致により試験対象であるインターフェース
部(ADSINF)４１ｃ2の正常／異常を判断し、判断結果を
網制御装置６１に通知する。
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22は各試験セルをＳＩＦシェルフ共通部41d-1,41d-2
に転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれ
ぞれ試験セルを２分岐してＡＣＴ系、ＳＢＹ系のインタ
ーフェース部（ADSINF)４１ｃ1，４１ｃ2に入力する。
各インターフェース部（ADSINF)４１ｃ1，４１ｃ 2はＳ
ＢＹ系からの試験セルは廃棄するが、ＡＣＴ系からの試
験セルを取り込んで折り返し、それぞれ２分岐してＡＣ
Ｔ系、ＳＢＹ系のシェルフ共通部４１ｄ1，４１ｄ2に入
力する。ＡＣＴ系、ＳＢＹ系のシェルフ共通部４１
ｄ1，４１ｄ2のゲート部41d-2（図７）は各インターフ
ェース部４１ｃ1，４１ｃ2より入力された試験セルを通
すが、次段のＶＣＣ41d-4,41d-5はルーチングテーブル
を参照してＡＣＴ系からの試験セルをディセーブルし
（無効にし）、ＳＢＹ系からの試験セルのみ有効として
そのＶＰＩ／ＶＣＩの変換、タグ情報の付加処理を施し
てイン方向のＡＴＭスイッチ２１11，２１21に入力す
る。ＡＴＭスイッチ２１11，２１21はそれぞれ試験セル
を試験装置３１に戻す。試験装置３１は指示されている
系、例えばＳＢＹ系より受信した試験セルに含まれるデ
ータと送出した試験セルに含まれるデータを比較し、そ
の一致／不一致により試験対象であるインターフェース
部(ADSINF)４１ｃ2の正常／異常を判断し、判断結果を
網制御装置６１に通知する。
【００５２】一重化装置の試験 図１４は一重化装置、例えばインタフェ−ス部(SINF)４
１ａの試験を行う場合の説明図である。なお、ＡＴＭス
イッチ２１やシェルフ共通部４１ｄ1，４１ｄ2は正常で
あるものとする。保守コンソールより試験用パラメー
タ、試験コマンド、試験対象データが投入されると、網
制御装置６１はインターフェース部(SINF)４１ａをＯＵ
Ｓ状態にすると共に、該インターフェース部(SINF)４１
ａに折り返し設定を行う。又、網制御装置６１はシェル
フ共通部４１ｄ1，４１ｄ2に対しＯＵＳ状態の装置から
入力された試験セルであっても、該セルを通過するよう
な設定を行う。
１ａの試験を行う場合の説明図である。なお、ＡＴＭス
イッチ２１やシェルフ共通部４１ｄ1，４１ｄ2は正常で
あるものとする。保守コンソールより試験用パラメー
タ、試験コマンド、試験対象データが投入されると、網
制御装置６１はインターフェース部(SINF)４１ａをＯＵ
Ｓ状態にすると共に、該インターフェース部(SINF)４１
ａに折り返し設定を行う。又、網制御装置６１はシェル
フ共通部４１ｄ1，４１ｄ2に対しＯＵＳ状態の装置から
入力された試験セルであっても、該セルを通過するよう
な設定を行う。
【００５３】ついで、網制御装置６１は試験装置３１に
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22は各試験セルをＳＩＦシェルフ共通部41d-1,41d-2
に転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれ
ぞれ試験セルをインターフェース部（SINF)４１ａに入
力する。インターフェース部（SINF)４１ａはＳＢＹ系
からの試験セルは廃棄するが、ＡＣＴ系からの試験セル
を取り込んで折り返し、それぞれ２分岐してＡＣＴ系、
ＳＢＹ系のシェルフ共通部４１ｄ1，４１ｄ2に入力す
る。ＡＣＴ系、ＳＢＹ系のシェルフ共通部４１ｄ1，４
１ｄ2のゲート部41d-1(図７）はＯＵＳ状態のインター
フェース部４１ａより入力された試験セルを通し、次段
のＶＣＣ41d-3はルーチングテーブルに基づいて入力さ
れた試験セルのＶＰＩ／ＶＣＩを付け替え、かつ、タグ
情報を付加してイン方向のＡＴＭスイッチ２１ 11，２１
21に入力する。これにより、ＡＴＭスイッチ２１11，２
１21はそれぞれ、試験セルを試験装置３１に戻す。試験
装置３１は指示されている系、例えばＳＢＹ系より受信
した試験セルに含まれるデータと送出した試験セルに含
まれるデータを比較し、その一致／不一致により試験対
象であるインターフェース部(SINF)４１ａの正常／異常
を判断し、判断結果を網制御装置６１に通知する。
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22は各試験セルをＳＩＦシェルフ共通部41d-1,41d-2
に転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれ
ぞれ試験セルをインターフェース部（SINF)４１ａに入
力する。インターフェース部（SINF)４１ａはＳＢＹ系
からの試験セルは廃棄するが、ＡＣＴ系からの試験セル
を取り込んで折り返し、それぞれ２分岐してＡＣＴ系、
ＳＢＹ系のシェルフ共通部４１ｄ1，４１ｄ2に入力す
る。ＡＣＴ系、ＳＢＹ系のシェルフ共通部４１ｄ1，４
１ｄ2のゲート部41d-1(図７）はＯＵＳ状態のインター
フェース部４１ａより入力された試験セルを通し、次段
のＶＣＣ41d-3はルーチングテーブルに基づいて入力さ
れた試験セルのＶＰＩ／ＶＣＩを付け替え、かつ、タグ
情報を付加してイン方向のＡＴＭスイッチ２１ 11，２１
21に入力する。これにより、ＡＴＭスイッチ２１11，２
１21はそれぞれ、試験セルを試験装置３１に戻す。試験
装置３１は指示されている系、例えばＳＢＹ系より受信
した試験セルに含まれるデータと送出した試験セルに含
まれるデータを比較し、その一致／不一致により試験対
象であるインターフェース部(SINF)４１ａの正常／異常
を判断し、判断結果を網制御装置６１に通知する。
【００５４】回線終端回路ＤＳ１の試験 図１５は一重化装置、例えば回線終端回路ＤＳ１の試験
説明図である。なお、ＡＴＭスイッチ２１やシェルフ共
通部４１ｄ1，４１ｄ2、インタフェ−ス部(ADSINF)４１
ｃ1，４１ｃ2、シェルフ共通部２２ｂ1，２２ｂ2は正常
であるものとする。保守コンソールより試験用パラメー
タ、試験コマンド、試験対象データが投入されると、網
制御装置６１は回線終端回路（ＤＳ１）２２ａをＯＵＳ
状態にすると共に、該回線終端回路（ＤＳ１）２２に折
り返し設定を行う。又、網制御装置６１はシェルフ共通
部４１ｄ1，４１ｄ2に対しＡＣＴ系、ＯＵＳ状態の装置
から入力された試験セルを通過するように設定を行う。
すなわち、シェルフ共通部４１ｄ1，４１ｄ2のルーチン
グテーブルに、ＳＢＹ系からの試験セルはディセーブル
に設定し、ＡＣＴ系からの試験セルはイネーブルに設定
する。
説明図である。なお、ＡＴＭスイッチ２１やシェルフ共
通部４１ｄ1，４１ｄ2、インタフェ−ス部(ADSINF)４１
ｃ1，４１ｃ2、シェルフ共通部２２ｂ1，２２ｂ2は正常
であるものとする。保守コンソールより試験用パラメー
タ、試験コマンド、試験対象データが投入されると、網
制御装置６１は回線終端回路（ＤＳ１）２２ａをＯＵＳ
状態にすると共に、該回線終端回路（ＤＳ１）２２に折
り返し設定を行う。又、網制御装置６１はシェルフ共通
部４１ｄ1，４１ｄ2に対しＡＣＴ系、ＯＵＳ状態の装置
から入力された試験セルを通過するように設定を行う。
すなわち、シェルフ共通部４１ｄ1，４１ｄ2のルーチン
グテーブルに、ＳＢＹ系からの試験セルはディセーブル
に設定し、ＡＣＴ系からの試験セルはイネーブルに設定
する。
【００５５】ついで、網制御装置６１は試験装置３１に
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22は各試験セルをＳＩＦシェルフ共通部41d-1,41d-2
に転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれ
ぞれ試験セルを２分岐してＡＣＴ系、ＳＢＹ系のインタ
ーフェース部（ADSINF)４１ｃ1，４１ｃ2に入力する。
各インターフェース部（ADSINF)４１ｃ1，４１ｃ 2はＳ
ＢＹ系からの試験セルは廃棄するが、ＡＣＴ系からの試
験セルを取り込んで次段のインタフェ−ス部２２ｂ1，
２２ｂ2を介してｋ回線終端回路２２ａに入力する。ｋ
回線終端回路２２ａはＳＢＹ系からの試験セルは廃棄す
るが、ＡＣＴ系からの試験セルを取り込んで折り返し、
それぞれ２分岐してＡＣＴ系、ＳＢＹ系のシェルフ共通
部２２ｂ1，２２ｂ2を介してインタフェ-ス部(ADSINF)
４１1，４１ｃ2に入力する。
試験開始を指示する。試験装置３１はＡＣＴ系、ＳＢＹ
系のアウト方向のＡＴＭスイッチ２１12，２１22に試験
セルを送り出す。アウト系のＡＴＭスイッチ２１12，２
１22は各試験セルをＳＩＦシェルフ共通部41d-1,41d-2
に転送する。ＳＩＦシェルフ共通部41d-1,41d-2はそれ
ぞれ試験セルを２分岐してＡＣＴ系、ＳＢＹ系のインタ
ーフェース部（ADSINF)４１ｃ1，４１ｃ2に入力する。
各インターフェース部（ADSINF)４１ｃ1，４１ｃ 2はＳ
ＢＹ系からの試験セルは廃棄するが、ＡＣＴ系からの試
験セルを取り込んで次段のインタフェ−ス部２２ｂ1，
２２ｂ2を介してｋ回線終端回路２２ａに入力する。ｋ
回線終端回路２２ａはＳＢＹ系からの試験セルは廃棄す
るが、ＡＣＴ系からの試験セルを取り込んで折り返し、
それぞれ２分岐してＡＣＴ系、ＳＢＹ系のシェルフ共通
部２２ｂ1，２２ｂ2を介してインタフェ-ス部(ADSINF)
４１1，４１ｃ2に入力する。
【００５６】インタフェ-ス部(ADSINF)４１1，４１ｃ2
はそれぞれ入力された試験セルを２分岐してＡＣＴ系、
ＳＢＹ系のシェルフ共通部４１ｄ1，４１ｄ2に入力す
る。ＡＣＴ系、ＳＢＹ系のシェルフ共通部４１ｄ1，４
１ｄ2のゲート部41d-2（図７）は各インターフェース部
４１ｃ1，４１ｃ2より入力された試験セルを通すが、次
段のＶＣＣ41d-4,41d-5はルーチングテーブルを参照し
てＳＢＹ系からの試験セルをディセーブルし（無効に
し）、ＡＣＴ系からの試験セルのみを有効とし、そのＶ
ＰＩ／ＶＣＩの変換、タグ情報の付加処理を施してイン
方向のＡＴＭスイッチ２１11，２１21に入力する。ＡＴ
Ｍスイッチ２１11，２１21はそれぞれ試験セルを試験装
置３１に戻す。試験装置３１は指示されている系、例え
ばＡＣＴ系より受信した試験セルに含まれるデータと送
出した試験セルに含まれるデータを比較し、その一致／
不一致により試験対象であるインターフェース部(ＤＳ
１)の正常／異常を判断し、判断結果を網制御装置６１
に通知する。
はそれぞれ入力された試験セルを２分岐してＡＣＴ系、
ＳＢＹ系のシェルフ共通部４１ｄ1，４１ｄ2に入力す
る。ＡＣＴ系、ＳＢＹ系のシェルフ共通部４１ｄ1，４
１ｄ2のゲート部41d-2（図７）は各インターフェース部
４１ｃ1，４１ｃ2より入力された試験セルを通すが、次
段のＶＣＣ41d-4,41d-5はルーチングテーブルを参照し
てＳＢＹ系からの試験セルをディセーブルし（無効に
し）、ＡＣＴ系からの試験セルのみを有効とし、そのＶ
ＰＩ／ＶＣＩの変換、タグ情報の付加処理を施してイン
方向のＡＴＭスイッチ２１11，２１21に入力する。ＡＴ
Ｍスイッチ２１11，２１21はそれぞれ試験セルを試験装
置３１に戻す。試験装置３１は指示されている系、例え
ばＡＣＴ系より受信した試験セルに含まれるデータと送
出した試験セルに含まれるデータを比較し、その一致／
不一致により試験対象であるインターフェース部(ＤＳ
１)の正常／異常を判断し、判断結果を網制御装置６１
に通知する。
【００５７】(c) 障害系試験時の制御 以上はＡＣＴ系、ＳＢＹ系の両方に試験セルを流して導
通試験する場合であり、一方の系に障害が発生すると障
害系をＯＵＳ状態にして集中的にセルを流して試験す
る。かかる集中試験時には、一般加入者が使用するＡＣ
Ｔ系にも大量の試験データが流れるため、トラヒックに
悪影響を与えてしまう。このため、障害系の試験時には
ＡＣＴ系（運用系）のトラヒックに悪影響を与えない試
験方式が要求される。
通試験する場合であり、一方の系に障害が発生すると障
害系をＯＵＳ状態にして集中的にセルを流して試験す
る。かかる集中試験時には、一般加入者が使用するＡＣ
Ｔ系にも大量の試験データが流れるため、トラヒックに
悪影響を与えてしまう。このため、障害系の試験時には
ＡＣＴ系（運用系）のトラヒックに悪影響を与えない試
験方式が要求される。
【００５８】構成 図１６は障害系の試験方式の説明図である。２１はＡＴ
Ｍスイッチ、３１は試験装置、６１は網制御装置（ＢＣ
ＰＲ）、８１は保守コンソールである。試験装置３１に
おいて、３１ａは試験ユニット、３１ｂ，３１ｃは第
１、第２のインタフェ−ス装置である。試験ユニット３
１ａにおいて２００は試験セルの発生／送信／回収／検
査を行なう部分、２０５は試験セルを２系統に分岐する
分岐部、２０６は指示された系を経由してきた試験セル
を選択的に出力するセレクタである。第１インタフェ−
ス装置３１ｂにおいて、３０５はデータ送出規制回路で
あり、試験ユニットから発生した試験セルを障害系のみ
に送出するものである。尚、図示しないが、第１インタ
ーフェース装置、第２インターフェース装置には図１０
に示すアダプタ(TCGADP)とＡＴＭスイッチとのインター
フェースを司るＡＴＭインターフェース部が設けられて
いる。
Ｍスイッチ、３１は試験装置、６１は網制御装置（ＢＣ
ＰＲ）、８１は保守コンソールである。試験装置３１に
おいて、３１ａは試験ユニット、３１ｂ，３１ｃは第
１、第２のインタフェ−ス装置である。試験ユニット３
１ａにおいて２００は試験セルの発生／送信／回収／検
査を行なう部分、２０５は試験セルを２系統に分岐する
分岐部、２０６は指示された系を経由してきた試験セル
を選択的に出力するセレクタである。第１インタフェ−
ス装置３１ｂにおいて、３０５はデータ送出規制回路で
あり、試験ユニットから発生した試験セルを障害系のみ
に送出するものである。尚、図示しないが、第１インタ
ーフェース装置、第２インターフェース装置には図１０
に示すアダプタ(TCGADP)とＡＴＭスイッチとのインター
フェースを司るＡＴＭインターフェース部が設けられて
いる。
【００５９】概略 ＡＴＭ通信網の片系に重度の障害が発生した時、該当系
全体２１2を障害閉塞として該系に試験装置３１より集
中的に試験セルを流して試験を行う。この場合、試験セ
ルを一般加入者が利用している運用系にも流すとトラヒ
ックに悪影響を与える。そこで、試験パラメータ設定時
に、障害閉塞系の集中試験というオーダーを保守コンソ
ール８１より入力する。このオーダーにより網制御装置
６１は試験時、通常運用系へ試験セルが流れないように
設定する。この設定がなされると、試験装置３１におけ
る第１インターフェース装置３１ｂ内のデータ送出規制
回路３０５は運用系への試験セルの送出を停止し、障害
閉塞系へのみ試験セルを送出する。この処理によって運
用系の負担を解消することができる。
全体２１2を障害閉塞として該系に試験装置３１より集
中的に試験セルを流して試験を行う。この場合、試験セ
ルを一般加入者が利用している運用系にも流すとトラヒ
ックに悪影響を与える。そこで、試験パラメータ設定時
に、障害閉塞系の集中試験というオーダーを保守コンソ
ール８１より入力する。このオーダーにより網制御装置
６１は試験時、通常運用系へ試験セルが流れないように
設定する。この設定がなされると、試験装置３１におけ
る第１インターフェース装置３１ｂ内のデータ送出規制
回路３０５は運用系への試験セルの送出を停止し、障害
閉塞系へのみ試験セルを送出する。この処理によって運
用系の負担を解消することができる。
【００６０】全体の制御 二重化されたＡＴＭ通信網のうち片系２１2が重度の障
害を起し正常サービスが不能になったら、該系が運用系
の場合は網制御装置６１の制御によりＳＢＹ系２１1を
運用系に切り替えてサービスを続行し、しかる後、障害
系を試験装置３１により集中試験する。まず、保守者は
保守コンソール８１より網制御装置６１に対して障害系
２１2を障害閉塞にするコマンドを発行する。これによ
り、網制御装置６１は障害系２１2を障害閉塞状態にす
る。次に、保守者は保守コンソール８１を用いて、これ
から導通試験する試験ルートを特定するためのＶＰＩ／
ＶＣＩの値、試験セルの内容、集中試験か通常試験かの
別、被試験系がＡＣＴ系、ＳＢＹ系のどちらかという情
報、試験セルの発生数、発生速度等及び設定コマンドを
入力する。
害を起し正常サービスが不能になったら、該系が運用系
の場合は網制御装置６１の制御によりＳＢＹ系２１1を
運用系に切り替えてサービスを続行し、しかる後、障害
系を試験装置３１により集中試験する。まず、保守者は
保守コンソール８１より網制御装置６１に対して障害系
２１2を障害閉塞にするコマンドを発行する。これによ
り、網制御装置６１は障害系２１2を障害閉塞状態にす
る。次に、保守者は保守コンソール８１を用いて、これ
から導通試験する試験ルートを特定するためのＶＰＩ／
ＶＣＩの値、試験セルの内容、集中試験か通常試験かの
別、被試験系がＡＣＴ系、ＳＢＹ系のどちらかという情
報、試験セルの発生数、発生速度等及び設定コマンドを
入力する。
【００６１】網制御装置６１は入力データ、コマンドを
試験装置３１の試験ユニット３１ａに入力すると共に、
集中試験か通常試験かの別及び被試験系がＡＣＴ系、Ｓ
ＢＹ系のどちらかという情報に基づいて第１インターフ
ェース装置３１ｂのデータ送出規制回路３０５に試験セ
ル送出規制データを入力する。これにより、データ送出
規制回路３０５は試験セルを運用系２１1には流さず、
障害系（ＳＢＹ系）２１2のみに流すようにゲート制御
を行う。以上の設定が終了すると、網制御装置６１は保
守コンソール８１に対して設定コマンド完了の旨を通知
し、コンソールは設定完了を表示する。ついで、保守者
は試験実行のコマンドを投入し、網制御装置６１を介し
て試験装置３１の試験ユニット３１ａを起動する。
試験装置３１の試験ユニット３１ａに入力すると共に、
集中試験か通常試験かの別及び被試験系がＡＣＴ系、Ｓ
ＢＹ系のどちらかという情報に基づいて第１インターフ
ェース装置３１ｂのデータ送出規制回路３０５に試験セ
ル送出規制データを入力する。これにより、データ送出
規制回路３０５は試験セルを運用系２１1には流さず、
障害系（ＳＢＹ系）２１2のみに流すようにゲート制御
を行う。以上の設定が終了すると、網制御装置６１は保
守コンソール８１に対して設定コマンド完了の旨を通知
し、コンソールは設定完了を表示する。ついで、保守者
は試験実行のコマンドを投入し、網制御装置６１を介し
て試験装置３１の試験ユニット３１ａを起動する。
【００６２】試験ユニット３１ａは試験セルを２分岐し
て第１インターフェース装置３１ｂに入力し、第１イン
ターフェース装置３１ｂは試験セルを障害系２１2にの
み送出し、試験ルートを経由した試験セルを第２インタ
ーフェース装置３１ｃを介して回収、検査する。発生し
た全ての試験セルについて検査が終わったら、網制御装
置６１を介して保守コンソール８１に試験終了通知を行
う。これにより、保守者が保守コンソール６１より試験
結果通知コマンドを入力すると、網制御装置６１は試験
装置３１より通知されている試験結果データを保守コン
ソール８１に転送し、そのディスプレイ装置に表示す
る。尚、試験装置３１は同時に１２種類の試験セルを試
験ルートに流して試験することが可能であり、保守者は
疑わしき全てのＶＰＩ／ＶＣＩに対して上記試験を実行
し、障害の内容を調査する。
て第１インターフェース装置３１ｂに入力し、第１イン
ターフェース装置３１ｂは試験セルを障害系２１2にの
み送出し、試験ルートを経由した試験セルを第２インタ
ーフェース装置３１ｃを介して回収、検査する。発生し
た全ての試験セルについて検査が終わったら、網制御装
置６１を介して保守コンソール８１に試験終了通知を行
う。これにより、保守者が保守コンソール６１より試験
結果通知コマンドを入力すると、網制御装置６１は試験
装置３１より通知されている試験結果データを保守コン
ソール８１に転送し、そのディスプレイ装置に表示す
る。尚、試験装置３１は同時に１２種類の試験セルを試
験ルートに流して試験することが可能であり、保守者は
疑わしき全てのＶＰＩ／ＶＣＩに対して上記試験を実行
し、障害の内容を調査する。
【００６３】以上のようにすれば、片系に重度の障害が
発生した時、その系全体を障害閉塞状態にし、試験セル
を障害系のみに送出して回収、検査を行うことができ
る。この結果、集中的に試験セルを流して障害系を試験
する場合であっても、一般加入者が利用する運用系（Ａ
ＣＴ系）のトラヒックに悪影響を与えることなく、サー
ビス劣化を防止することができる。又、試験ユニットを
図１０に示すように二重化すれば、一方の試験ユニット
で障害系を集中的に試験し、他方の試験ユニットで運用
系をトラヒックに悪影響を与えない程度に試験セルを流
して試験することができる。以上、本発明を実施例によ
り説明したが、本発明は請求の範囲に記載した本発明の
主旨に従い種々の変形が可能であり、本発明はこれらを
排除するものではない。
発生した時、その系全体を障害閉塞状態にし、試験セル
を障害系のみに送出して回収、検査を行うことができ
る。この結果、集中的に試験セルを流して障害系を試験
する場合であっても、一般加入者が利用する運用系（Ａ
ＣＴ系）のトラヒックに悪影響を与えることなく、サー
ビス劣化を防止することができる。又、試験ユニットを
図１０に示すように二重化すれば、一方の試験ユニット
で障害系を集中的に試験し、他方の試験ユニットで運用
系をトラヒックに悪影響を与えない程度に試験セルを流
して試験することができる。以上、本発明を実施例によ
り説明したが、本発明は請求の範囲に記載した本発明の
主旨に従い種々の変形が可能であり、本発明はこれらを
排除するものではない。
【００６４】
【発明の効果】以上本発明によれば、運用系及び予備系
の両方に試験セルを送出し、該試験セルを折り返しによ
り運用系及び予備系のＡＴＭスイッチを通過させ、両系
のＡＴＭスイッチを通過した試験セルを受信し、送出し
た試験セルに含まれるデータと運用系あるいは予備系よ
り受信した試験セルに含まれるデータを比較して運用系
及び予備系のＡＴＭスイッチの導通試験を行うようにし
たから、ＡＣＴ系、ＳＢＹ系の試験セルの流れを同一に
維持しながら両系の導通試験ができる。又、両系の試験
セル、ユーザセルの流れが同一であるから、試験中に運
用系に障害が発生した場合でも、直ちに予備系を運用系
に切り替えてサービスの続行ができ、しかも、導通試験
も続行できる。更に、試験セルに含まれるＶＰＩ／ＶＣ
Ｉを変えることによりＡＴＭスイッチ内の折り返しルー
トを順次切り替えてＡＴＭスイッチの導通試験ができ
る。
の両方に試験セルを送出し、該試験セルを折り返しによ
り運用系及び予備系のＡＴＭスイッチを通過させ、両系
のＡＴＭスイッチを通過した試験セルを受信し、送出し
た試験セルに含まれるデータと運用系あるいは予備系よ
り受信した試験セルに含まれるデータを比較して運用系
及び予備系のＡＴＭスイッチの導通試験を行うようにし
たから、ＡＣＴ系、ＳＢＹ系の試験セルの流れを同一に
維持しながら両系の導通試験ができる。又、両系の試験
セル、ユーザセルの流れが同一であるから、試験中に運
用系に障害が発生した場合でも、直ちに予備系を運用系
に切り替えてサービスの続行ができ、しかも、導通試験
も続行できる。更に、試験セルに含まれるＶＰＩ／ＶＣ
Ｉを変えることによりＡＴＭスイッチ内の折り返しルー
トを順次切り替えてＡＴＭスイッチの導通試験ができ
る。
【００６５】又、本発明によれば、試験対象がＡＴＭス
イッチ以外の局内ユニットの場合には、試験セルをＡＣ
Ｔ系、ＳＢＹ系のＡＴＭスイッチを介して該局内ユニッ
ト側に送出し、所定のポイントで試験セルを折り返して
試験対象ユニットを通過させ、該試験対象ユニットを通
過した試験セルを運用系及び予備系のＡＴＭスイッチを
介して受信し、送出した試験セルに含まれるデータと運
用系あるいは予備系より受信した試験セルに含まれるデ
ータを比較して試験対象ユニットの導通試験を行うよう
にしたから、ＡＴＭスイッチ以外のユニットの試験を行
うことができる。特に、本発明によれば、ＳＢＹ装置や
ＯＵＳ状態の装置からのセルを止めることなく通過させ
て試験ユニットに戻すように構成したから、ＡＴＭスイ
ッチ以外のユニットの試験を確実に行うことができる。
イッチ以外の局内ユニットの場合には、試験セルをＡＣ
Ｔ系、ＳＢＹ系のＡＴＭスイッチを介して該局内ユニッ
ト側に送出し、所定のポイントで試験セルを折り返して
試験対象ユニットを通過させ、該試験対象ユニットを通
過した試験セルを運用系及び予備系のＡＴＭスイッチを
介して受信し、送出した試験セルに含まれるデータと運
用系あるいは予備系より受信した試験セルに含まれるデ
ータを比較して試験対象ユニットの導通試験を行うよう
にしたから、ＡＴＭスイッチ以外のユニットの試験を行
うことができる。特に、本発明によれば、ＳＢＹ装置や
ＯＵＳ状態の装置からのセルを止めることなく通過させ
て試験ユニットに戻すように構成したから、ＡＴＭスイ
ッチ以外のユニットの試験を確実に行うことができる。
【００６６】更に、本発明によれば、障害が発生してい
る系を閉塞状態にし、試験装置より該閉塞状態の系のみ
に試験セルを集中的に送出し、該系を通過して戻ってき
た試験セルを受信し、送出した試験セルに含まれるデー
タと受信した試験セルに含まれるデータを比較して閉塞
状態の系の導通試験を行うように構成したから、運用系
のトラヒックに悪影響を与えることなく障害が発生した
系の集中導通試験ができる。又、本発明によれば、２つ
の試験ユニットを設け、一方の試験ユニットで閉塞状態
の系の導通試験を行い、他方の試験ユニットで運用系の
試験を行うようにしたから、運用系のトラヒックに悪影
響を与えることなく閉塞状態の系の試験ができ、しか
も、同時に運用系の試験を行うことができる。
る系を閉塞状態にし、試験装置より該閉塞状態の系のみ
に試験セルを集中的に送出し、該系を通過して戻ってき
た試験セルを受信し、送出した試験セルに含まれるデー
タと受信した試験セルに含まれるデータを比較して閉塞
状態の系の導通試験を行うように構成したから、運用系
のトラヒックに悪影響を与えることなく障害が発生した
系の集中導通試験ができる。又、本発明によれば、２つ
の試験ユニットを設け、一方の試験ユニットで閉塞状態
の系の導通試験を行い、他方の試験ユニットで運用系の
試験を行うようにしたから、運用系のトラヒックに悪影
響を与えることなく閉塞状態の系の試験ができ、しか
も、同時に運用系の試験を行うことができる。
【図１】本発明の原理説明図である。
【図２】試験機能を有する二重化構造のＡＴＭ交換機の
構成図である。
構成図である。
【図３】回線終端回路（ＤＳ１）の構成図である。
【図４】シェルフ共通部（ADS1SH)の構成図である。
【図５】インターフェース部(SINF)の構成図である。
【図６】インターフェース部(ADSINF)の構成図である。
【図７】シェルフ共通部(SIFシェルフ共通部)の構成図
である。
である。
【図８】ルーチングテーブルの構成図である。
【図９】セル構成の説明図である。
【図１０】試験装置周辺の構成図である。
【図１１】試験ユニット(TCG)の構成図である。
【図１２】イン方向のＡＴＭスイッチの試験説明図であ
る。
る。
【図１３】二重化装置であるインターフェース部（ADSI
NF)の試験説明図である。
NF)の試験説明図である。
【図１４】一重化装置であるインターフェース部（ＳＩ
ＮＦ）の試験説明図である。
ＮＦ）の試験説明図である。
【図１５】回線終端回路(DS1)の試験説明図である。
【図１６】障害系の試験方式の説明図である。
【図１７】ＡＴＭセルの構成図である。
【図１８】ＡＴＭ網の概略説明図である。
【図１９】従来の二重化ＡＴＭ交換機の試験方式説明図
である。
である。
【図２０】従来の二重化ＡＴＭ交換機の構成図である。
【図２１】ＡＴＭ交換機のシェルフ説明図である。
【図２２】ＳＢＹ装置の試験ができないことを説明する
ＡＴＭ交換機の一部構成図である。
ＡＴＭ交換機の一部構成図である。
【図２３】ＯＵＳ状態の装置の試験ができないことを説
明するＡＴＭ交換機の一部構成図である。
明するＡＴＭ交換機の一部構成図である。
２１・・ＡＣＴ系、ＳＢＹ系２系統分のＡＴＭスイッチ ２１1・・ＡＣＴ系のＡＴＭスイッチ ２１2・・ＳＢＹ系の
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 8732−5Ｋ Ｈ０４Ｌ 11/20 Ｃ 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｍ (72)発明者 工藤 裕之 福岡県福岡市博多区博多駅間１丁目４番４ 号 富士通九州通信システム株式会社内 (72)発明者 園田 和雄 福岡県福岡市博多区博多駅間１丁目４番４ 号 富士通九州通信システム株式会社内 (72)発明者 相原 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (13)
- 【請求項１】 運用系及び予備系の二重化構成を備えた
ＡＴＭ交換機の試験方法において、 試験装置より運用系及び予備系の両方に試験セルを送出
し、 該試験セルを折り返しにより運用系及び予備系のＡＴＭ
スイッチを通過させ、 両系のＡＴＭスイッチを通過した試験セルを試験装置に
戻し、 送出した試験セルに含まれるデータと運用系あるいは予
備系より受信した試験セルに含まれるデータを比較して
運用系及び予備系のＡＴＭスイッチの試験を行うことを
特徴とするＡＴＭ交換機の試験方法。 - 【請求項２】 運用系及び予備系のＡＴＭスイッチにそ
れぞれ接続する各ユニットに試験セルの折り返しを設定
し、該ユニットで試験セルを折り返して両系のＡＴＭス
イッチを通過させる請求項１記載のＡＴＭ交換機の試験
方法。 - 【請求項３】 セルに試験セルとユーザセルの識別デー
タを含ませ、試験セルのみを上記設定に基づいて折り返
し制御する請求項２記載のＡＴＭ交換機の試験方法。 - 【請求項４】 試験セルに含まれるＶＰＩ／ＶＣＩを変
えることによりＡＴＭスイッチ内の折り返しルートを切
り替える請求項１記載のＡＴＭ交換機の試験方法。 - 【請求項５】 運用系及び予備系の二重化構成を備えた
ＡＴＭ交換機の試験方法において、 試験対象がＡＴＭスイッチ以外の局内ユニットの場合に
は、試験装置より試験セルを運用系、予備系のＡＴＭス
イッチを介して該ユニット側に送出し、 試験対象ユニットにおいて運用系を介して入力された試
験セルをＡＴＭスイッチ方向に折り返し、 該折り返された試験セルを運用系及び予備系のＡＴＭス
イッチを介して試験装置に戻し、 送出した試験セルに含まれるデータと運用系あるいは予
備系より受信した試験セルに含まれるデータを比較して
試験対象ユニットの試験を行うことを特徴とするＡＴＭ
交換機の試験方法。 - 【請求項６】 運用系及び予備系のＡＴＭスイッチに直
接あるいは間接的に接続する各ユニットに対し試験セル
を折り返すか否か、試験セルを通過させるか否かを設定
し、 折り返しが指示されたユニットで試験セルをＡＴＭスイ
ッチ方向に折り返し、通過が指示されたユニットで試験
セルを通過させて試験セルをＡＴＭスイッチを介して試
験装置に戻す請求項５記載のＡＴＭ交換機の試験方法。 - 【請求項７】 セルに試験セルとユーザセルの識別デー
タを含ませ、試験セルのみを上記設定に基づいて折り返
し及び通過制御する請求項５記載のＡＴＭ交換機の試験
方法。 - 【請求項８】 運用系及び予備系の二重化構成を備えた
ＡＴＭ交換機の試験方法において、 障害が発生している系のみに試験セルを送出し、 該系を通過して戻ってきた試験セルを受信し、 送出した試験セルに含まれるデータと受信した試験セル
に含まれるデータを比較して障害系の試験を行うことを
特徴とするＡＴＭ交換機の試験方法。 - 【請求項９】 運用系及び予備系の二重化構成を備えた
ＡＴＭ交換機において、 運用系及び予備系の両方に試験セルを送出し、両系のＡ
ＴＭスイッチを通過して戻ってきた試験セルを受信し、
送出した試験セルに含まれるデータと運用系あるいは予
備系より受信した試験セルに含まれるデータを比較して
運用系及び予備系のＡＴＭスイッチの試験を行う試験装
置と、 該試験セルを折り返しにより運用系及び予備系のＡＴＭ
スイッチを経由して試験装置に戻す折り返し部と、 折り返し部に試験セルの折り返しを指示する制御部を備
えたＡＴＭ交換機。 - 【請求項１０】 折り返し部は試験セルに含まれるＶＰ
Ｉ／ＶＣＩに基づいて試験セルにルーチング情報を付加
し、ＡＴＭスイッチは該ルーチング情報に基づいて試験
セルをルーチングし、制御部はＶＰＩ／ＶＣＩを変更す
ることにより試験セルのＡＴＭスイッチ内における折り
返しルートを切り替える請求項９記載のＡＴＭ交換機。 - 【請求項１１】 運用系及び予備系の二重化構成を備え
たＡＴＭ交換機において、 運用系及び予備系の両方に試験セルを送出し、試験対象
を経由して戻ってきた試験セルを受信し、送出した試験
セルに含まれるデータと運用系あるいは予備系より受信
した試験セルに含まれるデータを比較して試験対象の試
験を行う試験装置と、 運用系から入力された試験セルをＡＴＭスイッチ方向に
折り返して試験対象を経由させ、該試験セルを運用系、
予備系のＡＴＭスイッチを介して試験装置に戻す手段
と、 前記手段に試験セルの折り返しを指示する制御部を備え
たＡＴＭ交換機。 - 【請求項１２】 運用系及び予備系の二重化構成を備え
たＡＴＭ交換機において、 運用系及び予備系の一方に試験セルを送出し、試験対象
を経由して戻ってきた試験セルを受信し、送出した試験
セルに含まれるデータと受信した試験セルに含まれるデ
ータを比較して試験対象の試験を行う試験装置と、 障害が発生している系のみに試験セルを送出させる制御
手段を備えたＡＴＭ交換機。 - 【請求項１３】 ２つの試験装置を設け、一方の試験装
置で障害系の試験を行い、他方の系で運用系の試験を行
う請求項１２記載のＡＴＭ交換機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17782293A JP3249648B2 (ja) | 1993-07-19 | 1993-07-19 | Ａｔｍ交換機及びその試験方法 |
| US08/510,181 US5737338A (en) | 1993-07-19 | 1995-08-02 | ATM exchange and method of testing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17782293A JP3249648B2 (ja) | 1993-07-19 | 1993-07-19 | Ａｔｍ交換機及びその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738565A true JPH0738565A (ja) | 1995-02-07 |
| JP3249648B2 JP3249648B2 (ja) | 2002-01-21 |
Family
ID=16037714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17782293A Expired - Fee Related JP3249648B2 (ja) | 1993-07-19 | 1993-07-19 | Ａｔｍ交換機及びその試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5737338A (ja) |
| JP (1) | JP3249648B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204720A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | Ａｔｍ交換装置および通話路導通試験方法 |
| JP5187437B2 (ja) * | 2009-02-19 | 2013-04-24 | 日本電気株式会社 | 通信パス監視方法および伝送装置 |
| JP2014103509A (ja) * | 2012-11-19 | 2014-06-05 | Nec Commun Syst Ltd | 交換機、交換機の試験方法、及び、試験プログラム |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09238146A (ja) * | 1996-03-01 | 1997-09-09 | Fujitsu Ltd | Ａｔｍ交換機の通信監視システム |
| JP3204081B2 (ja) * | 1996-03-22 | 2001-09-04 | 日本電気株式会社 | 交換機におけるａｔｍセル中継方式 |
| JP3473262B2 (ja) * | 1996-04-05 | 2003-12-02 | 株式会社日立製作所 | パケット通信装置 |
| US6032271A (en) | 1996-06-05 | 2000-02-29 | Compaq Computer Corporation | Method and apparatus for identifying faulty devices in a computer system |
| KR100204061B1 (ko) * | 1996-12-21 | 1999-06-15 | 이계철 | 에이티엠 교환시스템에서의 시험기능을 구비한 가입자제어모듈 |
| EP0868103A3 (de) * | 1997-03-27 | 2002-10-16 | Siemens Aktiengesellschaft | Annahme von Verbindungen niedriger Priorität, insbesondere non-real-time (NRT)-Verkehr, von nur einem redundanter Übertragungswege |
| US6147972A (en) * | 1997-06-20 | 2000-11-14 | Fujitsu Limited | Method and system for achieving cell diagnosis of continuity in cell exchange |
| US6147998A (en) * | 1997-08-26 | 2000-11-14 | Visual Networks Technologies, Inc. | Method and apparatus for performing in-service quality of service testing |
| JP3603243B2 (ja) * | 1997-09-02 | 2004-12-22 | 富士通株式会社 | 交換機の試験制御方法 |
| JPH11127157A (ja) * | 1997-10-20 | 1999-05-11 | Fujitsu Ltd | Ａｔｍ交換機 |
| JPH11275028A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 光通信システム |
| US6614760B1 (en) * | 1998-04-10 | 2003-09-02 | Kabushiki Kaisha Toshiba | ATM transmission equipment |
| DE19837245A1 (de) * | 1998-08-17 | 2000-02-24 | Siemens Ag | Fehlerfeststellung in einem Kommunikationssystem |
| JP2000307604A (ja) * | 1999-04-23 | 2000-11-02 | Nec Commun Syst Ltd | Ａｔｍリンク切り換えシステム |
| JP3938824B2 (ja) * | 1999-10-29 | 2007-06-27 | 松下電器産業株式会社 | 通信装置および通信方法 |
| US6667954B1 (en) * | 2000-02-10 | 2003-12-23 | Tellabs Operations, Inc. | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment |
| US6961323B1 (en) | 2000-02-14 | 2005-11-01 | Cisco Technologies, Inc. | Guaranteed air connection |
| US6914878B1 (en) | 2000-10-16 | 2005-07-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Fault detection in multi-plane switch |
| ATE370579T1 (de) * | 2000-11-10 | 2007-09-15 | Alcatel Lucent | Vorrichtung zum übertragen und/oder empfangen von daten, und verfahren zur kontrolle dieser vorrichtung |
| US7330710B1 (en) | 2001-05-29 | 2008-02-12 | Cisco Technology, Inc. | Private emergency or service-specific call approach in GSM systems |
| JP3908483B2 (ja) * | 2001-06-28 | 2007-04-25 | 富士通株式会社 | 通信装置 |
| US7289434B2 (en) * | 2002-12-05 | 2007-10-30 | Cisco Technology, Inc. | Method for verifying function of redundant standby packet forwarder |
| US7710888B2 (en) * | 2004-04-05 | 2010-05-04 | Verizon Business Global Llc | Apparatus and method for testing and fault isolation in a communication network |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631719A (en) * | 1984-04-13 | 1986-12-23 | Rockwell International Corporation | Channel looping apparatus for failure analysis |
| JPH02131040A (ja) * | 1988-11-11 | 1990-05-18 | Hitachi Ltd | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム |
| CA2049428C (en) * | 1990-08-20 | 1996-06-18 | Yasuro Shobatake | Atm communication system |
| JPH04127743A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 広帯域ｉｓｄｎにおける伝送路試験方式 |
| JPH04154242A (ja) * | 1990-10-17 | 1992-05-27 | Nec Corp | ネットワーク障害回復方式 |
| US5166926A (en) * | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
| US5313453A (en) * | 1991-03-20 | 1994-05-17 | Fujitsu Limited | Apparatus for testing ATM channels |
| JPH04346538A (ja) * | 1991-05-23 | 1992-12-02 | Nec Corp | セル交換機 |
| FR2682245B1 (fr) * | 1991-10-08 | 1994-07-29 | Bull Sa | Systeme de test d'un reseau en forme d'anneau a tres haut debit et procede de mise en óoeuvre de ce systeme. |
| JPH05130134A (ja) * | 1991-11-08 | 1993-05-25 | Fujitsu Ltd | Ａｔｍ交換における系切替方式 |
| US5285441A (en) * | 1992-03-17 | 1994-02-08 | At&T Bell Laboratories | Errorless line protection switching in asynchronous transer mode (ATM) communications systems |
| US5301207A (en) * | 1992-04-03 | 1994-04-05 | Integrated Network Corporation | Test apparatus and process for digital data service system |
-
1993
- 1993-07-19 JP JP17782293A patent/JP3249648B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-02 US US08/510,181 patent/US5737338A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204720A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | Ａｔｍ交換装置および通話路導通試験方法 |
| JP5187437B2 (ja) * | 2009-02-19 | 2013-04-24 | 日本電気株式会社 | 通信パス監視方法および伝送装置 |
| JP2014103509A (ja) * | 2012-11-19 | 2014-06-05 | Nec Commun Syst Ltd | 交換機、交換機の試験方法、及び、試験プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3249648B2 (ja) | 2002-01-21 |
| US5737338A (en) | 1998-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249648B2 (ja) | Ａｔｍ交換機及びその試験方法 | |
| JP3623997B2 (ja) | デジタル交換機間中継方式及びデジタル交換機 | |
| US6680904B1 (en) | Bi-directional chaining of network access ports | |
| EP0700229B1 (en) | Connectionless communications system, test method, and intra-station control system | |
| CA2144837C (en) | Switching equipment | |
| US6442134B1 (en) | ATM network with ring architecture | |
| US5313453A (en) | Apparatus for testing ATM channels | |
| US5712847A (en) | Line switching system for duplexed fiber interface shelf between different modes | |
| US5715239A (en) | ATM multiplex transmission system having test equipment | |
| US7133367B2 (en) | Embedded cell loopback method and system for testing in ATM networks | |
| JPH07202924A (ja) | 通信システム | |
| US5471460A (en) | ATM switching system with unit switch selecting function for avoiding faulty unit switch | |
| JPH11127155A (ja) | 交換機 | |
| Veitch et al. | Administration of restorable virtual path mesh networks | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| JPH10303938A (ja) | 線路断絶および節点故障の場合の再配列用局部地域回線網 | |
| US5712854A (en) | Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application | |
| US6396811B1 (en) | Segmented performance monitoring of multi-stage ATM node | |
| JPH021476B2 (ja) | ||
| WO2000004741A1 (en) | A reliable and robust atm-switch | |
| KR100306171B1 (ko) | 원거리 통신 스위칭 장비에서 기능 및 모듈 리던던시를제공하기 위한 방법 및 장치 | |
| JPH053489A (ja) | 非同期転送モードに基づいた通信ネツトワーク構成方法 | |
| JP3607080B2 (ja) | 回線障害検出方法および装置 | |
| KR100255800B1 (ko) | Atm 교환기의 셀 경로 시험방법 | |
| JP3175571B2 (ja) | Ａｔｍ交換機のセル導通試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |