JPH0690245A - Ａｔｍ網を介して連続ビット・ストリームを伝送する方法及び回路装置 - Google Patents
Ａｔｍ網を介して連続ビット・ストリームを伝送する方法及び回路装置Info
- Publication number
- JPH0690245A JPH0690245A JP5161793A JP16179393A JPH0690245A JP H0690245 A JPH0690245 A JP H0690245A JP 5161793 A JP5161793 A JP 5161793A JP 16179393 A JP16179393 A JP 16179393A JP H0690245 A JPH0690245 A JP H0690245A
- Authority
- JP
- Japan
- Prior art keywords
- information
- signal
- transmission
- bit rate
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Abstract
(57)【要約】
【目的】 ＡＴＭ網を介して連続ビット・ストリームを
伝送する方法及び回路装置を提供する。 【構成】 連続したビット・ストリームは、ＡＴＭ網
（ＫＥ）の入力部（Ｅ１；...；Ｅｎ）及び出力部（Ａ
１；...；Ａｎ）に対してそれぞれ定められている伝送
ビット・レートよりも高い伝送ビット・レートで現れ
る。この連続ビット・ストリームは、信号セグメントに
分割され、その場合、該信号セグメントのビット数は、
所定数の情報ビットをも含めて、１つの情報セルの情報
フィールドで有効信号として伝送可能なビット数に対応
する。相続く制御サイクルにおいて、それぞれ、関連の
伝送ビット・レートのビット・レート比に対応する数の信
号セグメントを、連続して変化する信号セグメント・シ
ルアル番号を付加しながらそれぞれ１つの情報セルの情
報フィールドに挿入する。
伝送する方法及び回路装置を提供する。 【構成】 連続したビット・ストリームは、ＡＴＭ網
（ＫＥ）の入力部（Ｅ１；...；Ｅｎ）及び出力部（Ａ
１；...；Ａｎ）に対してそれぞれ定められている伝送
ビット・レートよりも高い伝送ビット・レートで現れ
る。この連続ビット・ストリームは、信号セグメントに
分割され、その場合、該信号セグメントのビット数は、
所定数の情報ビットをも含めて、１つの情報セルの情報
フィールドで有効信号として伝送可能なビット数に対応
する。相続く制御サイクルにおいて、それぞれ、関連の
伝送ビット・レートのビット・レート比に対応する数の信
号セグメントを、連続して変化する信号セグメント・シ
ルアル番号を付加しながらそれぞれ１つの情報セルの情
報フィールドに挿入する。
Description
【０００１】
【産業上利用分野】本発明は、請求項１及び請求項４の
謂わゆる上位概念部に記載の方法及び回路装置に関す
る。
謂わゆる上位概念部に記載の方法及び回路装置に関す
る。
【０００２】
【従来技術】それぞれが仮想接続路を表すセル・ヘッダ
を有し、非同期伝送方式に従って一連の仮想接続路の形
態で入り線を介し伝送されて来る情報セルを、少なくと
も２つの冗長マルチプレクサを有するセル交換装置を介
して、該装置に接続されている出線に転送する方式は既
に知られている（ヨーロッパ特許願第８９ １０ ３７９
８号明細書参照）。この公知の方式においては、入り線
の１つを介し一連の仮想接続路として伝送されて到来す
る情報セルの各々に対して、マルチプレクシングによ
り、冗長結合マルチプレクサの数に対応する数の同じ情
報セルを有する情報セル群が形成される。その場合、１
つの情報セル群内の各情報セルのセル・ヘッダには、相
続く情報セル群毎に変動するが同じ付加識別情報が、連
続して与えられる情報セル・シーケンス番号の形態で登
録される。次いで、１つの情報セル群内の情報セルは個
別に、冗長デマルチプレクサを介して、各仮想接続ノー
ドに対応する出線へと伝送される。このような冗長マル
チプレクサを介しての伝送によれば、最終的に、情報セ
ルにそれぞれ付加された識別情報を用いて、１つの情報
セル群に所属する情報セルのうちの１つだけが関連の出
線に転送されることになる。
を有し、非同期伝送方式に従って一連の仮想接続路の形
態で入り線を介し伝送されて来る情報セルを、少なくと
も２つの冗長マルチプレクサを有するセル交換装置を介
して、該装置に接続されている出線に転送する方式は既
に知られている（ヨーロッパ特許願第８９ １０ ３７９
８号明細書参照）。この公知の方式においては、入り線
の１つを介し一連の仮想接続路として伝送されて到来す
る情報セルの各々に対して、マルチプレクシングによ
り、冗長結合マルチプレクサの数に対応する数の同じ情
報セルを有する情報セル群が形成される。その場合、１
つの情報セル群内の各情報セルのセル・ヘッダには、相
続く情報セル群毎に変動するが同じ付加識別情報が、連
続して与えられる情報セル・シーケンス番号の形態で登
録される。次いで、１つの情報セル群内の情報セルは個
別に、冗長デマルチプレクサを介して、各仮想接続ノー
ドに対応する出線へと伝送される。このような冗長マル
チプレクサを介しての伝送によれば、最終的に、情報セ
ルにそれぞれ付加された識別情報を用いて、１つの情報
セル群に所属する情報セルのうちの１つだけが関連の出
線に転送されることになる。
【０００３】更に、情報セルのストリーム（流れ）を、
非同期伝送方式に従って搬送する伝送システムにおける
情報セルを、モジュールとして構成されたスイッチ・フ
レームを介して交換する方法が既に提案されている（ヨ
ーロッパ特許願第９１ １０７４３４号参照）。伝送シ
ステムの伝送ビット・レートは、モジュールのスイッチ
素子の伝送ビット・レートの倍数になる。この場合、中
継される情報セルは、それぞれ、情報を付加されて上記
倍数に対応する数のスイッチ・フレーム入力に分割され
る。ここで、付加される情報は、それぞれの情報セルを
スイッチ・フレームの出力部へと導くべきモジュールを
識別する情報である。異なった出力部に伝送された情報
セルはそこで再び１つの情報セル・ストリームに合成さ
れる。この場合、特に、情報セルには、スイッチ・フレ
ームの通過前に、個別に、循環的に連続するシーケンス
番号が付加され、情報セル・ストリームに合成する際に
は、このシーケンス番号を用いて、各接続ノードに対す
る情報セルのシーケンスが確保され、情報セルはスイッ
チ・フレームの入力部に対し循環的に分配される。
非同期伝送方式に従って搬送する伝送システムにおける
情報セルを、モジュールとして構成されたスイッチ・フ
レームを介して交換する方法が既に提案されている（ヨ
ーロッパ特許願第９１ １０７４３４号参照）。伝送シ
ステムの伝送ビット・レートは、モジュールのスイッチ
素子の伝送ビット・レートの倍数になる。この場合、中
継される情報セルは、それぞれ、情報を付加されて上記
倍数に対応する数のスイッチ・フレーム入力に分割され
る。ここで、付加される情報は、それぞれの情報セルを
スイッチ・フレームの出力部へと導くべきモジュールを
識別する情報である。異なった出力部に伝送された情報
セルはそこで再び１つの情報セル・ストリームに合成さ
れる。この場合、特に、情報セルには、スイッチ・フレ
ームの通過前に、個別に、循環的に連続するシーケンス
番号が付加され、情報セル・ストリームに合成する際に
は、このシーケンス番号を用いて、各接続ノードに対す
る情報セルのシーケンスが確保され、情報セルはスイッ
チ・フレームの入力部に対し循環的に分配される。
【０００４】
【発明が解決しようとする課題】本発明の課題は、少な
い制御費用で、非同期伝送原理に基づいて動作する少な
くとも１つのＡＴＭ通信装置を介して連続ビット・スト
リームを伝送することが可能なように、冒頭に述べた方
法及び回路装置を構成する方法を提供することにある。
い制御費用で、非同期伝送原理に基づいて動作する少な
くとも１つのＡＴＭ通信装置を介して連続ビット・スト
リームを伝送することが可能なように、冒頭に述べた方
法及び回路装置を構成する方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の課題は、請求１の
謂わゆる特徴部分に記載の方法ステップ並びに請求項４
の謂わゆる特徴部分に記載の回路構成により解決され
る。
謂わゆる特徴部分に記載の方法ステップ並びに請求項４
の謂わゆる特徴部分に記載の回路構成により解決され
る。
【０００６】
【作用】本発明の方法によれば次のような利点が得られ
る。即ち、例えば、非同期伝送原理に従って伝送される
セル構造を有しないビット・ストリームが信号のセグメ
ンテーションにより情報セルの情報フィールドの形態
で、ＡＴＭ通信装置の多数の入力部に伝送され、そして
連続したビット・ストリームの再生に当たって要求され
る付加情報は、信号セグメント・シーケンス番号の形態
で排他的に情報セルの情報フィールド内、即ち、情報セ
ルの本来の利用フィールドで伝送されることである。従
って、連続ビット・ストリームの情報セグメントを含む
情報セルは、それぞれのセル・ヘッダに関し、ＡＴＭ通
信装置を介して伝送される他の情報セルのセル・ヘッダ
に対して何らの変更をも受けず、従って、元の連続ビッ
ト・ストリームに対して形成される情報セルのＡＴＭ通
信装置内での伝送には付加的な制御オーバヘッドは要求
されない。信号セグメントを含む情報セルのＡＴＭ通信
装置を介しての伝送後、連続ビット・ストリームの再生
は、ユーザ平面上で、情報セルの情報フィールドで伝送
される信号セグメント・シーケンス番号を評価すること
により、元の連続ビット・ストリームのセグメント・シ
ーケンスに対応する信号セグメント・シーケンスで行わ
れる。
る。即ち、例えば、非同期伝送原理に従って伝送される
セル構造を有しないビット・ストリームが信号のセグメ
ンテーションにより情報セルの情報フィールドの形態
で、ＡＴＭ通信装置の多数の入力部に伝送され、そして
連続したビット・ストリームの再生に当たって要求され
る付加情報は、信号セグメント・シーケンス番号の形態
で排他的に情報セルの情報フィールド内、即ち、情報セ
ルの本来の利用フィールドで伝送されることである。従
って、連続ビット・ストリームの情報セグメントを含む
情報セルは、それぞれのセル・ヘッダに関し、ＡＴＭ通
信装置を介して伝送される他の情報セルのセル・ヘッダ
に対して何らの変更をも受けず、従って、元の連続ビッ
ト・ストリームに対して形成される情報セルのＡＴＭ通
信装置内での伝送には付加的な制御オーバヘッドは要求
されない。信号セグメントを含む情報セルのＡＴＭ通信
装置を介しての伝送後、連続ビット・ストリームの再生
は、ユーザ平面上で、情報セルの情報フィールドで伝送
される信号セグメント・シーケンス番号を評価すること
により、元の連続ビット・ストリームのセグメント・シ
ーケンスに対応する信号セグメント・シーケンスで行わ
れる。
【０００７】本発明の方法の有利な実施態様は、請求項
２及び請求項３に記述してある。請求項２に記載の実施
態様によれば、ＡＴＭ通信装置の個々の入力部を介して
の情報セルの伝送に対し、同じ信号セグメント・シーケ
ンス番号が用いられ、その結果、これら信号セグメント
・シーケンス番号に対し情報セルの情報フィールドにお
いて確保すべきビット位置の数は比較的少数で済むとい
う利点が得られる。また、請求項３に記載の実施態様に
よれば、信号セグメント・シーケンス番号に付加される
チェック情報を用いて単純な仕方で、ＡＴＭ通信装置内
部における伝送エラーを検出可能であるという利点が得
られる。
２及び請求項３に記述してある。請求項２に記載の実施
態様によれば、ＡＴＭ通信装置の個々の入力部を介して
の情報セルの伝送に対し、同じ信号セグメント・シーケ
ンス番号が用いられ、その結果、これら信号セグメント
・シーケンス番号に対し情報セルの情報フィールドにお
いて確保すべきビット位置の数は比較的少数で済むとい
う利点が得られる。また、請求項３に記載の実施態様に
よれば、信号セグメント・シーケンス番号に付加される
チェック情報を用いて単純な仕方で、ＡＴＭ通信装置内
部における伝送エラーを検出可能であるという利点が得
られる。
【０００８】更に、本発明の既述の課題は、冒頭に述べ
た形式の回路装置において、請求項４の謂わゆる特徴部
分に記載の回路構成によって解決される。この回路装置
の利点は、ＡＴＭ通信装置を介しての連続ビット・スト
リームの伝送並びにＡＴＭ通信装置内部での情報セルの
異なった走行時間を考慮しての個々のビットに関しシー
ケンス上正しい連続ビット・ストリームの再生に要する
回路技術上の費用もしくはオーバヘッドが少なくて済む
という点にある。
た形式の回路装置において、請求項４の謂わゆる特徴部
分に記載の回路構成によって解決される。この回路装置
の利点は、ＡＴＭ通信装置を介しての連続ビット・スト
リームの伝送並びにＡＴＭ通信装置内部での情報セルの
異なった走行時間を考慮しての個々のビットに関しシー
ケンス上正しい連続ビット・ストリームの再生に要する
回路技術上の費用もしくはオーバヘッドが少なくて済む
という点にある。
【０００９】
【実施例】以下、本発明を、添付図面に例示した実施例
と関連して詳細に説明する。
と関連して詳細に説明する。
【００１０】図１には、非同期伝送原理（非同期転送モ
ード）で動作するＡＴＭ通信装置ＫＥが、例えば、交換
装置の形態で示してある。この装置は、複数の入力部Ｅ
１乃至Ｅｎ並びに複数の出力部Ａ１乃至Ａｎを有する。
これら入力部及び出力部は、それぞれ、設定された伝送
ビット・レートで、セル・ヘッダ及び情報を含む情報セ
ルの受信並びに送出を行うように適応されている。少な
くとも、予め設定された数の入力部Ｅ１乃至Ｅｍには、
処理装置ＢＨＥが接続されており、この処理装置ＢＨＥ
の入力側は入り線ＺＬに接続されている。この入り線を
介して、入力部及び出力部に設定されているビット・レ
ートより高い伝送ビット・レートで、セル構造を有しな
い連続ビット・ストリームが伝送される。処理装置ＢＨ
Ｅと接続される入力部Ｅ１乃至Ｅｍの数は、この場合、
ＡＴＭ通信装置の入力部及び出力部に設定された伝送ビ
ット・レートに対する入り線に設定された伝送ビット・
レートのビット・レート比に対応する。
ード）で動作するＡＴＭ通信装置ＫＥが、例えば、交換
装置の形態で示してある。この装置は、複数の入力部Ｅ
１乃至Ｅｎ並びに複数の出力部Ａ１乃至Ａｎを有する。
これら入力部及び出力部は、それぞれ、設定された伝送
ビット・レートで、セル・ヘッダ及び情報を含む情報セ
ルの受信並びに送出を行うように適応されている。少な
くとも、予め設定された数の入力部Ｅ１乃至Ｅｍには、
処理装置ＢＨＥが接続されており、この処理装置ＢＨＥ
の入力側は入り線ＺＬに接続されている。この入り線を
介して、入力部及び出力部に設定されているビット・レ
ートより高い伝送ビット・レートで、セル構造を有しな
い連続ビット・ストリームが伝送される。処理装置ＢＨ
Ｅと接続される入力部Ｅ１乃至Ｅｍの数は、この場合、
ＡＴＭ通信装置の入力部及び出力部に設定された伝送ビ
ット・レートに対する入り線に設定された伝送ビット・
レートのビット・レート比に対応する。
【００１１】更に、上述の入力部Ｅ１乃至Ｅｍに対応す
ることができる少なくとも所定数の出力部Ａ１乃至Ａｍ
には評価装置ＡＷＥが接続されており、この評価装置の
出力側には出線ＡＬが接続されている。この出線は、上
述のように、入り線ＺＬに現れる連続ビット・ストリー
ムに対応する連続ビット・ストリームを伝送する。この
場合にも、出力部Ａ１乃至Ａｍの数は、出力用に設定さ
れた伝送ビット・レートに対する入り線に対し設定され
た伝送ビット・レートのビット・レート比に対応する。
ることができる少なくとも所定数の出力部Ａ１乃至Ａｍ
には評価装置ＡＷＥが接続されており、この評価装置の
出力側には出線ＡＬが接続されている。この出線は、上
述のように、入り線ＺＬに現れる連続ビット・ストリー
ムに対応する連続ビット・ストリームを伝送する。この
場合にも、出力部Ａ１乃至Ａｍの数は、出力用に設定さ
れた伝送ビット・レートに対する入り線に対し設定され
た伝送ビット・レートのビット・レート比に対応する。
【００１２】図２に示してあるように、入り線ＺＬに現
れる連続したビット・ストリームＤＡＴｉｎは、先ず、
逐次的にシーケンシャルな信号セグメントに分割され
る。これら信号セグメントは次いで、ＡＴＭ通信装置Ｋ
Ｅを介しての伝送の目的で循環的に、図１に示した入力
部Ｅ１乃至Ｅｍに分配される情報セル内に挿入される。
同一の入力に供給される情報セル間には、謂わゆる空き
セルが挿入される。
れる連続したビット・ストリームＤＡＴｉｎは、先ず、
逐次的にシーケンシャルな信号セグメントに分割され
る。これら信号セグメントは次いで、ＡＴＭ通信装置Ｋ
Ｅを介しての伝送の目的で循環的に、図１に示した入力
部Ｅ１乃至Ｅｍに分配される情報セル内に挿入される。
同一の入力に供給される情報セル間には、謂わゆる空き
セルが挿入される。
【００１３】連続ビット・ストリームＤＡＴｉｎの上述
の信号セグメントは、そのビット数に関して、該信号セ
グメントがそれぞれ、１つの情報セルの情報フィールド
内の所定数の情報ビットと共に伝送することができるよ
うに設定されている。このような情報セルの１つが図３
に略示してある。図３から明らかなように、このような
１つの情報セルは、例えば、５３オクテットからなり、
この場合、最初の５つのオクテットが周知のようにセル
・ヘッダを形成し、該セル・ヘッダは、一般に、ＡＴＭ
通信装置を介して各情報セルを伝送するのに要求される
制御信号を格納している。このセル・ヘッダには、４８
オクテットからなる情報セルの情報フィールドが続く。
この場合、ｍ個のオクテットは、全部でｍ個のオクテッ
トからなる既述の情報ビットを形成する。即ち、そのう
ちのＳ個のオクテットは、本実施例の場合、追って説明
する信号セグメントのシーケンス番号（順序番号）ＳＮ
の伝送に用いられ、残数のオクテット、即ち、（ｍ−
ｓ）個のオクテットは、信号セグメントのシーケンス番
号のチェック情報ＳＭＴの伝送に用いられる。最後に、
（４８−ｍ）個の情報フィールドのオクテットは、既述
の信号セグメントを収容するために設けられるものであ
る。
の信号セグメントは、そのビット数に関して、該信号セ
グメントがそれぞれ、１つの情報セルの情報フィールド
内の所定数の情報ビットと共に伝送することができるよ
うに設定されている。このような情報セルの１つが図３
に略示してある。図３から明らかなように、このような
１つの情報セルは、例えば、５３オクテットからなり、
この場合、最初の５つのオクテットが周知のようにセル
・ヘッダを形成し、該セル・ヘッダは、一般に、ＡＴＭ
通信装置を介して各情報セルを伝送するのに要求される
制御信号を格納している。このセル・ヘッダには、４８
オクテットからなる情報セルの情報フィールドが続く。
この場合、ｍ個のオクテットは、全部でｍ個のオクテッ
トからなる既述の情報ビットを形成する。即ち、そのう
ちのＳ個のオクテットは、本実施例の場合、追って説明
する信号セグメントのシーケンス番号（順序番号）ＳＮ
の伝送に用いられ、残数のオクテット、即ち、（ｍ−
ｓ）個のオクテットは、信号セグメントのシーケンス番
号のチェック情報ＳＭＴの伝送に用いられる。最後に、
（４８−ｍ）個の情報フィールドのオクテットは、既述
の信号セグメントを収容するために設けられるものであ
る。
【００１４】既に述べたように、信号セグメントを含む
個々の情報セルは、循環的に、入力部Ｅ１乃至Ｅｍに分
配される。この場合、逐次的制御サイクルでｍ個の入力
部はそれぞれ１つの情報セルの伝送に用いられ、その場
合、本実施例におけるシーケンスは、入力部識別番号に
対応して確定される。即ち、情報セルは、逐次、入力部
Ｅ１，Ｅ２,...,Ｅｍに供給される。この場合、各制御
サイクルにおいて、被伝送情報セルの情報フィールド内
には、制御サイクル毎に周期的に連続して変化する信号
セグメントのシーケンス番号並びにチェック情報が登録
される。これら信号セグメントのシーケンス番号に対す
る計数周期は、ＡＴＭ通信装置ＫＥを経る情報セルの最
大走行時間に対応する。図２には、例として、一連の制
御サイクル中に入力部Ｅ１乃至Ｅｍに対して与えられる
情報セルの情報フィールド内にそれぞれ１つの信号セグ
メント・シーケンス番号“１”が書き込まれていること
が示してある。
個々の情報セルは、循環的に、入力部Ｅ１乃至Ｅｍに分
配される。この場合、逐次的制御サイクルでｍ個の入力
部はそれぞれ１つの情報セルの伝送に用いられ、その場
合、本実施例におけるシーケンスは、入力部識別番号に
対応して確定される。即ち、情報セルは、逐次、入力部
Ｅ１，Ｅ２,...,Ｅｍに供給される。この場合、各制御
サイクルにおいて、被伝送情報セルの情報フィールド内
には、制御サイクル毎に周期的に連続して変化する信号
セグメントのシーケンス番号並びにチェック情報が登録
される。これら信号セグメントのシーケンス番号に対す
る計数周期は、ＡＴＭ通信装置ＫＥを経る情報セルの最
大走行時間に対応する。図２には、例として、一連の制
御サイクル中に入力部Ｅ１乃至Ｅｍに対して与えられる
情報セルの情報フィールド内にそれぞれ１つの信号セグ
メント・シーケンス番号“１”が書き込まれていること
が示してある。
【００１５】入力部Ｅ１乃至Ｅｍに供給された情報セル
は、次いで、ＡＴＭ通信装置ＫＥ内部における所定の伝
送路を介して伝送される。この場合、伝送路の確定もし
くは設定は、入力部Ｅ１に供給された情報セルが出力部
Ａ１に現れ、入力部Ｅ２に供給された情報セルが出力部
Ａ２に現れ、そして入力部Ｅｍに供給された情報セルが
出力部Ａｍに現れるように行われる。即ち、同じ添数字
で表される入力部及び出力部は互いに相関されている。
図４から明らかなように、評価装置ＡＷＥは、それに供
給される情報セルを分離して、これら情報セルに含まれ
る信号セグメントを、入り線ＺＬに現れる連続したビッ
ト・ストリームＤＡＴｉｎに対応する連続したビット・
ストリームＤＡＴｏｕｔに合成し、該連続ビット・スト
リームＤＡＴｏｕｔは、出線ＡＬを介して送出される。
この場合、相続く制御サイクルで、それぞれ、同一の信
号セグメント・シーケンス番号を有する信号セグメン
ト、図示の例において、信号セグメント・シーケンス番
号“１”を有する信号セグメントは、所定のシーケンス
で出線ＡＬに送出されることになる。このシーケンス
は、先に、これら信号セグメントを含む情報セルが入力
部Ｅ１乃至Ｅｍに分配された時のシーケンスに対応す
る。即ち、一連の制御サイクルにおける信号セグメント
の連接合成は、出力部Ａ１で受けた信号セグメントで始
まり、そして出力部Ａｍで受けた信号セグメントで終わ
る。因に、先に述べた処理装置ＢＨＥにより情報セル間
に挿入される空きセルは評価装置ＡＷＥによりその旨認
識されて除去される。
は、次いで、ＡＴＭ通信装置ＫＥ内部における所定の伝
送路を介して伝送される。この場合、伝送路の確定もし
くは設定は、入力部Ｅ１に供給された情報セルが出力部
Ａ１に現れ、入力部Ｅ２に供給された情報セルが出力部
Ａ２に現れ、そして入力部Ｅｍに供給された情報セルが
出力部Ａｍに現れるように行われる。即ち、同じ添数字
で表される入力部及び出力部は互いに相関されている。
図４から明らかなように、評価装置ＡＷＥは、それに供
給される情報セルを分離して、これら情報セルに含まれ
る信号セグメントを、入り線ＺＬに現れる連続したビッ
ト・ストリームＤＡＴｉｎに対応する連続したビット・
ストリームＤＡＴｏｕｔに合成し、該連続ビット・スト
リームＤＡＴｏｕｔは、出線ＡＬを介して送出される。
この場合、相続く制御サイクルで、それぞれ、同一の信
号セグメント・シーケンス番号を有する信号セグメン
ト、図示の例において、信号セグメント・シーケンス番
号“１”を有する信号セグメントは、所定のシーケンス
で出線ＡＬに送出されることになる。このシーケンス
は、先に、これら信号セグメントを含む情報セルが入力
部Ｅ１乃至Ｅｍに分配された時のシーケンスに対応す
る。即ち、一連の制御サイクルにおける信号セグメント
の連接合成は、出力部Ａ１で受けた信号セグメントで始
まり、そして出力部Ａｍで受けた信号セグメントで終わ
る。因に、先に述べた処理装置ＢＨＥにより情報セル間
に挿入される空きセルは評価装置ＡＷＥによりその旨認
識されて除去される。
【００１６】図５には、先に述べた処理装置ＢＨＥの構
成例が示してある。同図から明らかなように、該処理装
置は入り線ＺＬに接続された受信レジスタＥＲｅｇを備
えている。この受信レジスタは、制御装置ＳＴ１によ
り、１つの信号セグメントに対応する数のビットの各受
信後に、各信号セグメントをその出力端に発生するよう
に制御される。この受信レジスタの出力は、ｍ個の受信
バッファＥＰ１乃至ＥＰｍに接続されている。これら受
信バッファは、制御装置ＳＴ１により、既述のシーケン
スで周期的に反復して逐次、受信レジスタＥＲｅｇから
出力される信号セグメントを受け取るように付活され
る。この目的で、これらバッファは、制御装置に属する
デコーダＤＥＣ１から対応の制御信号を受け取る。信号
セグメントを受け入れるために、受信バッファは、それ
ぞれ、例えば、レジスタの形態にあるメモリを具備して
いる。更に、受信バッファにはそれぞれ２つの別のレジ
スタが設けられる。第１のレジスタは、ＳＮ−Ｒｅｇで
示されており、このレジスタには、制御装置ＳＴの制御
下で、全受信バッファに対し単一の制御サイクル毎に連
続的に変化する信号セグメント・シーケンス番号が関連
のチェック情報と共に登録される。これに対して、第２
番目のレジスタＨＲは、制御装置ＳＴにより出力される
所定のセル・ヘッダの格納に用いられる。
成例が示してある。同図から明らかなように、該処理装
置は入り線ＺＬに接続された受信レジスタＥＲｅｇを備
えている。この受信レジスタは、制御装置ＳＴ１によ
り、１つの信号セグメントに対応する数のビットの各受
信後に、各信号セグメントをその出力端に発生するよう
に制御される。この受信レジスタの出力は、ｍ個の受信
バッファＥＰ１乃至ＥＰｍに接続されている。これら受
信バッファは、制御装置ＳＴ１により、既述のシーケン
スで周期的に反復して逐次、受信レジスタＥＲｅｇから
出力される信号セグメントを受け取るように付活され
る。この目的で、これらバッファは、制御装置に属する
デコーダＤＥＣ１から対応の制御信号を受け取る。信号
セグメントを受け入れるために、受信バッファは、それ
ぞれ、例えば、レジスタの形態にあるメモリを具備して
いる。更に、受信バッファにはそれぞれ２つの別のレジ
スタが設けられる。第１のレジスタは、ＳＮ−Ｒｅｇで
示されており、このレジスタには、制御装置ＳＴの制御
下で、全受信バッファに対し単一の制御サイクル毎に連
続的に変化する信号セグメント・シーケンス番号が関連
のチェック情報と共に登録される。これに対して、第２
番目のレジスタＨＲは、制御装置ＳＴにより出力される
所定のセル・ヘッダの格納に用いられる。
【００１７】受信バッファＥＰ１乃至ＥＰｍの各々の叙
上のレジスタＨＲの出力は、別個に設けられているマル
チプレクサの入力端と接続される。個々のマルチプレク
サは、個々の受信バッファに対する配列に対応してＭｘ
１乃至Ｍｘｍで示されている。各マルチプレクサの別の
入力端は、空きセル／制御信号発生器ＬＧＥＮに接続さ
れている。この発生器により、受信バッファＥＰ１乃至
ＥＰｍ並びにマルチプレクサＭｘ１乃至Ｍｘｍは制御導
体を介して、上述の受信バッファのレジスタに格納され
た情報量に従い図３に示した情報セルを形成し、マルチ
プレクサを介して図１に示したＡＴＭ通信装置ＫＥの入
力端Ｅ１乃至Ｅｍに送出するように制御される。
上のレジスタＨＲの出力は、別個に設けられているマル
チプレクサの入力端と接続される。個々のマルチプレク
サは、個々の受信バッファに対する配列に対応してＭｘ
１乃至Ｍｘｍで示されている。各マルチプレクサの別の
入力端は、空きセル／制御信号発生器ＬＧＥＮに接続さ
れている。この発生器により、受信バッファＥＰ１乃至
ＥＰｍ並びにマルチプレクサＭｘ１乃至Ｍｘｍは制御導
体を介して、上述の受信バッファのレジスタに格納され
た情報量に従い図３に示した情報セルを形成し、マルチ
プレクサを介して図１に示したＡＴＭ通信装置ＫＥの入
力端Ｅ１乃至Ｅｍに送出するように制御される。
【００１８】図６には図１に示した評価装置ＡＷＥの構
成例が示してある。この評価装置は、出力端Ａ１乃至Ａ
ｍに接続された情報セル受信レジスタＥＳ１乃至ＥＳｍ
を備えている。これら受信レジスタは、制御信号発生器
ＳＴＧＥＮの制御下で、それぞれ、１つの情報セルの受
信に際し、チェック情報を用いて、該セル内に含まれて
いる信号セグメント並びに関連の信号セグメント・シー
ケンス番号ＳＮをチェックした後に、別個に関連して設
けられている送信バッファに転送する。個々の送信バッ
ファは、情報セル受信レジスタの配列もしくはアレイに
対応してＳＰ１乃至ＳＰｍで示されている。これら送信
バッファの各々には、信号セグメント・シーケンス番号
に対する既述の計数周期に対応する数の記憶場所並びに
書込みアドレス・レジスタＡＲｉｎを有する書込み／読
取りメモリもしくはランダム・アクセス・メモリＲＡＭ
が設けられている。この場合、このランダム・アクセス
・メモリＲＡＭは信号セグメントの記憶に用いられる。
各信号セグメントに対するメモリ・アドレスとしては、
これら信号セグメントに関連の信号セグメント・シーケ
ンス番号が利用され、書込みアドレス・レジスタＡＲｉ
ｎに登録される。
成例が示してある。この評価装置は、出力端Ａ１乃至Ａ
ｍに接続された情報セル受信レジスタＥＳ１乃至ＥＳｍ
を備えている。これら受信レジスタは、制御信号発生器
ＳＴＧＥＮの制御下で、それぞれ、１つの情報セルの受
信に際し、チェック情報を用いて、該セル内に含まれて
いる信号セグメント並びに関連の信号セグメント・シー
ケンス番号ＳＮをチェックした後に、別個に関連して設
けられている送信バッファに転送する。個々の送信バッ
ファは、情報セル受信レジスタの配列もしくはアレイに
対応してＳＰ１乃至ＳＰｍで示されている。これら送信
バッファの各々には、信号セグメント・シーケンス番号
に対する既述の計数周期に対応する数の記憶場所並びに
書込みアドレス・レジスタＡＲｉｎを有する書込み／読
取りメモリもしくはランダム・アクセス・メモリＲＡＭ
が設けられている。この場合、このランダム・アクセス
・メモリＲＡＭは信号セグメントの記憶に用いられる。
各信号セグメントに対するメモリ・アドレスとしては、
これら信号セグメントに関連の信号セグメント・シーケ
ンス番号が利用され、書込みアドレス・レジスタＡＲｉ
ｎに登録される。
【００１９】更に、送信バッファＳＰ１乃至ＳＰｍはそ
れぞれ読出しアドレス・レジスタＡＲｏｕｔを備えてい
る。個々の読出しアドレス・レジスタには、相続く制御
サイクルにおいて制御装置ＳＴ２により、それぞれ、ラ
ンダム・アクセス・メモリＲＡＭに対する読出しアドレ
スと同じ読出しアドレスが登録される。１つの制御サイ
クルに対して有効になる読出しアドレスは、制御装置Ｓ
Ｔ２に関連のカウンタＺ２を設け、その計数周期は、信
号セグメント・シーケンス番号に対する既述の計数周期
に対応するように設定する。相続く制御サイクルで有効
にされる読出しアドレスは、情報セル内に現れる信号セ
グメント・シーケンス番号に対して所定の変位を有す
る。
れぞれ読出しアドレス・レジスタＡＲｏｕｔを備えてい
る。個々の読出しアドレス・レジスタには、相続く制御
サイクルにおいて制御装置ＳＴ２により、それぞれ、ラ
ンダム・アクセス・メモリＲＡＭに対する読出しアドレ
スと同じ読出しアドレスが登録される。１つの制御サイ
クルに対して有効になる読出しアドレスは、制御装置Ｓ
Ｔ２に関連のカウンタＺ２を設け、その計数周期は、信
号セグメント・シーケンス番号に対する既述の計数周期
に対応するように設定する。相続く制御サイクルで有効
にされる読出しアドレスは、情報セル内に現れる信号セ
グメント・シーケンス番号に対して所定の変位を有す
る。
【００２０】送信バッファＳＰ１乃至ＳＰｍのランダム
・アクセス・メモリＲＡＭからは、それぞれ有効化され
た読出しアドレスで、記憶された信号セグメントが読出
される。制御装置ＳＴ２に所属するデコーダＤＥＣ２の
制御下で、個々の信号セグメントは逐次、マルチプレク
サＭｕｘ２の入力端に供給される。該マルチプレクサの
図１に示した出線に接続されている出力端には上述の連
続したビット・ストリームが送出される。個々の送信バ
ッファの解放は、送信バッファＳＰ１から始まり、送信
バッファＳＰｍで終了する。
・アクセス・メモリＲＡＭからは、それぞれ有効化され
た読出しアドレスで、記憶された信号セグメントが読出
される。制御装置ＳＴ２に所属するデコーダＤＥＣ２の
制御下で、個々の信号セグメントは逐次、マルチプレク
サＭｕｘ２の入力端に供給される。該マルチプレクサの
図１に示した出線に接続されている出力端には上述の連
続したビット・ストリームが送出される。個々の送信バ
ッファの解放は、送信バッファＳＰ１から始まり、送信
バッファＳＰｍで終了する。
【００２１】以上、本発明を、唯一のＡＴＭ通信装置
（ＫＥ）を例にとって説明したが、しかしながら、本発
明は、この種の複数のＡＴＭ通信装置を備えるＡＴＭ網
にも適用可能であることを述べて置く。この場合には、
第１番目の本来の通信装置として動作するＡＴＭ通信装
置において、上述の仕方で、連続したビット・ストリー
ムから情報セルが形成され、複数の伝送路を経てＡＴＭ
ネットを介し伝送される。その場合、元の連続したビッ
ト・ストリームに対し目標通信装置として動作するＡＴ
Ｍ通信装置において、情報セルは既述の仕方で再び連続
ビット・ストリームに連接合成される。
（ＫＥ）を例にとって説明したが、しかしながら、本発
明は、この種の複数のＡＴＭ通信装置を備えるＡＴＭ網
にも適用可能であることを述べて置く。この場合には、
第１番目の本来の通信装置として動作するＡＴＭ通信装
置において、上述の仕方で、連続したビット・ストリー
ムから情報セルが形成され、複数の伝送路を経てＡＴＭ
ネットを介し伝送される。その場合、元の連続したビッ
ト・ストリームに対し目標通信装置として動作するＡＴ
Ｍ通信装置において、情報セルは既述の仕方で再び連続
ビット・ストリームに連接合成される。
【００２２】
【発明の効果】本発明によれば、ＡＴＭ通信装置を介し
ての連続したビット・ストリームの伝送を少ない制御費
用もしくはオーバヘッドで実現できるという効果が得ら
れる。
ての連続したビット・ストリームの伝送を少ない制御費
用もしくはオーバヘッドで実現できるという効果が得ら
れる。
【図１】本発明が適用されるＡＴＭ通信装置の構成を略
示するブロック・ダイヤグラムである。
示するブロック・ダイヤグラムである。
【図２】図１に示した処理装置の動作を図解するダイヤ
グラムである。
グラムである。
【図３】本発明による装置で用いられる信号セルの構成
を示すダイヤグラムである。
を示すダイヤグラムである。
【図４】図１に示した評価装置の動作を図解するための
ダイヤグラムである。
ダイヤグラムである。
【図５】図１に略示した処理装置の構成例を示すブロッ
ク・ダイヤグラムである。
ク・ダイヤグラムである。
【図６】図１に略示した評価装置の構成例を示すブロッ
ク・ダイヤグラムである。
ク・ダイヤグラムである。
Ａ 入力部 ＡＬ 出線 ＡＷＥ 評価装置 ＢＨＥ 処理装置 ＤＡＴｉｎ ビット・ストリーム Ｅ 出力部 ＥＰ 受信バッファ ＫＥ ＡＴＭ通信装置 Ｍｘ マルチプレクサ ＲＡＭ ランダム・アクセス・メモリ ＳＭＴ チェック情報 ＳＮ 信号セグメント・シーケンス番号 ＺＬ 入り線
Claims (4)
- 【請求項１】 連続ビット・ストリーム（ＤＡＴｉｎ）
に第１の伝送ビット・レートで現れる情報信号を、少な
くとも１つのＡＴＭ通信装置（ＫＥ）を備え、非同期伝
送方式に従って動作し、複数の入力部及び出力部を有す
るＡＴＭ網を介して伝送するための方法であって、前記
入力部（Ｅ１乃至Ｅｎ）及び出力部（Ａ１乃至Ａｎ）は
それぞれ、前記第１の伝送ビット・レートより低い第２
の伝送ビット・レートで、セル・ヘッダ及び情報フィー
ルドを含む情報セルの形態にある情報信号を受信及び送
出するように設計され、 前記連続したビット・ストリームに現れる情報信号を逐
次的な信号セグメントに分割し、その場合、各信号セグ
メントのビット数は、画一的に、所定の情報ビット数を
も含めて、１つの情報セルの前記情報フィールド内で有
効信号として伝送されるビットの数に対応するように設
定し、 逐次的に相続く制御サイクルにおいて、前記第２の伝送
ビット・レートに対する前記第１の伝送ビット・レート
のビット・レート比に対応する数の信号セグメントを、
それぞれ、１つの情報セルの情報フィールド内に挿入
し、各情報フィールドに、情報ビットとして、連続的に
変化する信号セグメント・シーケンス番号を登録し、 １つの制御サイクル中に現れる情報セルを逐次、関連の
ビット・レート比に対応する数のＡＴＭ網の入力部（Ｅ
１乃至Ｅｍ）に分配して、前記関連の入力部を介し、そ
れに対応するＡＴＭ網の出力部（Ａ１乃至Ａｍ）に転送
し、 前記関連の出力部に現れる情報セルから、これら各情報
セルに含まれる信号セグメント並びにそれに関連する信
号セグメント・シーケンス番号を取出し、 次いで個々の信号セグメントを、相互に継ぎ合せて信号
セグメント・シーケンス番号に従い再び連続ビット・ス
トリームに合成することを特徴とする伝送方法。 - 【請求項２】 １つの制御サイクル中に形成される情報
セルの情報フィールドに、それぞれ情報ビットとして、
画一的に、制御サイクル毎にのみ変化する信号セグメン
ト・シーケンス番号を登録して、前記情報セルを逐次所
定のシーケンスで前記ＡＴＭ網の関連の入力部（Ｅ１乃
至Ｅｍ）に分配し、 前記ＡＴＭ網の関連の出力部（Ａ１乃至Ａｍ）に現れる
情報セルから取り出された信号セグメントを、前記所定
のシーケンスに対応するシーケンスで、前記信号セグメ
ント・シーケンス番号に従い連続したビット・ストリー
ムに連接合成する請求項１に記載の伝送方法。 - 【請求項３】 情報セルの情報フィールドにそれぞれ、
情報ビットとして、信号セグメント・シーケンス番号の
外に、エラーの無い伝送のチェックに用いられるチェッ
ク情報を登録する請求項１または請求項２に記載の方
法。 - 【請求項４】 少なくとも、ＡＴＭ通信装置（ＫＥ）を
備えたＡＴＭ網を含み、該ＡＴＭ網は、第１の伝送ビッ
ト・レートで連続したビット・ストリーム（ＤＡＴｉ
ｎ）の形態で情報信号を伝送可能な少なくとも１つの入
り線（ＺＬ）と、連続したビット・ストリーム（ＤＡＴ
ｏｕｔ）の形態で情報信号を送出するための少なくとも
１つの出線（ＡＬ）に接続され、 前記ＡＴＭ網は、内部入力部（Ｅ１乃至Ｅｎ）及び出力
部（Ａ１乃至Ａｎ）を介して、前記第１の伝送ビット・
レートより低い伝送ビット・レートで、セル・ヘッダ及
び情報フィールドを含む情報セルの形態にある情報信号
を受信及び送出するように設計されている請求項１に記
載の方法を実施するための回路装置において、 少なくとも１つの第１のセグメント処理装置（ＢＨＥ）
を設け、該装置を、関連の入り線（ＺＬ）に接続すると
共に、前記第２の伝送ビット・レートに対する前記第１
の伝送ビット・レートのビット・レートの比に対応する
数のＡＴＭ網の内部入力部（Ｅ１乃至Ｅｍ）に接続し、 前記第１のセグメント処理装置（ＢＨＥ）は、それぞれ
関連の入り線に接続された分配装置（ＥＲｅｇ、ＳＴ
１）を具備し、該分配装置は、供給される連続ビット・
ストリーム（ＤＡＴｉｎ）を相続く信号セグメントに分
割し、その場合、該信号セグメントの各ビット数を画一
的に、所定の情報ビット数をも含めて、１つの情報セル
の情報フィールドで有効信号として伝送可能なビットの
数に対応するように設定し、更に、前記分配装置は相続
く制御サイクルにおいてそれぞれ、関連のビット・レー
ト比に対応する数の信号セグメントを所定のシーケンス
で、前記ＡＴＭ網の関連の内部入力部（Ｅ１乃至Ｅｍ）
と接続されたパケット化装置（ＥＰ１、Ｍｘ１；...；
ＥＰｍ、Ｍｘｍ；ＳＴ１）に分配し、 前記パケット化装置は、各制御サイクル中、それぞれ、
入力された信号セグメントを、全パケット化装置に対し
て画一的で単に制御サイクル毎に変化する信号セグメン
ト・シーケンス番号の形態にある情報ビットと共に情報
セルに挿入して、該情報セルを前記ＡＴＭ網の関連の内
部入力部に供給し、 少なくとも１つの第２のセグメント処理装置（ＡＷＥ）
を設け、該装置（ＡＷＥ）は、各出線（ＡＬ）に接続す
るとともに、関連のビット・レート比に対応する前記内
部入力部（Ｅ１乃至Ｅｍ）の数に相関する数の前記ＡＴ
Ｍ網の出力部（Ａ１乃至Ａｍ）に接続し、 前記第２のセグメント処理装置は、前記内部出力部に接
続されたパケット分解装置（ＥＳ１、ＳＰ１；...；Ｅ
Ｓｍ、ＳＰｍ；ＳＴ２）を具備し、該パケット分解装置
は、関連の前記内部入力部に現れる情報セルからそれぞ
れ、該情報セルに含まれる信号セグメント並びに信号セ
グメント・シーケンス番号を取り出して、各信号セグメ
ントを前記信号セグメント・シーケンス番号に従い、先
ず、前記信号セグメント・シーケンス番号に対応する書
込みアドレスで関連のランダム・アクセス・メモリ（Ｒ
ＡＭ）に中間記憶し、前記パケット分解装置に関連の各
ランダム・アクセス・メモリ（ＲＡＭ）は相続く制御サ
イクルで、それぞれ、画一的で制御サイクル毎に変化す
る読出しアドレスに従って制御可能であり、前記ランダ
ム・アクセス・メモリは、順次前記所定のシーケンスに
対応するシーケンスでそれぞれ、前記読出しアドレスに
格納された信号セグメントを順序化し、 前記順序化された信号セグメントは、相互に継ぎ合され
て前記パケット分解装置に後続して各出線（ＡＬ）に接
続されているマルチプレクサ装置（Ｍｕｘ）で、連続し
たビット・ストリーム（ＤＡＴｏｕｔ)に合成されるこ
とを特徴とする伝送回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4221477 | 1992-06-30 | ||
| DE4221477.7 | 1992-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690245A true JPH0690245A (ja) | 1994-03-29 |
Family
ID=6462172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5161793A Withdrawn JPH0690245A (ja) | 1992-06-30 | 1993-06-30 | Ａｔｍ網を介して連続ビット・ストリームを伝送する方法及び回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5343468A (ja) |
| EP (1) | EP0576856A3 (ja) |
| JP (1) | JPH0690245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960020529A (ko) * | 1994-11-01 | 1996-06-17 | 스티븐 알. 바쏠로뮤 | 다중 매체 통신 시스템용 비디오 전송율 정합 기법 및 장치 |
| JP2010226201A (ja) * | 2009-03-19 | 2010-10-07 | Fujitsu Ltd | 伝送装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI98773C (fi) * | 1994-02-28 | 1997-08-11 | Nokia Telecommunications Oy | Menetelmä liikenteen jakamiseksi ATM-tekniikalla toteutetussa tietoliikenneverkossa |
| US5612956A (en) * | 1995-12-15 | 1997-03-18 | General Instrument Corporation Of Delaware | Reformatting of variable rate data for fixed rate communication |
| DE19604245C2 (de) * | 1996-02-06 | 2000-07-06 | Siemens Ag | Verfahren zum Übertragen von Zeitmultiplexkanalform-Digitalsignalen über eine ATM-Übertragungseinrichtung |
| US6052371A (en) * | 1996-03-14 | 2000-04-18 | Telefonaktiebolaget L M Ericsson (Publ) | System and method for the communication of operation and maintenance, administration and provisioning information over an asynchronous transfer mode network |
| US6205143B1 (en) | 1996-03-14 | 2001-03-20 | Telefonaktiebolaget L M Ericsson | System supporting variable bandwidth asynchronous transfer mode network access for wireline and wireless communications |
| US6320865B1 (en) | 1996-06-10 | 2001-11-20 | University Of Maryland At College Park | Method and apparatus for implementing time-based data flow control and network implementation thereof |
| US5875192A (en) * | 1996-12-12 | 1999-02-23 | Pmc-Sierra Ltd. | ATM inverse multiplexing system |
| JP3816216B2 (ja) * | 1997-10-28 | 2006-08-30 | 富士通株式会社 | 低速データをビット多重するセル伝送システム |
| JPH11154954A (ja) | 1997-11-20 | 1999-06-08 | Hitachi Ltd | Ａｔｍスイッチ |
| US6535487B1 (en) * | 1998-02-12 | 2003-03-18 | Nec Usa, Inc. | Connection splitting: an efficient way of reducing call blocking in ATM |
| EP0982970B1 (en) * | 1998-08-21 | 2006-10-04 | Nippon Telegraph and Telephone Corporation | ATM switch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5128929A (en) * | 1988-11-15 | 1992-07-07 | Nec Corporation | Time division switching system capable of broad band communications service |
| EP0384936B1 (de) * | 1989-03-03 | 1994-06-15 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Weiterleiten von auf Zubringerleitungen übertragenen Nachrichtenpaketen über eine Paketvermittlungseinrichtung |
| JP2677418B2 (ja) * | 1989-06-22 | 1997-11-17 | 富士通株式会社 | Ａｔｍスイッチの系切換方式 |
| IT1237668B (it) * | 1989-10-31 | 1993-06-15 | Telettra Lab Telefon | Sistema e multiplatore/demultiplatore per la trasmissione/ricezione di informazione digitale televisiva. |
| JPH03207197A (ja) * | 1990-01-09 | 1991-09-10 | Fujitsu Ltd | ディジタルクロスコネクト装置 |
-
1993
- 1993-06-03 EP EP93108944A patent/EP0576856A3/de not_active Withdrawn
- 1993-06-28 US US08/082,376 patent/US5343468A/en not_active Expired - Fee Related
- 1993-06-30 JP JP5161793A patent/JPH0690245A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960020529A (ko) * | 1994-11-01 | 1996-06-17 | 스티븐 알. 바쏠로뮤 | 다중 매체 통신 시스템용 비디오 전송율 정합 기법 및 장치 |
| JP2010226201A (ja) * | 2009-03-19 | 2010-10-07 | Fujitsu Ltd | 伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0576856A3 (en) | 1996-07-03 |
| US5343468A (en) | 1994-08-30 |
| EP0576856A2 (de) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0406842B1 (en) | Packet switch network for communication using packet having virtual connection identifier VCI | |
| US5577037A (en) | Method of processing inclusively STM signals and ATM signals and switching system employing the same | |
| JP3096051B2 (ja) | Ａｔｍシステム用スイッチ回路網およびスイッチ―回路網モジュール | |
| EP0574864B1 (en) | Optical switch for fast cell switching networks | |
| JPH06177907A (ja) | セル伝送方法及び回路装置 | |
| US5557610A (en) | Cell switch fabric chip | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JPH07504789A (ja) | パケット交換機におけるリンクのグルーピング方法 | |
| JPH0690245A (ja) | Ａｔｍ網を介して連続ビット・ストリームを伝送する方法及び回路装置 | |
| US6101184A (en) | Data switching method and data switching apparatus for efficiently handling scan data in information communication network | |
| CA2020814C (en) | Packet concentrator and packet switching system | |
| US20030012214A1 (en) | Hybrid time switch as a rotator tandem | |
| CA2173948C (en) | Synchronizing circuit arrangement | |
| JP3204996B2 (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
| US5715251A (en) | Local network including concentric main and relief rings | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| JPH07336354A (ja) | Ｓｔｍデータ／ａｔｍセル変換方法及び装置 | |
| US6522669B1 (en) | Devices and methods relating to telecommunications equipment | |
| WO1998036541A1 (en) | System for data transmission between a central unit and a plurality of peripheral units through a high speed synchronous bus | |
| US5784367A (en) | Method and device for communications between plural terminals, compatible with the ARINC 629 standard | |
| JPH09121212A (ja) | Ｆｃ／ａｔｍ網相互変換装置における多重／分離方式 | |
| JPH08149137A (ja) | Ｓｔｍ−ａｔｍ変換装置 | |
| JPH1174892A (ja) | セル交換機 | |
| CA2318186A1 (en) | Method of transmission and transmission system | |
| JP2972683B2 (ja) | ヘッダ変換回路およびセル分配方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |