JP2922871B2 - スイッチドリラクタンスモータ駆動装置 - Google Patents
スイッチドリラクタンスモータ駆動装置Info
- Publication number
- JP2922871B2 JP2922871B2 JP9229922A JP22992297A JP2922871B2 JP 2922871 B2 JP2922871 B2 JP 2922871B2 JP 9229922 A JP9229922 A JP 9229922A JP 22992297 A JP22992297 A JP 22992297A JP 2922871 B2 JP2922871 B2 JP 2922871B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- switching element
- reluctance motor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
- H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
- H02P25/08—Reluctance motors
- H02P25/098—Arrangements for reducing torque ripple
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
- H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
- H02P25/08—Reluctance motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
- Synchronous Machinery (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、モータ駆動装置、
特にスイッチドリラクタンスモータ（ＳＲＭ）の駆動に
好適なモータの駆動装置に関する。より詳しくは、スイ
ッチドリラクタンスモータの駆動の際に発生されるラジ
アルフォースを減少させ得るモータ駆動装置に関する。
特にスイッチドリラクタンスモータ（ＳＲＭ）の駆動に
好適なモータの駆動装置に関する。より詳しくは、スイ
ッチドリラクタンスモータの駆動の際に発生されるラジ
アルフォースを減少させ得るモータ駆動装置に関する。
【０００２】
【従来の技術】一般的に、スイッチドリラクタンスモー
タは図１に示すように、ステータ２とロータ４を含んで
構成される。そして、前記ステータ２の＋Ａ極と−Ａ
極、＋Ｂ極と−Ｂ極、＋Ｃ極と−Ｃ極には夫々Ａ相コイ
ル６、Ｂ相コイル８、Ｃ相コイル１０が巻かれた構造に
なっている。
タは図１に示すように、ステータ２とロータ４を含んで
構成される。そして、前記ステータ２の＋Ａ極と−Ａ
極、＋Ｂ極と−Ｂ極、＋Ｃ極と−Ｃ極には夫々Ａ相コイ
ル６、Ｂ相コイル８、Ｃ相コイル１０が巻かれた構造に
なっている。
【０００３】上記のようなスイッチドリラクタンスモー
タの駆動回路は、図２に示されたように、直流電圧を生
成するため平滑コンデンサＣと、各相コイル６、８、１
０に電圧を印可するための６個のスイッチング素子Ｑ１
〜Ｑ６、前記各相コイル６、８、１０に電圧を印加後、
前記各スイッチング素子Ｑ１〜Ｑ６が‘オフ’時に生成
される逆起電圧を環流させるための６個のダイオードＤ
１〜Ｄ６を含んで構成されている。
タの駆動回路は、図２に示されたように、直流電圧を生
成するため平滑コンデンサＣと、各相コイル６、８、１
０に電圧を印可するための６個のスイッチング素子Ｑ１
〜Ｑ６、前記各相コイル６、８、１０に電圧を印加後、
前記各スイッチング素子Ｑ１〜Ｑ６が‘オフ’時に生成
される逆起電圧を環流させるための６個のダイオードＤ
１〜Ｄ６を含んで構成されている。
【０００４】この際、前記Ａ相スイッチング素子Ｑ１、
Ｑ２の動作を制御するゲート信号を生成する装置は図３
に示したように、パルス幅変調
Ｑ２の動作を制御するゲート信号を生成する装置は図３
に示したように、パルス幅変調
【ＰＷＭ】信号を生成するオシレイタ１２と、該オシレ
イタ１２から生成されたパルス幅変調
イタ１２から生成されたパルス幅変調
【ＰＷＭ】信号とロータ４がステータ２のＡ相極に位置
される時、Ａ相位置センサ１４から出力されたロータ位
置信号を論理積し出力する論理積ゲート１６を含んでな
る。前記論理積ゲート１６から出力された信号はスイッ
チング素子Ｑ１のゲート端に入力され、前記Ａ相位置セ
ンサ１４から出力された信号はスイッチング素子Ｑ２の
ゲート端に入力される。
される時、Ａ相位置センサ１４から出力されたロータ位
置信号を論理積し出力する論理積ゲート１６を含んでな
る。前記論理積ゲート１６から出力された信号はスイッ
チング素子Ｑ１のゲート端に入力され、前記Ａ相位置セ
ンサ１４から出力された信号はスイッチング素子Ｑ２の
ゲート端に入力される。
【０００５】上記のように、スイッチドリラクタンスモ
ータのＡ相に電源を印加するためスイッチング素子Ｑ
１、Ｑ２のゲート端に動作信号を与えスイッチング素子
Ｑ１、Ｑ２を動作させると、ステータ２のＡ相コイル６
に電流が流れ、前記ステータ２の＋Ａ極と−Ａ極が磁化
され、磁化されたＡ相極は近傍位置のロータ４を引き寄
せる引寄力を発生してロータ４を回転させる。
ータのＡ相に電源を印加するためスイッチング素子Ｑ
１、Ｑ２のゲート端に動作信号を与えスイッチング素子
Ｑ１、Ｑ２を動作させると、ステータ２のＡ相コイル６
に電流が流れ、前記ステータ２の＋Ａ極と−Ａ極が磁化
され、磁化されたＡ相極は近傍位置のロータ４を引き寄
せる引寄力を発生してロータ４を回転させる。
【０００６】上記と同様に、Ｂ相コイル８、Ｃ相コイル
１０に印加される電流も前記Ａ相と同一の動作により印
加されＡ相ーＢ相ーＣ相の順にステータ２が磁化され、
その力でロータ４が回転されてスイッチドリラクタンス
モータは回転を続けるようになる。
１０に印加される電流も前記Ａ相と同一の動作により印
加されＡ相ーＢ相ーＣ相の順にステータ２が磁化され、
その力でロータ４が回転されてスイッチドリラクタンス
モータは回転を続けるようになる。
【０００７】
【発明が解決しようとする課題】ところで、上記のよう
な従来のスイッチドリラクタンスモータは、スイッチン
グ素子が‘オフ’される時点でラジアルフォースが発生
される。特に、上端スイッチング素子と下端スイッチン
グ素子が同時に‘オフ’されることによって大きなラジ
アルフォースが発生し、このラジアルフォースによりモ
ータの騒音が増大してしまうという問題点があった。
な従来のスイッチドリラクタンスモータは、スイッチン
グ素子が‘オフ’される時点でラジアルフォースが発生
される。特に、上端スイッチング素子と下端スイッチン
グ素子が同時に‘オフ’されることによって大きなラジ
アルフォースが発生し、このラジアルフォースによりモ
ータの騒音が増大してしまうという問題点があった。
【０００８】一方、日本国公開特許公報平２−１２３９
９７号に公開されたリラクタンスモータの駆動装置は、
固定子の各相磁極に設けられた相巻線を予め定められた
順に通電することにより回転子の突極にトルクを印加し
駆動させる可変リラクタンスモータの駆動装置におい
て、前記相磁極ごとに前記固定子の相磁極に対する前記
回転子突極のあらかじめ定められた２個の相対位置を夫
々検出する位置検出手段と、該検出手段により最初の相
対位置が検出された時から時間を計算し始め所定時間を
計算する時間計算手段と、該時間計算手段が所定時間を
計算した時点と前記位置検出手段により次回の相対位置
が検出された時点中、早い時点で前記相巻線への通電を
始め、遅い時点で前記相巻線への通電を停止する通電制
御手段を含んで構成されている。
９７号に公開されたリラクタンスモータの駆動装置は、
固定子の各相磁極に設けられた相巻線を予め定められた
順に通電することにより回転子の突極にトルクを印加し
駆動させる可変リラクタンスモータの駆動装置におい
て、前記相磁極ごとに前記固定子の相磁極に対する前記
回転子突極のあらかじめ定められた２個の相対位置を夫
々検出する位置検出手段と、該検出手段により最初の相
対位置が検出された時から時間を計算し始め所定時間を
計算する時間計算手段と、該時間計算手段が所定時間を
計算した時点と前記位置検出手段により次回の相対位置
が検出された時点中、早い時点で前記相巻線への通電を
始め、遅い時点で前記相巻線への通電を停止する通電制
御手段を含んで構成されている。
【０００９】すなわち、時間計算手段が所定時間を計算
した時点と位置検出手段が次の相対位置を検出した時点
中、早い時点で通電制御手段が相巻線への通電を開始
し、遅い時点で相巻線への通電を停止する。
した時点と位置検出手段が次の相対位置を検出した時点
中、早い時点で通電制御手段が相巻線への通電を開始
し、遅い時点で相巻線への通電を停止する。
【００１０】従って、スイッチドリラクタンスモータの
回転速度が遅くなると相巻線への通電開始の回転角が進
角側に移動し回転速度が早くなると通電開始の回転角が
遅角側に移動し負荷変動による回転速度の変動を抑制す
る。
回転速度が遅くなると相巻線への通電開始の回転角が進
角側に移動し回転速度が早くなると通電開始の回転角が
遅角側に移動し負荷変動による回転速度の変動を抑制す
る。
【００１１】本発明は上記のような従来の問題点を解消
するためになされたものであって、スイッチドリラクタ
ンスモータの駆動時に発生されるラジアルフォースを減
少させることにより、スイッチドリラクタンスモータの
騒音を減少させることを可能とするモータ駆動装置を提
供することにその目的がある。
するためになされたものであって、スイッチドリラクタ
ンスモータの駆動時に発生されるラジアルフォースを減
少させることにより、スイッチドリラクタンスモータの
騒音を減少させることを可能とするモータ駆動装置を提
供することにその目的がある。
【００１２】
【課題を解決するための手段】上記のような目的を達成
するため、本発明によるスイッチドリラクタンスモータ
駆動装置は、スイッチドリラクタンスモータの各相コイ
ルの上端に配置される上端スイッチング素子と下端に配
置される下端スイッチング素子とを用いて該各相コイル
への電流供給を制御するモータ駆動回路であって、パル
ス幅変調信号を生成するパルス幅変調信号生成器と、
スイッチドリラクタンスモータのロータの位置を感知し
ロータ位置信号を出力する位置センサと、前記パルス幅
変調信号と前記ロータ位置信号を組合わせて前記上端ス
イッチング素子のゲート制御信号として出力する上端ゲ
ート制御信号生成器と、前記ロータ位置信号が入力され
て前記上端スイッチング素子のゲート制御信号より所定
時間延長された前記下端スイッチング素子のゲート制御
信号を生成して出力する下端ゲート制御信号生成器とを
を備え、前記下端ゲート制御信号生成器における、前記
上端ゲート信号に対する前記下端ゲート制御信号の延長
時間であるところの前記所定時間は、前記上端スイッチ
ング素子のオフによって生じるラジアルフォースを前記
下端スイッチング素子のオフによって生じるラジアルフ
ォースによって相殺可能とする時間であることを特徴と
する。
するため、本発明によるスイッチドリラクタンスモータ
駆動装置は、スイッチドリラクタンスモータの各相コイ
ルの上端に配置される上端スイッチング素子と下端に配
置される下端スイッチング素子とを用いて該各相コイル
への電流供給を制御するモータ駆動回路であって、パル
ス幅変調信号を生成するパルス幅変調信号生成器と、
スイッチドリラクタンスモータのロータの位置を感知し
ロータ位置信号を出力する位置センサと、前記パルス幅
変調信号と前記ロータ位置信号を組合わせて前記上端ス
イッチング素子のゲート制御信号として出力する上端ゲ
ート制御信号生成器と、前記ロータ位置信号が入力され
て前記上端スイッチング素子のゲート制御信号より所定
時間延長された前記下端スイッチング素子のゲート制御
信号を生成して出力する下端ゲート制御信号生成器とを
を備え、前記下端ゲート制御信号生成器における、前記
上端ゲート信号に対する前記下端ゲート制御信号の延長
時間であるところの前記所定時間は、前記上端スイッチ
ング素子のオフによって生じるラジアルフォースを前記
下端スイッチング素子のオフによって生じるラジアルフ
ォースによって相殺可能とする時間であることを特徴と
する。
【００１３】
【発明の実施形態】以下、添付された図面を参照して本
発明の一実施形態を詳しく説明する。
発明の一実施形態を詳しく説明する。
【００１４】図４は本発明の実施形態によるスイッチド
リラクタンスモータの駆動装置の回路図である。本発明
の実施形態によるスイッチドリラクタンスモータの駆動
装置は、パルス幅変調信号生成器２０と、Ａ相位置セン
サ２２−１、Ｂ相位置センサ２２−２、Ｃ相位置センサ
２２−３、第１乃至第３遅延器２４−１、２４−２、２
４−３、第１乃至第３のインバータ部２６−１、２６−
２、２６−３、第４乃至第６のインバータ部２８−１、
２８−２、２８−３及び第１乃至第３の論理積ゲート３
０−１、３０−２、３０−３とからなる。
リラクタンスモータの駆動装置の回路図である。本発明
の実施形態によるスイッチドリラクタンスモータの駆動
装置は、パルス幅変調信号生成器２０と、Ａ相位置セン
サ２２−１、Ｂ相位置センサ２２−２、Ｃ相位置センサ
２２−３、第１乃至第３遅延器２４−１、２４−２、２
４−３、第１乃至第３のインバータ部２６−１、２６−
２、２６−３、第４乃至第６のインバータ部２８−１、
２８−２、２８−３及び第１乃至第３の論理積ゲート３
０−１、３０−２、３０−３とからなる。
【００１５】前記パルス幅変調信号生成器２０はパルス
幅変調信号を生成して出力するようになっており、上記
Ａ相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２
−３はステータのＡ相、Ｂ相、Ｃ相極に夫々設けられ、
ロータ（図示せず）が前記ステータのＡ相、Ｂ相、Ｃ相
極に位置される時、これを感知してＡ相、Ｂ相、Ｃ相ロ
ータ位置信号を夫々出力する。
幅変調信号を生成して出力するようになっており、上記
Ａ相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２
−３はステータのＡ相、Ｂ相、Ｃ相極に夫々設けられ、
ロータ（図示せず）が前記ステータのＡ相、Ｂ相、Ｃ相
極に位置される時、これを感知してＡ相、Ｂ相、Ｃ相ロ
ータ位置信号を夫々出力する。
【００１６】さらに、第１乃至第３の遅延器２４−１、
２４−２、２４−３は前記Ａ相、Ｂ相、Ｃ相位置センサ
２２−１、２２−２、２２−３の出力端と前記第１乃至
第３のインバータ部２６−１、２６−２、２６−３の入
力端間に順方向に夫々連結された第１乃至第３のダイオ
ードＤ１、Ｄ２、Ｄ３と、前記第１乃至第３のダイオー
ドＤ１、Ｄ２、Ｄ３にそれぞれ並列に連結された第１乃
至第３の可変抵抗ＶＲ１、ＶＲ２、ＶＲ３及び前記ダイ
オードＤ１、Ｄ２、Ｄ３及び可変抵抗ＶＲ１、ＶＲ２、
ＶＲ３の出力端と、前記第１乃至第３のインバータ部２
６−１、２６−２、２６−３の入力端に一端が共通に夫
々連結され、他端が接地に夫々連結された第１乃至第３
のキャパシターＣ１、Ｃ２、Ｃ３とからなり、前記Ａ
相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２−
３から出力されたＡ相、Ｂ相、Ｃ相ロータ位置信号を遅
延させて出力するようになっている。
２４−２、２４−３は前記Ａ相、Ｂ相、Ｃ相位置センサ
２２−１、２２−２、２２−３の出力端と前記第１乃至
第３のインバータ部２６−１、２６−２、２６−３の入
力端間に順方向に夫々連結された第１乃至第３のダイオ
ードＤ１、Ｄ２、Ｄ３と、前記第１乃至第３のダイオー
ドＤ１、Ｄ２、Ｄ３にそれぞれ並列に連結された第１乃
至第３の可変抵抗ＶＲ１、ＶＲ２、ＶＲ３及び前記ダイ
オードＤ１、Ｄ２、Ｄ３及び可変抵抗ＶＲ１、ＶＲ２、
ＶＲ３の出力端と、前記第１乃至第３のインバータ部２
６−１、２６−２、２６−３の入力端に一端が共通に夫
々連結され、他端が接地に夫々連結された第１乃至第３
のキャパシターＣ１、Ｃ２、Ｃ３とからなり、前記Ａ
相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２−
３から出力されたＡ相、Ｂ相、Ｃ相ロータ位置信号を遅
延させて出力するようになっている。
【００１７】さらに、第１乃至第３の可変抵抗ＶＲ１、
ＶＲ２、ＶＲ３は前記第１乃至第３のダイオードＤ１、
Ｄ２、Ｄ３で遅延されるＡ相、Ｂ相、Ｃ相ロータ位置セ
ンサ信号の長さを調整するためのものであって、外部か
らの操作により抵抗値が可変され前記第１乃至第３のダ
イオードＤ１、Ｄ２、Ｄ３により遅延される前記Ａ相、
Ｂ相、Ｃ相ロータ位置信号の長さを調整するようになっ
ている。信号の長さの調整については、図５を参照して
後述する。
ＶＲ２、ＶＲ３は前記第１乃至第３のダイオードＤ１、
Ｄ２、Ｄ３で遅延されるＡ相、Ｂ相、Ｃ相ロータ位置セ
ンサ信号の長さを調整するためのものであって、外部か
らの操作により抵抗値が可変され前記第１乃至第３のダ
イオードＤ１、Ｄ２、Ｄ３により遅延される前記Ａ相、
Ｂ相、Ｃ相ロータ位置信号の長さを調整するようになっ
ている。信号の長さの調整については、図５を参照して
後述する。
【００１８】また、前記第１乃至第３のインバータ部２
６−１、２６−２、２６−３は夫々相互に直列連結され
た２個のインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３、Ｉ
ＮＶ４、ＩＮＶ５、ＩＮＶ６とからなり、前記第１乃至
第３遅延器２４−１、２４−２、２４−３から夫々遅延
され出力された信号を２回反転させ方形波を作ってか
ら、その方形波を下端スイッチング素子Ｑ２、Ｑ４、Ｑ
６のゲート信号としてそれぞれ出力するようになってい
る。
６−１、２６−２、２６−３は夫々相互に直列連結され
た２個のインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３、Ｉ
ＮＶ４、ＩＮＶ５、ＩＮＶ６とからなり、前記第１乃至
第３遅延器２４−１、２４−２、２４−３から夫々遅延
され出力された信号を２回反転させ方形波を作ってか
ら、その方形波を下端スイッチング素子Ｑ２、Ｑ４、Ｑ
６のゲート信号としてそれぞれ出力するようになってい
る。
【００１９】また、前記第４乃至第６のインバータ部２
８−１、２８−２、２８−３は夫々相互に直列連結され
た２個のインバータＩＮＶ７、ＩＮＶ８、ＩＮＶ９、Ｉ
ＮＶ１０、ＩＮＶ１１、ＩＮＶ１２とからなり、前記Ａ
相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２−
３から出力された信号を２回反転させ方形波を作ってか
ら、第１乃至第３の論理積ゲート３０−１、３０−２、
３０−３として出力するようになっている。
８−１、２８−２、２８−３は夫々相互に直列連結され
た２個のインバータＩＮＶ７、ＩＮＶ８、ＩＮＶ９、Ｉ
ＮＶ１０、ＩＮＶ１１、ＩＮＶ１２とからなり、前記Ａ
相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２−
３から出力された信号を２回反転させ方形波を作ってか
ら、第１乃至第３の論理積ゲート３０−１、３０−２、
３０−３として出力するようになっている。
【００２０】また、前記第１乃至第３の論理積ゲート３
０−１、３０−２、３０−３は前記パルス幅変調信号生
成器２０から出力されたパルス幅変調信号と前記第４乃
至第６のインバータ部２８−１、２８−２、２８−３か
ら出力された信号を夫々論理積してスイッチドリラクタ
ンスモータの駆動回路の上端スイッチング素子Ｑ１、Ｑ
３、Ｑ５のゲート信号に夫々出力するようになってい
る。
０−１、３０−２、３０−３は前記パルス幅変調信号生
成器２０から出力されたパルス幅変調信号と前記第４乃
至第６のインバータ部２８−１、２８−２、２８−３か
ら出力された信号を夫々論理積してスイッチドリラクタ
ンスモータの駆動回路の上端スイッチング素子Ｑ１、Ｑ
３、Ｑ５のゲート信号に夫々出力するようになってい
る。
【００２１】次に、上記のごとく構成された本発明によ
るスイッチドリラクタンスモータの駆動装置の作用につ
いて図５乃至図７を参照して詳細に説明する。
るスイッチドリラクタンスモータの駆動装置の作用につ
いて図５乃至図７を参照して詳細に説明する。
【００２２】スイッチドリラクタンスモータが設けられ
たＡ相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２
２−３は、ロータがステータのＡ相、Ｂ相、Ｃ相極に夫
々位置される時にこれを感知してＡ相、Ｂ相、Ｃ相ロー
タ位置信号を夫々出力する。
たＡ相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２
２−３は、ロータがステータのＡ相、Ｂ相、Ｃ相極に夫
々位置される時にこれを感知してＡ相、Ｂ相、Ｃ相ロー
タ位置信号を夫々出力する。
【００２３】さらに、第１乃至第３の遅延器２４−１、
２４−２、２４−３は、前記Ａ相、Ｂ相、Ｃ相位置信号
を遅延させ第１乃至第３のインバータ部２６−１、２６
−２、２６−３に夫々出力する。すなわち、前記第１乃
至第３のインバータ部２６−１、２６−２、２６−３の
第１乃至第３のダイオードＤ１、Ｄ２、Ｄ３が前記Ａ
相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２−
３から出力されたＡ相、Ｂ相、Ｃ相ロータ位置信号を夫
々遅延させて出力する。そして、第１乃至第３の可変抵
抗ＶＲ１、ＶＲ２、ＶＲ３は前記第１乃至第３のダイオ
ードＤ１、Ｄ２、Ｄ３で遅延されるＡ相乃至Ｃ相ロータ
位置信号の遅延の長さを調整するためのものであって、
外部からの操作により抵抗値が可変され前記第１乃至第
３のダイオードＤ１、Ｄ２、Ｄ３で遅延されるＡ相乃至
Ｃ相ロータ位置信号の長さを調整できる。
２４−２、２４−３は、前記Ａ相、Ｂ相、Ｃ相位置信号
を遅延させ第１乃至第３のインバータ部２６−１、２６
−２、２６−３に夫々出力する。すなわち、前記第１乃
至第３のインバータ部２６−１、２６−２、２６−３の
第１乃至第３のダイオードＤ１、Ｄ２、Ｄ３が前記Ａ
相、Ｂ相、Ｃ相位置センサ２２−１、２２−２、２２−
３から出力されたＡ相、Ｂ相、Ｃ相ロータ位置信号を夫
々遅延させて出力する。そして、第１乃至第３の可変抵
抗ＶＲ１、ＶＲ２、ＶＲ３は前記第１乃至第３のダイオ
ードＤ１、Ｄ２、Ｄ３で遅延されるＡ相乃至Ｃ相ロータ
位置信号の遅延の長さを調整するためのものであって、
外部からの操作により抵抗値が可変され前記第１乃至第
３のダイオードＤ１、Ｄ２、Ｄ３で遅延されるＡ相乃至
Ｃ相ロータ位置信号の長さを調整できる。
【００２４】さらに、前記第１乃至第３のインバータ部
２６−１、２６−２、２６−３の第１乃至第３のキャパ
シターＣ１、Ｃ２、Ｃ３が前記ダイオードＤ１、Ｄ２、
Ｄ３と可変抵抗ＶＲ１、ＶＲ２、ＶＲ３を通じて遅延さ
れたＡ相乃至Ｃ相ロータ位置信号を維持させ前記第１乃
至第３のインバータ部２６−１、２６−２、２６−３へ
入力する。
２６−１、２６−２、２６−３の第１乃至第３のキャパ
シターＣ１、Ｃ２、Ｃ３が前記ダイオードＤ１、Ｄ２、
Ｄ３と可変抵抗ＶＲ１、ＶＲ２、ＶＲ３を通じて遅延さ
れたＡ相乃至Ｃ相ロータ位置信号を維持させ前記第１乃
至第３のインバータ部２６−１、２６−２、２６−３へ
入力する。
【００２５】また、前記第１乃至第３のインバータ部２
６−１、２６−２、２６−３は前記第１乃至第３の遅延
器２４−１、２４−２、２４−３から出力された信号を
２回反転させることにより方形波に定型化させスイッチ
ドリラクタンスモータ駆動回路の下端スイッチング素子
Ｑ２、Ｑ４、Ｑ６のゲート信号に入力する。
６−１、２６−２、２６−３は前記第１乃至第３の遅延
器２４−１、２４−２、２４−３から出力された信号を
２回反転させることにより方形波に定型化させスイッチ
ドリラクタンスモータ駆動回路の下端スイッチング素子
Ｑ２、Ｑ４、Ｑ６のゲート信号に入力する。
【００２６】一方、第４乃至第６のインバータ部２８−
１、２８−２、２８−３は前記Ａ相、Ｂ相、Ｃ相位置セ
ンサ２２−１、２２−２、２２−３から出力された信号
を２回反転させ出力する。上記のように第４乃至第６の
インバータ部２８−１、２８−２、２８−３を使用する
理由は、スイッチドリラクタンスモータ駆動回路の上端
スイッチング素子Ｑ１、Ｑ３、Ｑ５へ入力されるゲート
信号の開始点を下端スイッチング素子Ｑ２、Ｑ４、Ｑ６
へ入力されるゲート信号の開始点と一致させるためのも
のである。
１、２８−２、２８−３は前記Ａ相、Ｂ相、Ｃ相位置セ
ンサ２２−１、２２−２、２２−３から出力された信号
を２回反転させ出力する。上記のように第４乃至第６の
インバータ部２８−１、２８−２、２８−３を使用する
理由は、スイッチドリラクタンスモータ駆動回路の上端
スイッチング素子Ｑ１、Ｑ３、Ｑ５へ入力されるゲート
信号の開始点を下端スイッチング素子Ｑ２、Ｑ４、Ｑ６
へ入力されるゲート信号の開始点と一致させるためのも
のである。
【００２７】さらに、第１乃至第３の論理積ゲート３０
−１、３０−２、３０−３はパルス幅変調信号生成器２
０から出力されたパルス幅変調信号と前記第４乃至第６
のインバータ部２８−１、２８−２、２８−３から出力
された各信号を論理積してスイッチドリラクタンスモー
タの駆動回路の上端スイッチング素子Ｑ１、Ｑ３、Ｑ５
のゲート信号へ入力する。
−１、３０−２、３０−３はパルス幅変調信号生成器２
０から出力されたパルス幅変調信号と前記第４乃至第６
のインバータ部２８−１、２８−２、２８−３から出力
された各信号を論理積してスイッチドリラクタンスモー
タの駆動回路の上端スイッチング素子Ｑ１、Ｑ３、Ｑ５
のゲート信号へ入力する。
【００２８】図５は本実施形態によるスイッチドリラク
タンスモータ駆動装置で下端スイッチング素子のゲート
制御信号が生成される過程の波形図であり、図６は本実
施形態によるスイッチドリラクタンスモータ駆動装置で
上端スイッチング素子のゲート制御信号が生成される過
程の波形図であり、図７は本実施形態によるスイッチド
リラクタンスモータ駆動装置でラジアルフォースが減衰
される過程の波形図である。図５（Ａ）に示されたよう
にＡ相位置センサ２２−１から出力されたＡ相ロータ位
置信号は第１の遅延器２４−１のダイオードＤ１を経て
図５（Ｂ）に示されたように遅延が発生する。
タンスモータ駆動装置で下端スイッチング素子のゲート
制御信号が生成される過程の波形図であり、図６は本実
施形態によるスイッチドリラクタンスモータ駆動装置で
上端スイッチング素子のゲート制御信号が生成される過
程の波形図であり、図７は本実施形態によるスイッチド
リラクタンスモータ駆動装置でラジアルフォースが減衰
される過程の波形図である。図５（Ａ）に示されたよう
にＡ相位置センサ２２−１から出力されたＡ相ロータ位
置信号は第１の遅延器２４−１のダイオードＤ１を経て
図５（Ｂ）に示されたように遅延が発生する。
【００２９】この際、前記ダイオードＤ１により遅延さ
れた幅は可変抵抗ＶＲ１により大きさが調整され、上記
のように遅延された幅の長さにより下端スイッチング素
子Ｑ２の‘オフ’時点が決定される。
れた幅は可変抵抗ＶＲ１により大きさが調整され、上記
のように遅延された幅の長さにより下端スイッチング素
子Ｑ２の‘オフ’時点が決定される。
【００３０】さらに、上記のように、可変抵抗ＶＲ１に
より遅延幅が調整された信号はキャパシターＣ１により
保持され、保持された信号は第１のインバータＩＮＶ１
で反転され図５（Ｃ）のように出力される。
より遅延幅が調整された信号はキャパシターＣ１により
保持され、保持された信号は第１のインバータＩＮＶ１
で反転され図５（Ｃ）のように出力される。
【００３１】すなわち、上記第１のインバータＩＮＶ１
は自身のロジックレベルにより前記第１の遅延器２４−
１から入力された信号を定型化して方形波を出力する。
は自身のロジックレベルにより前記第１の遅延器２４−
１から入力された信号を定型化して方形波を出力する。
【００３２】また、前記第１のインバータＩＮＶ２から
出力された信号は第２のインバータＩＮＶ２により再度
反転され図５（Ｄ）に示されたような信号が出力され
る。そして、この信号がスイッチドリラクタンスモータ
駆動回路の下端スイッチング素子Ｑ２のゲート制御信号
として、下端スイッチング素子Ｑ２のゲートに入力され
る。
出力された信号は第２のインバータＩＮＶ２により再度
反転され図５（Ｄ）に示されたような信号が出力され
る。そして、この信号がスイッチドリラクタンスモータ
駆動回路の下端スイッチング素子Ｑ２のゲート制御信号
として、下端スイッチング素子Ｑ２のゲートに入力され
る。
【００３３】この際、図５（Ｅ）に示されたように、下
端スイッチング素子Ｑ２のゲート制御信号はＡ相ロータ
位置信号より所定時間Ｔｄだけ遅延される。
端スイッチング素子Ｑ２のゲート制御信号はＡ相ロータ
位置信号より所定時間Ｔｄだけ遅延される。
【００３４】一方、上記のような過程によりスイッチド
リラクタンスモータ駆動回路の下端スイッチング素子Ｑ
２のゲート信号が入力される間に、前記Ａ相位置センサ
２２−１から出力されたＡ相ロータ位置信号は第４のイ
ンバータ部２８−１に入力される。
リラクタンスモータ駆動回路の下端スイッチング素子Ｑ
２のゲート信号が入力される間に、前記Ａ相位置センサ
２２−１から出力されたＡ相ロータ位置信号は第４のイ
ンバータ部２８−１に入力される。
【００３５】さらに、前記第４のインバータ部２８−１
のインバータＩＮＶ７は図６（Ｂ）に示されたようなＡ
相ロータ位置信号を反転させ、図６（Ｃ）に示されたよ
うな信号を出力する。
のインバータＩＮＶ７は図６（Ｂ）に示されたようなＡ
相ロータ位置信号を反転させ、図６（Ｃ）に示されたよ
うな信号を出力する。
【００３６】また、前記第４のインバータ部２８−１の
インバータＩＮＶ８は図６（Ｃ）に示されたような入力
信号を反転させ図６（Ｄ）に示されたような信号を出力
する。
インバータＩＮＶ８は図６（Ｃ）に示されたような入力
信号を反転させ図６（Ｄ）に示されたような信号を出力
する。
【００３７】また、第１の論理積ゲート３０−１はパル
ス幅変調信号生成器２０から出力された図６（Ａ）のよ
うなパルス幅変調信号と前記第４のインバータ部２８−
１から出力された信号を論理積して図６（Ｅ）に示され
たようなパルス幅変調信号を出力する。この結果、図６
（Ｇ）に示されるような信号が、スイッチドリラクタン
スモータ駆動回路の上端スイッチング素子Ｑ１のゲート
制御信号として、上端スイッチング素子Ｑ１のゲートに
入力される。
ス幅変調信号生成器２０から出力された図６（Ａ）のよ
うなパルス幅変調信号と前記第４のインバータ部２８−
１から出力された信号を論理積して図６（Ｅ）に示され
たようなパルス幅変調信号を出力する。この結果、図６
（Ｇ）に示されるような信号が、スイッチドリラクタン
スモータ駆動回路の上端スイッチング素子Ｑ１のゲート
制御信号として、上端スイッチング素子Ｑ１のゲートに
入力される。
【００３８】本実施形態では上記のように上端スイッチ
ング素子Ｑ１のゲート制御信号の長さが下端スイッチン
グ素子Ｑ２のゲート制御信号の長さより短くなるため、
上端スイッチング素子Ｑ１が下端スイッチング素子Ｑ２
より速やかに‘オフ’される。
ング素子Ｑ１のゲート制御信号の長さが下端スイッチン
グ素子Ｑ２のゲート制御信号の長さより短くなるため、
上端スイッチング素子Ｑ１が下端スイッチング素子Ｑ２
より速やかに‘オフ’される。
【００３９】ここで、上端スイッチング素子Ｑ１が‘オ
フ’される時点と下端スイッチング素子Ｑ２が‘オフ’
される時点との間Ｔｄで図７（Ａ）に示されたＡ部分と
同様のラジアルフォースＲ−Ｆ１が発生する。下端スイ
ッチング素子Ｑ２は前記上端スイッチング素子Ｑ１に比
べ所定時間Ｔｄだけ遅延されて‘オフ’され、この結
果、図７（Ｂ）に示されたＣと同様のラジアルフォース
Ｒ−Ｆ２が発生される。
フ’される時点と下端スイッチング素子Ｑ２が‘オフ’
される時点との間Ｔｄで図７（Ａ）に示されたＡ部分と
同様のラジアルフォースＲ−Ｆ１が発生する。下端スイ
ッチング素子Ｑ２は前記上端スイッチング素子Ｑ１に比
べ所定時間Ｔｄだけ遅延されて‘オフ’され、この結
果、図７（Ｂ）に示されたＣと同様のラジアルフォース
Ｒ−Ｆ２が発生される。
【００４０】従って、上端スイッチング素子Ｑ１と下端
スイッチング素子Ｑ２が‘オフ’される時に発生される
ラジアルフォースが相互相殺され、図７（Ｃ）に示され
たようにラジアルフォースＲ−Ｆ３が減衰するのであ
る。
スイッチング素子Ｑ２が‘オフ’される時に発生される
ラジアルフォースが相互相殺され、図７（Ｃ）に示され
たようにラジアルフォースＲ−Ｆ３が減衰するのであ
る。
【００４１】以上のように、本実施形態は上端スイッチ
ング素子Ｑ１と下端スイッチング素子Ｑ２の‘オフ’さ
れる時点を制御して相互に異なる時点でラジアルフォー
スを発生させることによってラジアルフォースを相互相
殺させ、ラジアルフォースの大きさを減少させるのであ
る。
ング素子Ｑ１と下端スイッチング素子Ｑ２の‘オフ’さ
れる時点を制御して相互に異なる時点でラジアルフォー
スを発生させることによってラジアルフォースを相互相
殺させ、ラジアルフォースの大きさを減少させるのであ
る。
【００４２】すなわち、スイッチドリラクタンスモータ
のステータに巻回されたＡ相コイルに電流が供給された
後、上端スイッチング素子Ｑ１が‘オフ’される時に発
生されるラジアルフォースは下端スイッチング素子Ｑ２
が前記上端スイッチング素子Ｑ１より所定時間Ｔｄだけ
ディレーになった後に‘オフ’されることにより発生さ
れたラジアルフォースが相互相殺されて減少されること
により、スイッチドリラクタンスモータの騒音が減少さ
れるようになる。
のステータに巻回されたＡ相コイルに電流が供給された
後、上端スイッチング素子Ｑ１が‘オフ’される時に発
生されるラジアルフォースは下端スイッチング素子Ｑ２
が前記上端スイッチング素子Ｑ１より所定時間Ｔｄだけ
ディレーになった後に‘オフ’されることにより発生さ
れたラジアルフォースが相互相殺されて減少されること
により、スイッチドリラクタンスモータの騒音が減少さ
れるようになる。
【００４３】さらに、Ａ相動作が終了された後、Ｂ相と
Ｃ相は前記Ａ相の動作と同一の順に動作するようにな
り、スイッチドリラクタンスモータが回転を続ける時、
続けて減少されたラジアルフォースが作用されることに
よりラジアルフォースにより発生されるスイッチドリラ
クタンスモータの騒音が減少される。
Ｃ相は前記Ａ相の動作と同一の順に動作するようにな
り、スイッチドリラクタンスモータが回転を続ける時、
続けて減少されたラジアルフォースが作用されることに
よりラジアルフォースにより発生されるスイッチドリラ
クタンスモータの騒音が減少される。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
スイッチドリラクタンスモータの駆動時に発生されるラ
ジアルフォースを減少させることにより、スイッチドリ
ラクタンスモータの騒音を減少させることができる。
スイッチドリラクタンスモータの駆動時に発生されるラ
ジアルフォースを減少させることにより、スイッチドリ
ラクタンスモータの騒音を減少させることができる。
【００４５】
【図１】通常のスイッチドリラクタンスモータの概略構
造図である。
造図である。
【図２】従来のスイッチドリラクタンスモータの駆動回
路図である。
路図である。
【図３】図２に示されたスイッチング素子のゲート制御
回路の概略ブロック図である。
回路の概略ブロック図である。
【図４】本発明の一実施形態によるスイッチドリラクタ
ンスモータの駆動装置の回路図である。
ンスモータの駆動装置の回路図である。
【図５】本発明の一実施形態によるスイッチドリラクタ
ンスモータの駆動装置での下端スイッチング素子のゲー
ト制御信号が生成される過程の波形図である。
ンスモータの駆動装置での下端スイッチング素子のゲー
ト制御信号が生成される過程の波形図である。
【図６】本発明の一実施形態によるスイッチドリラクタ
ンスモータの駆動装置での上端スイッチング素子のゲー
ト制御信号が生成される過程の波形図である。
ンスモータの駆動装置での上端スイッチング素子のゲー
ト制御信号が生成される過程の波形図である。
【図７】本発明の一実施形態によるスイッチドリラクタ
ンスモータの駆動装置でのラジアルフォースが減衰され
る過程の波形図である。
ンスモータの駆動装置でのラジアルフォースが減衰され
る過程の波形図である。
２０ パルス幅変調信号器 ２２−１ Ａ相位置センサ ２２−２ Ｂ相位置センサ ２２−３ Ｃ相位置センサ ２４−１〜３ 第１乃至第３の遅延器 ２６−１〜３ 第１乃至第３のインバータ部 ２８−１〜３ 第４乃至第６のインバータ部 ３０−１〜３ 第１乃至第３の論理乗ゲート ３２ Ａ相コイル ３４ Ｂ相コイル ３６ Ｃ相コイル Ｄ１〜Ｄ３ ダイオード ＶＲ１〜ＶＲ３ 可変抵抗 Ｃ１〜Ｃ３ キャパシター ＩＮＶ１、ＩＮＶ２ インバータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−205581（ＪＰ，Ａ) 特開 平７−274569（ＪＰ，Ａ) 特開 平２−261085（ＪＰ，Ａ) 特開 昭59−86499（ＪＰ，Ａ) 特開 平７−298669（ＪＰ，Ａ) 特開 平８−172794（ＪＰ，Ａ) 特開 平10−66378（ＪＰ，Ａ) 特開 平10−23778（ＪＰ，Ａ) 特開 平９−9667（ＪＰ，Ａ) 特開 平10−210782（ＪＰ，Ａ) 特開 平10−146093（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02P 7/05
Claims (5)
- 【請求項１】 スイッチドリラクタンスモータの各相コ
イルの上端に配置される上端スイッチング素子と下端に
配置される下端スイッチング素子とを用いて該各相コイ
ルへの電流供給を制御するモータ駆動回路であって、 パルス幅変調信号を生成するパルス幅変調信号生成器
と、スイッチドリラクタンスモータの ロータの位置を感知し
ロータ位置信号を出力する位置センサと、 前記パルス幅変調信号と前記ロータ位置信号を組合わせ
て前記上端スイッチング素子のゲート制御信号として出
力する上端ゲート制御信号生成器と、 前記ロータ位置信号が入力されて前記上端スイッチング
素子のゲート制御信号より所定時間延長された前記下端
スイッチング素子のゲート制御信号を生成して出力する
下端ゲート制御信号生成器とを備え、 前記下端ゲート制御信号生成器における、前記上端ゲー
ト信号に対する前記下端ゲート制御信号の延長時間であ
るところの前記所定時間は、前記上端スイッチング素子
のオフによって生じるラジアルフォースを前記下端スイ
ッチング素子のオフによって生じるラジアルフォースに
よって相殺可能とする時間である ことを特徴とするスイ
ッチドリラクタンスモータ駆動装置。 - 【請求項２】 前記下端ゲート制御信号生成器は、前記
ロータ位置信号を所定時間延長させて出力する遅延器
と、該遅延器から出力された信号を２回反転させ、方形
波として定型化し下端スイッチング素子のゲート信号と
して出力する第１のインバータ部とを備えることを特徴
とする請求項１に記載のスイッチドリラクタンスモータ
駆動装置。 - 【請求項３】 前記上端ゲート制御信号生成器は、前記
上端スイッチング素子のゲート信号と前記下端スイッチ
ング素子のゲート信号の開始点を一致させるために前記
ロータ位置信号を２回反転させ出力する第２のインバー
タ部と、前記パルス幅変調信号生成器から出力されたパ
ルス幅変調信号と前記第２のインバータ部から出力され
た信号とを論理積し、得られた信号を上端スイッチング
素子のゲート信号に入力する論理積ゲートとを備えるこ
とを特徴とする請求項２に記載のスイッチドリラクタン
スモータ駆動装置。 - 【請求項４】 前記遅延器は、前記位置センサの出力端
と前記第１のインバータ部の入力端間に順方向に連結さ
れたダイオードと、該ダイオードに並列連結された抵抗
および、前記ダイオード及び抵抗の出力端と前記第１の
インバータ部の入力端に一端が共通に連結され他端が接
地連結されたキャパシターとを備えることを特徴とする
請求項３に記載のスイッチドリラクタンスモータ駆動装
置。 - 【請求項５】 前記抵抗がユーザーが任意に抵抗値を調
整できる可変抵抗であることを特徴とする請求項４に記
載のスイッチドリラクタンスモータ駆動装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051544A KR100210080B1 (ko) | 1996-11-01 | 1996-11-01 | 스위치드 릴럭턴스 모터의 구동 제어 장치 |
| KR96-51544 | 1996-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10146092A JPH10146092A (ja) | 1998-05-29 |
| JP2922871B2 true JP2922871B2 (ja) | 1999-07-26 |
Family
ID=19480556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9229922A Expired - Fee Related JP2922871B2 (ja) | 1996-11-01 | 1997-08-26 | スイッチドリラクタンスモータ駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5942865A (ja) |
| JP (1) | JP2922871B2 (ja) |
| KR (1) | KR100210080B1 (ja) |
| CN (1) | CN1067817C (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322912B1 (ko) * | 2000-02-10 | 2002-02-09 | 구자홍 | 에스알엠의 드라이브 제어장치 |
| EP1158657B1 (en) | 2000-05-26 | 2005-11-30 | STMicroelectronics S.r.l. | Method and system for driving switched reluctance motors (SRM) |
| GB0114531D0 (en) | 2001-06-14 | 2001-08-08 | Switched Reluctance Drives Ltd | A control strategy for switched reluctance drive systems |
| US7292012B2 (en) * | 2002-10-11 | 2007-11-06 | Mitsuba Corporation | Control method of generator |
| JP4809046B2 (ja) * | 2005-12-06 | 2011-11-02 | ローム株式会社 | モータ駆動回路およびそれを用いた冷却装置 |
| US7741803B2 (en) * | 2006-10-25 | 2010-06-22 | Lg Electronics Inc. | Apparatus and method for driving 2-phase SRM |
| KR100807293B1 (ko) | 2007-04-27 | 2008-02-28 | 하병길 | Ｂｌｄｃ 모터장치 |
| KR100827414B1 (ko) | 2007-10-11 | 2008-05-06 | (주)이앤아이 | Ｂｌｄｃ ｈｕｂ모터의 제어장치 및 제어방법 |
| JP4557029B2 (ja) * | 2008-03-26 | 2010-10-06 | パナソニック電工株式会社 | リニア振動モータの駆動制御方法 |
| JP2009240047A (ja) * | 2008-03-26 | 2009-10-15 | Panasonic Electric Works Co Ltd | 電磁アクチュエータの駆動方法 |
| CN102291064A (zh) * | 2011-08-31 | 2011-12-21 | 东南大学 | 开关磁阻电机驱动系统的快速斩波电路及方法 |
| CN104660115A (zh) * | 2014-11-14 | 2015-05-27 | 浙江中自机电控制技术有限公司 | 一种开关磁阻电机驱动电路 |
| CN105627959B (zh) * | 2016-02-23 | 2018-03-20 | 东南大学 | 一种开关磁阻电机位置信号传感器的校准系统 |
| CN107786130B (zh) * | 2017-11-22 | 2019-08-30 | 深圳大学 | 直线开关磁阻电机控制系统及其控制方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4496886A (en) * | 1982-11-08 | 1985-01-29 | Hewlett-Packard Company | Three state driver for inductive loads |
| US4644239A (en) * | 1984-06-07 | 1987-02-17 | Kabushiki Kaisha Sankyo Seiki Seisakusho | Motor actuator with control means responsive to internal and external conditions |
| JP2789658B2 (ja) * | 1989-03-29 | 1998-08-20 | ブラザー工業株式会社 | 可変リラクタンスモータの駆動装置 |
| JP2735904B2 (ja) * | 1989-11-10 | 1998-04-02 | 三洋電機株式会社 | モータ制御回路 |
| JPH0834711B2 (ja) * | 1990-08-18 | 1996-03-29 | 日本ビクター株式会社 | 位置検知器を有しないブラシレス直流モータにおける回転子の停止位置の検出方法 |
| US5017845A (en) * | 1990-10-05 | 1991-05-21 | Sgs-Thomson Microelectronics, Inc. | Brushless direct current motor starting and operating apparatus and method |
| US5572097A (en) * | 1991-10-03 | 1996-11-05 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for starting polyphase dc motor |
| US5319291A (en) * | 1993-02-17 | 1994-06-07 | Pitney Bowes Inc. | Brushless motor utilizing FET drivers |
| JP3625532B2 (ja) * | 1995-06-16 | 2005-03-02 | エマーソン エレクトリック カンパニー | Ｓｒｍに於ける残留電流の減衰を制御する制御回路及び方法 |
| JPH07274569A (ja) * | 1994-03-31 | 1995-10-20 | Aisin Seiki Co Ltd | 電気モ−タの通電制御装置 |
| JP3268573B2 (ja) * | 1994-04-25 | 2002-03-25 | アイシン精機株式会社 | スイッチドレラクタンスモ−タの制御装置 |
| GB9419755D0 (en) * | 1994-09-30 | 1994-11-16 | Aisin Seiki | Switched reluctance motor |
| JP3406995B2 (ja) * | 1994-12-16 | 2003-05-19 | アイシン精機株式会社 | チョッピング通電制御装置 |
| JP3503316B2 (ja) * | 1995-12-26 | 2004-03-02 | アイシン精機株式会社 | スイッチドリラクタンスモータの制御装置 |
| KR100189500B1 (ko) * | 1996-01-29 | 1999-06-01 | 구자홍 | 스위치드 릴럭턴스 모터(srm)의 컨버터 |
| JPH1066378A (ja) * | 1996-08-09 | 1998-03-06 | Nippon Electric Ind Co Ltd | Ｓｒ（スイッチド・リラクタンス）型モータの駆動装置 |
| JPH10146093A (ja) * | 1996-11-08 | 1998-05-29 | Brother Ind Ltd | スイッチドリラクタンスモータの制御装置 |
| JPH10210782A (ja) * | 1997-01-17 | 1998-08-07 | Nippon Electric Ind Co Ltd | スイッチド・リラクタンスモータの駆動制御方法 |
-
1996
- 1996-11-01 KR KR1019960051544A patent/KR100210080B1/ko not_active IP Right Cessation
-
1997
- 1997-08-12 US US08/912,986 patent/US5942865A/en not_active Expired - Fee Related
- 1997-08-26 JP JP9229922A patent/JP2922871B2/ja not_active Expired - Fee Related
- 1997-08-29 CN CN97117996A patent/CN1067817C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1067817C (zh) | 2001-06-27 |
| KR100210080B1 (ko) | 1999-07-15 |
| JPH10146092A (ja) | 1998-05-29 |
| KR19980033779A (ko) | 1998-08-05 |
| CN1183669A (zh) | 1998-06-03 |
| US5942865A (en) | 1999-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2922871B2 (ja) | スイッチドリラクタンスモータ駆動装置 | |
| US5166591A (en) | Current chopping strategy for generating action in switched reluctance machines | |
| JP3385617B2 (ja) | 回転位置検出器付き永久磁石形同期電動機の起動方法および電動機制御装置 | |
| US5896020A (en) | Driving circuit for a switched reluctance motor | |
| JP5131432B2 (ja) | モータ用制御装置 | |
| JPH10337073A (ja) | ３相ｓｒモータの起動方法 | |
| JP3439798B2 (ja) | モータの制御方法および回路 | |
| JP2789658B2 (ja) | 可変リラクタンスモータの駆動装置 | |
| JP3393366B2 (ja) | センサレスモータの回転子位置検出装置及びその方法 | |
| JPS6322159B2 (ja) | ||
| KR200149070Y1 (ko) | 스위치드 릴럭턴스 모터의 구동 전류 제어 장치 | |
| JP2755057B2 (ja) | 直流ブラシレスモータの駆動回路 | |
| JP3239150B2 (ja) | 三相ｄｃブラシレスモ−タ | |
| JPS6188784A (ja) | ブラシレスモ−タの制御装置 | |
| JP3711859B2 (ja) | ブラシレス直流電動機 | |
| JPH04127894A (ja) | Ｄｃブラシレスモータ駆動回路 | |
| JP3118721B2 (ja) | モータ | |
| JPH0731183A (ja) | ブラシレスモータの駆動制御装置 | |
| JP3254056B2 (ja) | センサレスブラシレスモータ | |
| JP3221686B2 (ja) | モータ速度制御用信号発生装置 | |
| JPH09168271A (ja) | 同期モータ及びその制御方法 | |
| JPH02123979A (ja) | 可変リラクタンス型ａｃサーボモータの起動方法と装置 | |
| JP3246544B2 (ja) | ブラシレスモータ駆動回路 | |
| JP2006182254A (ja) | 電動パワーステアリング装置 | |
| JP3764513B2 (ja) | Ｓｒｍに於ける電流プロフィールを制御する方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990326 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |