JP2917685B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2917685B2 JP2917685B2 JP4176334A JP17633492A JP2917685B2 JP 2917685 B2 JP2917685 B2 JP 2917685B2 JP 4176334 A JP4176334 A JP 4176334A JP 17633492 A JP17633492 A JP 17633492A JP 2917685 B2 JP2917685 B2 JP 2917685B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ring oscillator
- circuit
- internal circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に特性管理用の付加回路を備えた半導体装置に関する。
に特性管理用の付加回路を備えた半導体装置に関する。
【０００２】
【従来の技術】図５は従来の半導体装置の特性管理用の
付加回路を備えた半導体装置の一例を示すブロック図で
ある。このブロック図では付加回路として、例えばリン
グオシレータが半導体装置に組み込まれている。
付加回路を備えた半導体装置の一例を示すブロック図で
ある。このブロック図では付加回路として、例えばリン
グオシレータが半導体装置に組み込まれている。
【０００３】図５において、半導体装置７には内部回路
４とリングオシレータ１を含み、外部からの信号を入力
する内部回路入力５と、外部へ信号を出力するための内
部回路出力６と、内部回路４からリングオシレータ１の
動作あるいは停止を制御するためのコントロール入力２
と、リングオシレータ１から外部へ出力するリングオシ
レータ出力１７から構成されている。
４とリングオシレータ１を含み、外部からの信号を入力
する内部回路入力５と、外部へ信号を出力するための内
部回路出力６と、内部回路４からリングオシレータ１の
動作あるいは停止を制御するためのコントロール入力２
と、リングオシレータ１から外部へ出力するリングオシ
レータ出力１７から構成されている。
【０００４】通常、半導体装置を製造する段階での選別
時には、内部回路入力５に半導体試験装置（以下、テス
ターと称す）により所定の入力パターンを入力し、内部
回路出力６をテスターでモニターすることによりその内
部回路４の動作の良否を確認する。
時には、内部回路入力５に半導体試験装置（以下、テス
ターと称す）により所定の入力パターンを入力し、内部
回路出力６をテスターでモニターすることによりその内
部回路４の動作の良否を確認する。
【０００５】次に、ある特定パターンをテスターから内
部回路入力５に入力し、内部回路４を構成する論理に従
い、コントロール入力２でリングオシレータ１を制御し
動作させるための信号を入力する。そして、リングオシ
レータ出力１７の周波数を測定しこの周波数に応じて、
半導体装置７の選別を行う。
部回路入力５に入力し、内部回路４を構成する論理に従
い、コントロール入力２でリングオシレータ１を制御し
動作させるための信号を入力する。そして、リングオシ
レータ出力１７の周波数を測定しこの周波数に応じて、
半導体装置７の選別を行う。
【０００６】この選別はウェハー段階での選別工程時、
あるいは組立後の選別工程時に行われ、所定の周波数以
下のものを不良としたり、また、周波数に応じてグレー
ド選別を行ったりしている。このような選別が可能な理
由は、半導体装置はその製造上の理由から内部回路４を
構成するトランジスタと、リングオシレータ１を構成す
るトランジスターの基本特性にはほとんど差がなく、さ
らに、リングオシレータ１の出力周波数は、トランジス
タの基本特性に大きく依存するということに起因してい
る。
あるいは組立後の選別工程時に行われ、所定の周波数以
下のものを不良としたり、また、周波数に応じてグレー
ド選別を行ったりしている。このような選別が可能な理
由は、半導体装置はその製造上の理由から内部回路４を
構成するトランジスタと、リングオシレータ１を構成す
るトランジスターの基本特性にはほとんど差がなく、さ
らに、リングオシレータ１の出力周波数は、トランジス
タの基本特性に大きく依存するということに起因してい
る。
【０００７】また、半導体装置の高速化が著しく進む現
在では、選別を行うテスターのパターン発生周波数が、
半導体装置の実動作周波数に追いつかないことが、上記
方法を用いることの理由の１つである。
在では、選別を行うテスターのパターン発生周波数が、
半導体装置の実動作周波数に追いつかないことが、上記
方法を用いることの理由の１つである。
【０００８】
【発明が解決しようとする課題】この従来の付加回路で
は、リングオシレータ出力の周波数を測定するために、
この出力を外部へ引き出す必要があり、選別工程におい
ては半導体装置のパッケージのピンの内１本がこの出力
用に用いられるため、信号用として用いられる入出力ピ
ンが１本減るという欠点がある。さらに、半導体装置の
種類によっては、半導体装置のパッケージのどのピンに
リングオシレータ出力が使用されるのか一定していない
ため、これはテスターのすべてのピンに高価な周波数カ
ウンターを備える工夫をしなければならないという欠点
がある。
は、リングオシレータ出力の周波数を測定するために、
この出力を外部へ引き出す必要があり、選別工程におい
ては半導体装置のパッケージのピンの内１本がこの出力
用に用いられるため、信号用として用いられる入出力ピ
ンが１本減るという欠点がある。さらに、半導体装置の
種類によっては、半導体装置のパッケージのどのピンに
リングオシレータ出力が使用されるのか一定していない
ため、これはテスターのすべてのピンに高価な周波数カ
ウンターを備える工夫をしなければならないという欠点
がある。
【０００９】また、外部に周波数カウンターを１台用意
する方法もあるが、この場合は半導体装置の種類毎に、
ピンと周波数カウンターの接続を変えなければならない
という欠点がある。
する方法もあるが、この場合は半導体装置の種類毎に、
ピンと周波数カウンターの接続を変えなければならない
という欠点がある。
【００１０】本発明の目的は、上記の欠点を除去するこ
とにより、半導体装置の特性を管理するために付加する
リングオシレータの周波数特性の測定を、簡単に、且つ
入出力ピンを増加させることなく実施出来るようにする
ことにある。
とにより、半導体装置の特性を管理するために付加する
リングオシレータの周波数特性の測定を、簡単に、且つ
入出力ピンを増加させることなく実施出来るようにする
ことにある。
【００１１】本発明の半導体装置の特徴は、所定の機能
動作をする内部回路と、この内部回路を構成するトラン
ジスタの基本特性診断用の手段として、内部回路を構成
するトランジスタと同等の基本特性をもつトランジスタ
からなり、かつ前記内部回路からの制御信号に応答して
発振しその発振周波数を外部で測定することによって前
記特性を間接的に診断するために設けた特性管理用付加
回路のリングオシレータとを備える半導体装置におい
て、前記リングオシレータの出力信号により駆動されか
つ前記リングオシレータを構成するトランジスタよりも
消費電流が大きいトランジスタを含みその回路出力端が
他の回路および外部端子のどちらにも接続されず開放状
態にした論理回路を前記付加回路としてさらに備え、前
記発振周波数の測定時には、前記制御信号により前記付
加回路のみが活性化された状態にするとともに、前記周
波数に同期した電流波形を電源供給端子において電流観
測手段で観測することによって周波数測定が行えるよう
にしたことにある。
動作をする内部回路と、この内部回路を構成するトラン
ジスタの基本特性診断用の手段として、内部回路を構成
するトランジスタと同等の基本特性をもつトランジスタ
からなり、かつ前記内部回路からの制御信号に応答して
発振しその発振周波数を外部で測定することによって前
記特性を間接的に診断するために設けた特性管理用付加
回路のリングオシレータとを備える半導体装置におい
て、前記リングオシレータの出力信号により駆動されか
つ前記リングオシレータを構成するトランジスタよりも
消費電流が大きいトランジスタを含みその回路出力端が
他の回路および外部端子のどちらにも接続されず開放状
態にした論理回路を前記付加回路としてさらに備え、前
記発振周波数の測定時には、前記制御信号により前記付
加回路のみが活性化された状態にするとともに、前記周
波数に同期した電流波形を電源供給端子において電流観
測手段で観測することによって周波数測定が行えるよう
にしたことにある。
【００１２】
【実施例】次に、本発明について、図面を参照して説明
する。図１は、本発明の半導体装置における付加回路を
Ｎチャネル型電界効トランジスタ（以下、ＮＭＯＳトラ
ンジスタと称す）で構成した第１の実施例のブロック図
である。
する。図１は、本発明の半導体装置における付加回路を
Ｎチャネル型電界効トランジスタ（以下、ＮＭＯＳトラ
ンジスタと称す）で構成した第１の実施例のブロック図
である。
【００１３】半導体装置７の電源端子１５とテスターの
電源端子９の間には電流計８が接続され半導体装置の接
地端子１０は接地電位に接続されている。又半導体装置
７は内部回路４に外部から信号を入力する内部回路入力
５と、外部へ信号を出力するための内部回路出力６と、
内部回路４からコントロール入力２によりその動作と停
止を制御されるリングオシレータ１と、リングオシレー
タ１の出力を入力するＮＭＯＳトランジスタ１１とその
負荷抵抗１２と、半導体装置７の内部接地端子１４とか
ら構成されている。
電源端子９の間には電流計８が接続され半導体装置の接
地端子１０は接地電位に接続されている。又半導体装置
７は内部回路４に外部から信号を入力する内部回路入力
５と、外部へ信号を出力するための内部回路出力６と、
内部回路４からコントロール入力２によりその動作と停
止を制御されるリングオシレータ１と、リングオシレー
タ１の出力を入力するＮＭＯＳトランジスタ１１とその
負荷抵抗１２と、半導体装置７の内部接地端子１４とか
ら構成されている。
【００１４】上述した本発明の第１の実施例の構成と図
５で示した従来技術との相違点は、リングオシレータ１
の他に、さらにリングオシレータ１の構成トランジスタ
よりも消費電流の大きい、ＮＭＯＳトランジスタ１１，
およびその負荷となる抵抗１２が備えられ、ＮＭＯＳト
ランジスタ１１の入力はリングオシレータ出力３に接続
されていることである。抵抗１２に接続される半導体装
置７の内部電源端子１３は、半導体装置の電源端子１５
に接続されているが、その接続状態は省略する。
５で示した従来技術との相違点は、リングオシレータ１
の他に、さらにリングオシレータ１の構成トランジスタ
よりも消費電流の大きい、ＮＭＯＳトランジスタ１１，
およびその負荷となる抵抗１２が備えられ、ＮＭＯＳト
ランジスタ１１の入力はリングオシレータ出力３に接続
されていることである。抵抗１２に接続される半導体装
置７の内部電源端子１３は、半導体装置の電源端子１５
に接続されているが、その接続状態は省略する。
【００１５】一方ＮＭＯＳトランジス１１タのソースが
接続される半導体装置７の内部接地端子１４は接地端子
１０に接続されているがその接続状態は省略する。さ
て、選別時には半導体装置７の機能である内部回路４の
動作を確認するために、所定の入力テストパターンをテ
スターにより発生させ、内部回路入力５に入力し、内部
回路出力６をモニターすることによって、その良否を判
定する。
接続される半導体装置７の内部接地端子１４は接地端子
１０に接続されているがその接続状態は省略する。さ
て、選別時には半導体装置７の機能である内部回路４の
動作を確認するために、所定の入力テストパターンをテ
スターにより発生させ、内部回路入力５に入力し、内部
回路出力６をモニターすることによって、その良否を判
定する。
【００１６】次に、この時点で良品となった半導体装置
７に対し、内部回路４が停止し、且つコントロール入力
２によりリングオシレータ１が動作する状態になるよう
なテストパターンを内部回路入力５に入力する。内部回
路４はこのような状態が作れるように、あらかじめ回路
構成を考えておかなければならないが、通常の半導体装
置ではシステムをリセットするテストパターンが存在
し、これは上記回路構成がすでに存在することを示して
いる。なぜなら半導体装置のリセットとは、半導体装置
の動作を停止させその内部の状態を強制的に初期化する
ことを意味し、このときリングオシレータ１が動作する
ようにすれば上記回路構成は簡単に実現できることにな
る。
７に対し、内部回路４が停止し、且つコントロール入力
２によりリングオシレータ１が動作する状態になるよう
なテストパターンを内部回路入力５に入力する。内部回
路４はこのような状態が作れるように、あらかじめ回路
構成を考えておかなければならないが、通常の半導体装
置ではシステムをリセットするテストパターンが存在
し、これは上記回路構成がすでに存在することを示して
いる。なぜなら半導体装置のリセットとは、半導体装置
の動作を停止させその内部の状態を強制的に初期化する
ことを意味し、このときリングオシレータ１が動作する
ようにすれば上記回路構成は簡単に実現できることにな
る。
【００１７】この状態では半導体装置７で動作している
のはリングオシレータ１と、このリングオシレータ１の
出力端に接続されたNMOSトランジスタ１１およびその負
荷抵抗１２だけである。
のはリングオシレータ１と、このリングオシレータ１の
出力端に接続されたNMOSトランジスタ１１およびその負
荷抵抗１２だけである。
【００１８】したがって、電流計８に流れる電流はリン
グオシレータ１とＮＭＯＳトランジスタ１１および抵抗
１２との２つの付加回路部分の電流消費をそのまま示す
ことになる。その電流波形を図２に示す。
グオシレータ１とＮＭＯＳトランジスタ１１および抵抗
１２との２つの付加回路部分の電流消費をそのまま示す
ことになる。その電流波形を図２に示す。
【００１９】図２（Ａ）は、リングオシレータ出力３の
電圧波形を示したものである。
電圧波形を示したものである。
【００２０】図２（Ｂ）は、リングオシレータ１が、Ｃ
ＭＯＳで構成された場合のリングオシレータ１による消
費電流波形の概略を示したものであるが、通常のリング
オシレータでは多段構成されたインバータを用いるため
その消費電流波形はおおむね図２（Ｂ）の様になる。
ＭＯＳで構成された場合のリングオシレータ１による消
費電流波形の概略を示したものであるが、通常のリング
オシレータでは多段構成されたインバータを用いるため
その消費電流波形はおおむね図２（Ｂ）の様になる。
【００２１】図２（Ｃ）は、ＮＭＯＳトランジスタ１１
による消費電流波形を示したものであり、図２（Ａ）の
波形に同期し、その消費電流が大きいことから図２
（Ｂ）よりも振幅の大きい電流波形となる。
による消費電流波形を示したものであり、図２（Ａ）の
波形に同期し、その消費電流が大きいことから図２
（Ｂ）よりも振幅の大きい電流波形となる。
【００２２】図２（Ｄ）は電流計８に流れる電流波形を
示したものであり、上記図２（Ｂ）と図２（Ｃ）を合せ
たものになることは明らかであり、この電流波形の変動
の内、図２（Ｃ）の成分を周波数カウンターによりカウ
ントすれば、リングオシレータ１の周波数を測定するこ
とと同じことになる。
示したものであり、上記図２（Ｂ）と図２（Ｃ）を合せ
たものになることは明らかであり、この電流波形の変動
の内、図２（Ｃ）の成分を周波数カウンターによりカウ
ントすれば、リングオシレータ１の周波数を測定するこ
とと同じことになる。
【００２３】また消費電流の差から図２（Ｃ）成分の周
波数をカウントすることは非常に容易であり、電流計８
のかわりにカレントプローブ等を用いれば、電流計８の
電位降下を考える必要もなくなる。さらに電流計８はテ
スターに１個用意するだけでよい。
波数をカウントすることは非常に容易であり、電流計８
のかわりにカレントプローブ等を用いれば、電流計８の
電位降下を考える必要もなくなる。さらに電流計８はテ
スターに１個用意するだけでよい。
【００２４】次に本発明の第２の実施例を説明する。図
３は第２の実施例の付加回路のブロック図である。
３は第２の実施例の付加回路のブロック図である。
【００２５】図１と同じ部分の説明は称略するが異なる
点は、図１に示す抵抗１２が本図ではＰＭＯＳトランジ
スタ１６となっている点だけであり、ＣＭＯＳ（相補型
ＭＯＳ）構成となっている。この場合の電流波形を示し
たものが図４である。図４（Ａ）と図４（Ｂ）は図２と
同じであるが，ＣＭＯＳ構成にしたＰＭＯＳトランジス
タ，ＮＭＯＳトランジスタにより電流波形は、図４
（Ｅ）に示す様にリングオシレータ出力が高レベルから
低レベルに変化するとき、あるいはその逆の場合にＰＭ
ＯＳトランジスタ１６とＮＭＯＳトランジスタ１１とが
導通しそのオン電流が電流計８を通して流れる。したが
って、電流計８の電流波形は、図４（Ｆ）に示す様にな
り、この波形の図４（Ｅ）成分を周波数カウンターによ
りカウントする。なお、この場合リングオシレータ出力
１が高レベルから低レベル、あるいは低レベルから高レ
ベルに変化したとき、どちらの場合においてもオン電流
が流れるため、電流計８の電流波形はリングオシレータ
１の２倍の周波数で観測されることになる。
点は、図１に示す抵抗１２が本図ではＰＭＯＳトランジ
スタ１６となっている点だけであり、ＣＭＯＳ（相補型
ＭＯＳ）構成となっている。この場合の電流波形を示し
たものが図４である。図４（Ａ）と図４（Ｂ）は図２と
同じであるが，ＣＭＯＳ構成にしたＰＭＯＳトランジス
タ，ＮＭＯＳトランジスタにより電流波形は、図４
（Ｅ）に示す様にリングオシレータ出力が高レベルから
低レベルに変化するとき、あるいはその逆の場合にＰＭ
ＯＳトランジスタ１６とＮＭＯＳトランジスタ１１とが
導通しそのオン電流が電流計８を通して流れる。したが
って、電流計８の電流波形は、図４（Ｆ）に示す様にな
り、この波形の図４（Ｅ）成分を周波数カウンターによ
りカウントする。なお、この場合リングオシレータ出力
１が高レベルから低レベル、あるいは低レベルから高レ
ベルに変化したとき、どちらの場合においてもオン電流
が流れるため、電流計８の電流波形はリングオシレータ
１の２倍の周波数で観測されることになる。
【００２６】
【発明の効果】以上説明したように本発明は、リングオ
シレータと，この信号を入力とし、またリングオシレー
タを構成するトランジスタより消費電流が大きく、且つ
その出力が他の回路のどこにも接続されていないトラン
ジスタを半導体装置に備え、半導体装置の電流波形を観
測することにより、リングオシレータの周波数をカウン
トすることができるという効果がある。また、電流波形
を観測する装置としてテスターの電流計を用いることが
できるという効果があり、これにより、いかなる半導体
装置も複雑な手段を用いずに容易にそのリングオシレー
タの周波数をカウントすることができるという効果があ
る。さらに、半導体装置の入出力信号ピンを１本も減ら
すことなく、あるいは増やすことなくリングオシレータ
の周波数をカウントすることができるという効果があ
る。
シレータと，この信号を入力とし、またリングオシレー
タを構成するトランジスタより消費電流が大きく、且つ
その出力が他の回路のどこにも接続されていないトラン
ジスタを半導体装置に備え、半導体装置の電流波形を観
測することにより、リングオシレータの周波数をカウン
トすることができるという効果がある。また、電流波形
を観測する装置としてテスターの電流計を用いることが
できるという効果があり、これにより、いかなる半導体
装置も複雑な手段を用いずに容易にそのリングオシレー
タの周波数をカウントすることができるという効果があ
る。さらに、半導体装置の入出力信号ピンを１本も減ら
すことなく、あるいは増やすことなくリングオシレータ
の周波数をカウントすることができるという効果があ
る。
【図１】本発明の第１の実施例の付加回路を搭載した半
導体装置およびその電流波形測定系を示すブロック図で
ある。
導体装置およびその電流波形測定系を示すブロック図で
ある。
【図２】その電圧・電流波形を示す図である。
【図３】第２の実施例のブロック図である。
【図４】第２の実施例における電圧、電流波形を示す図
である。
である。
【図５】従来の半導体装置の一例を示すブロック図であ
る。
る。
１ リングオシレータ ２ コントロール入力 ３ リングオシレータ出力 ４ 内部回路 ５ 内部回路入力 ６ 内部回路出力 ７ 半導体装置 ８ 電流計 ９ テスターの電源 １０ 接地端子 １１ ＮＭＯＳトランジスタ １２ 抵抗 １３ 内部電源端子 １４ 内部接地端子 １５ 半導体装置の電源端子 １６ ＰＭＯＳトランジスタ １７ リングオシレータ出力
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 G01R 31/28 H01L 21/66
Claims (1)
- 【請求項１】 所定の機能動作をする内部回路と、この
内部回路を構成するトランジスタの基本特性診断用の手
段として、内部回路を構成するトランジスタと同等の基
本特性をもつトランジスタからなり、かつ前記内部回路
からの制御信号に応答して発振しその発振周波数を外部
で測定することによって前記特性を間接的に診断するた
めに設けた特性管理用付加回路のリングオシレータとを
備える半導体装置において、 前記リングオシレータの出力信号により駆動されかつ前
記リングオシレータを構成するトランジスタよりも消費
電流が大きいトランジスタを含みその回路出力端が他の
回路および外部端子のどちらにも接続されず開放状態に
した論理回路を前記付加回路としてさらに備え、前記発
振周波数の測定時には、前記制御信号により前記付加回
路のみが活性化された状態にするとともに、前記周波数
に同期した電流波形を電源供給端子において電流観測手
段で観測することによって周波数測定が行えるようにし
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176334A JP2917685B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176334A JP2917685B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0618610A JPH0618610A (ja) | 1994-01-28 |
| JP2917685B2 true JP2917685B2 (ja) | 1999-07-12 |
Family
ID=16011775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176334A Expired - Lifetime JP2917685B2 (ja) | 1992-07-03 | 1992-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917685B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5000308B2 (ja) * | 2007-01-09 | 2012-08-15 | ローム株式会社 | 電圧比較回路およびそれを用いた電源管理回路 |
-
1992
- 1992-07-03 JP JP4176334A patent/JP2917685B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618610A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426641B1 (en) | Single pin performance screen ring oscillator with frequency division | |
| US5095267A (en) | Method of screening A.C. performance characteristics during D.C. parametric test operation | |
| JPH0954140A (ja) | 半導体集積回路のテスト方法および装置 | |
| JP2002277503A (ja) | 半導体集積回路装置 | |
| WO2007097053A1 (ja) | 半導体集積回路とその検査方法 | |
| US5039602A (en) | Method of screening A.C. performance characteristics during D.C. parametric test operation | |
| US5796260A (en) | Parametric test circuit | |
| JP2917685B2 (ja) | 半導体装置 | |
| JP2958992B2 (ja) | 半導体集積回路 | |
| JP3123454B2 (ja) | 半導体集積回路 | |
| JP3206502B2 (ja) | 半導体集積回路のテスト方法 | |
| JP2832694B2 (ja) | 集積回路内の入出力装置 | |
| JP3395773B2 (ja) | 半導体装置 | |
| JP2728233B2 (ja) | 半導体論理回路 | |
| JPH0794683A (ja) | 自己診断機能を有する半導体集積回路装置 | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JPH10293161A (ja) | 半導体装置 | |
| JP3140090B2 (ja) | 半導体装置 | |
| de Jong et al. | Power pin testing: making the test coverage complete | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| KR100224776B1 (ko) | 웨이퍼 번-인 시험 방법 | |
| JPH11211788A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |