JP2915269B2

JP2915269B2 - ３次元カメラ画像データ・プロセッサ

Info

Publication number: JP2915269B2
Application number: JP5331235A
Authority: JP
Inventors: ドナルド・チャールズ・フォルスルンド
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-12-31
Filing date: 1993-12-27
Publication date: 1999-07-05
Anticipated expiration: 2014-07-05
Also published as: US5544338A; JPH06284421A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、全般的に専用データ処
理回路に関し、具体的には、自動検査システム内の画像
データ用データ処理回路に関する。

【０００２】

【従来の技術】表示の生成もしくは特徴の測定、抽出ま
たは認識のための画像処理は、おそらく、現在最も普通
に見られる、最も計算量および記憶量の大きな範疇のデ
ータ処理問題である。生物学の分野での細胞特徴の測定
と、被覆処理または層生成処理の監視などの際の特徴測
定が、高精度の特徴測定データの高速計算を必要とする
自動特徴測定の応用分野の２例である。実際の処理が非
常に簡単な場合もあるにはあるが、このような問題は、
通常は比較的大量のデータを使用する。たとえば、処理
すべき画像の最小単位を画素と称し、これを用いて、画
像の表面をしばしば行列の形にタイル分割することを考
慮されたい。画像の解像度が、１辺１０００画素の行列
である場合、その画像全体では１００００００画素を含
むことになる。各画素は、さらに、色、色相および彩度
などの画像値を表すデータと、物体番号や３次元空間内
での位置など他の画素に対する関係を表す他のデータを
含むことがある。透明性と半透明性が、しばしば考慮さ
れ、視線内の多数の物体がそれぞれ、画像の画素値と、
画素情報と共に運ばれる、これらの物体を表すデータと
に寄与する可能性がある。画像を表すのに必要なビット
数を得るには、このような画像値情報のビット数に、そ
の画像内の画素の数をかける必要がある。この画像デー
タのどれかまたはすべてに対してある動作が必要なこと
があり得るので、空間解像度と画像値の分解能が低めで
あっても、数百万回のデータ処理動作が必要であること
が理解できる。

【０００３】したがって、近年、画像処理装置から所望
の水準のスループットを達成するため、処理しなければ
ならないデータの量を減少させるために多くの手法が試
みられてきた。それにもかかわらず、専用補助プロセッ
サやパイプライン・アーキテクチャを含めて高速コンピ
ュータを使用しても、単一画像の処理を完了するのに数
時間要することもまれではない。自動検査システムの分
野では、このような処理時間が、製造工程のスループッ
トに対する主な制約となる。しかし、高集積密度での電
子回路デバイスの製造など一部の製造分野では、自動検
査に代わる有望な代替案がない。

【０００４】したがって、画像特徴の測定、抽出または
認識の技術は、一般的に、特定の種類の画像特徴に特に
適応させた専用の画像変換器および処理装置の開発によ
って進歩してきた。たとえば、米国特許第４４２４５８
８号明細書には、対称形物体の位置を検出するための処
理が記載されている。米国特許第４４９９５９７号明細
書には、小型物体検出用の重心累計が記載されている。
米国特許第４６２５３３０号明細書では、隣接画素間で
画素値を比較して、特徴断片内の最大画素値ピクセルを
決定する。米国特許第４７０３５１３号明細書にも、同
様の近傍比較が開示されている。この２つの特許は、ビ
デオ信号の機能強化を対象としたものである。リード・
フレーム・アセンブリに付着された３次元デバイスを結
像するための配置が、米国特許第５０３０００８号明細
書に開示されている。距離測定用の光学系が、米国特許
第５０５４９２６号明細書に開示されている。画像処理
システムで使用するためのデータ処理装置の例は、米国
特許第５０１６１７３号明細書、米国特許第４９１８６
３６号明細書、米国特許第４９６３０１８号明細書、米
国特許第４９７９２２１号明細書、米国特許第４９２５
３０２号明細書、米国特許第４８４５３５６号明細書、
米国特許第４８１８１１０号明細書および米国特許第４
７０７６１０号明細書にも開示されている。

【０００５】この米国特許第４７０７６１０号明細書
は、集積回路デバイスの製造に関連する表面輪郭の測定
と線幅測定を対象とするものである。測定するウェハを
振動するように取り付け、光学系で、その表面上の小さ
な点にビームを合焦点させる。ウェハに沿ってこの点を
走査すると同時に、焦点を漸進的に変更して、一連の表
面輪郭のサンプルを得る。

【０００６】しかし、さらに最近になって、半導体構造
の複数の層によって提示されるものなど、材料本体内部
の複数の反射輪郭を測定することが望ましくなってき
た。このような結像では、たとえば、各輪郭を別々に追
従することができない可能性があり、輪郭の区別が困難
になる可能性がある。また、多重走査は比較的低速であ
り、結像される異なる表面に関連する位置誤差を生ずる
可能性があるので、結像しようとする物体の１回の走査
ですべての輪郭を感知することが望ましい。

【０００７】上記の結像の問題に対する解決策として、
共焦結像システムが、米国特許第５２４８８７６号明細
書に開示されている。同出願に開示されたシステムは、
以下で詳細に説明する共焦結像の原理を使用することに
よって、１つの材料の複数の表面またはその内部の複数
の部分反射境界を同時に結像することができる。

【０００８】上記特許に開示された光学式変換器（たと
えば電子カメラ）の現況技術では、デバイスの表面での
空間解像度（たとえばｘ方向とｙ方向）とデバイス内部
の空間解像度（たとえばｚ方向）は、２〜３μｍ程度以
下である。したがって、チップの表面などの小さな表面
でも、数百万個の画素を必要とする可能性があり、輪郭
情報は、たとえば８ビットの次元精度で８つの表面を解
像できることが望ましい。各表面からのデータのビット
・ストリームは、本質的に、画素ごとに同時に並列に得
られる。したがって、極めて大量のデータを取り込める
ことがわかる。したがって、現在使用可能な変換器の能
力を利用し、所望の結像を達成するためには、この大量
のデータを迅速に記憶し、処理しなければならないこと
がわかる。

【０００９】また、処理速度を増大させようとするある
種の試みでは、データの切捨てが用いられてきたことを
考慮されたい。しかし、このような切捨ては、変換器デ
バイスからの原信号中に存在する情報を結果的に破棄し
ている。切捨てさえもが、データ削減において非常に限
られた価値しかない。というのは、現在、数百万個の構
成要素を有する集積回路を製造するのは普通のことであ
り、これら構成要素のそれぞれを、意味のある検査のた
めに十分な解像度で結像させなければならず、そのため
には、構成要素ごとにまたは構成要素の特徴ごとに、数
画素が必要になるからである。したがって、データ切捨
ては、１画素あたり１ビットにする場合でも、所望の検
査機能を達成するのに必要なデータの最少量によって大
きく制限される。さらに、切捨て処理でデータが破棄さ
れるので、データ切捨てを実行する場合には、変換器の
分解能力が完全には利用されない。

【００１０】要約すると、データ処理技術の現状では、
現在可能な変換器の能力を完全に利用する光学式変換器
からのリアル・タイム・データ収集を行えず、また、所
望の光学解像度に必要な大量のデータを、高密度集積電
子構成要素用の現在の製造システムに適した自動リアル
・タイム検査システムを提供するのに十分なスループッ
トで、リアル・タイムに処理することができない。

【００１１】上で述べた計算問題に対する部分的な解決
策が、米国特許出願第９９９３２３号明細書（整理番号
ＦＩ９−９１−２２７号）に開示されている。この高速
画像データ処理回路は、放物線近似を使用して、立体内
の複数の部分反射面の高分解能高さ値を得、検査中のサ
ンプルを横切るカメラの走査と同期して、並列にリアル
タイムでこれらの高さ値を出力する。

【００１２】共焦結像に使用されるカメラは、画像の取
込みに電荷結合素子（ＣＣＤ）を使用することが好まし
い。というのは、このような素子は、共焦結像が依存す
る照明のわずかな変化（たとえば画素の輝度値）に対す
る応答が非常によく、簡単に較正でき、ＣＣＤ素子自体
の製造時の不規則性が原因で発生する、いわゆる固定パ
ターン雑音に関して出力信号値を簡単に補正できるから
である。また、ＣＣＤは、基本的に、それに印加される
多相クロックに応答する自己走査式であり、複雑な走査
回路が不要であるので魅力的である。自己走査式という
ＣＣＤの特徴は、素子の解像度を高めることができる。
というのは、画像アレイ内に置かれたフォトサイトまた
はスイッチング素子への電気接続によって消費される空
間が、あったとしてもごくわずかだからである。ただ
し、これは、好ましい実施例ではほとんど意味がない。
というのは、カメラの好ましい実施態様のＣＣＤ内で
は、フォトサイトのまばらなアレイが使用されるからで
ある。すなわち、好ましいＣＣＤ内では、フォトサイト
が連続的に配置されない。

【００１３】それにもかかわらず、ＣＣＤの自己走査式
という性質により、そこから高度に並列な出力を行うこ
とができない。実際、理論的には、ＣＣＤを所望の数の
セグメントに区切り、各セグメントから出力を同時に取
り出すことができるが、ＣＣＤの物理的な配置のため、
通常は５つ以上のセグメントを設けることができず、素
子の結像区域の縁部に達しない内部セグメントは事実上
不可能である。したがって、ＣＣＤは、複数の出力を並
列に供給するのにはあまり適していない。

【００１４】この問題は、共焦結像処理自体によってさ
らに厄介になる。というのは、後で詳細に説明するよう
に、所与の高さの１表面がＣＣＤの特定のフォトサイト
によって結像されている時に、そのＣＣＤの隣接フォト
サイトが、結像されているサンプル上の異なる位置で異
なる高さに応答するからである。したがって、ＣＣＤの
すべてのフォトサイトから並列に出力を取り出せたとし
ても、この情報は、上記の特許出願に開示された高速デ
ータ・プロセッサが必要とするフォーマットとはまった
く異なるフォーマットになるはずである。というのは、
特定の位置にある表面高さに関する情報として、単一の
サンプル位置からのすべてのデータを同時に提示するこ
とが必要だからである。具体的にいうと、放物線近似を
実行して高分解能の高さデータを得るためには、サンプ
ル上の同一位置からの、異なる高さで結像された複数の
強度値が、同時に（たとえば並列に）存在しなければな
らない。有用な画像情報を導出するには、データを、位
置について再編成し、時間シフトしなければならない。
時間シフトは、それ自体は当技術分野で既知であるが、
通常はラッチ配置またはサンプル・アンド・ホールド配
置を必要とし、ＣＣＤからデータを集めるフォトサイト
の数を考慮すれば、これは事実上不可能である。さら
に、ＣＣＤの複数のフォトサイトからの出力を直列化す
る必要があるので、このラッチ回路またはサンプル・ア
ンド・ホールド回路の間に何らかのコミュテーションが
必要になるはずである。位置についての再編成も、コミ
ュテーション配置によって行うことができるが、大量の
コミュテータが時間シフト配置と同期して並列に動作す
る必要があり、あるいは別のサンプリング配置またはラ
ッチ配置が必要になるはずである。もちろん、カスケー
ド接続された２つのラッチ段を設けると、リアル・タイ
ムでの動作が事実上不可能になり、いずれにせよ、非常
にハードウェア集中的になるはずである。したがって、
共焦結像環境で使用されるＣＣＤからのインターフェー
スは、特に大量のデータを実質的にリアル・タイムで取
り込むことが望まれる時に、極端に複雑になることがわ
かる。

【００１５】

【発明が解決しようとする課題】したがって、本発明の
目的は、高速変換器構造に従って並べられたデータをラ
スタ・フォーマットに変換するための高速走査変換／デ
ータ照合装置を提供することである。

【００１６】本発明のもう１つの目的は、変換器に匹敵
する速度の走査変換を提供し、ほぼリアル・タイムで複
数の公称共焦高さの複数の部分反射面の並列な共焦結像
をサポートすることである。

【００１７】本発明のもう１つの目的は、監視される製
造工程のスループットに悪影響を及ぼさない速度での、
自動光学式検査システム内のデータ事前処理を提供する
ことである。

【００１８】

【課題を解決するための手段】本発明の上記その他の目
的を達成するため、部分アドレスの組合せがメモリのフ
ィールド内のすべてのメモリ位置にアクセスするアドレ
ス・シーケンスを形成する、メモリの部分アドレスとし
て、少なくとも２つの数のシーケンスを供給するステッ
プと、アドレス・シーケンスの少なくとも一部分を変更
して、前記メモリ内の書込動作および読取動作のどちら
かの間に、メモリのフィールド内のすべての位置にアク
セスする変更済みアドレス・シーケンスを形成するステ
ップとを含む、メモリのフィールドにデータを記憶し、
これにアクセスするようにメモリを操作する方法が提供
される。

【００１９】本発明のもう１つの態様によれば、少なく
とも２つのバッファと、多重ビット・ディジタル・アド
レスの第１シーケンスを生成するための第１カウンタ
と、第１カウンタと同期して動作し、多重ビット・ディ
ジタル・アドレスの第２シーケンスを生成するための第
２カウンタと、多重ビット・ディジタル・アドレスの第
１および第２シーケンスのうちの一方の少なくとも１つ
の選択されたビットに応答して、少なくとも２つのバッ
ファのうちの一方での書込動作を前記少なくとも２つの
バッファのうちの他方での読取動作と同時に引き起こす
手段と、少なくとも２つのバッファの読取動作および書
込動作のどちらかの間に第１および第２のディジタル・
アドレス・シーケンスの少なくとも一部分をアドレスの
変更済みパターンで置換するための手段を含む、前記多
重ビット・ディジタル・アドレスの第１および第２のシ
ーケンスに従って前記メモリ内のデータのフィールドに
アクセスするための手段とを含む、メモリを具備する高
速走査変換器が提供される。

【００２０】

【実施例】ここで図面、具体的には図１を参照すると、
本発明で使用される共焦光学深さ測定システム１０が、
概略的な形で示されている。共焦深さ測定の基本原理
は、単レンズまたはレンズ系１１が、前焦点面と後焦点
面を有することである。すなわち、レンズ中心から所与
の距離にある物体の像は、レンズの反対側で、そのレン
ズの焦点距離に関連する、レンズの中心から既知の距離
の所で最も焦点の合った状態になる。たとえば、平面１
２上の物体は、平面１３で最もよく焦点が合い、平面１
４上の物体は、平面１５で最もよく焦点が合う。したが
って、単レンズまたはレンズ系１１の中心から、共焦点
と称するある距離の所に、平面の対が生成される。

【００２１】物体１６の、高さが変化する表面１６'上
の点の高さを測定するには、光源１８からの放射エネル
ギー照明の合焦点を、表面１６'上またはその付近の点
に形成させる。これは通常、ピンホール・アパーチャ１
９の位置を変化させて、光の合焦点の位置を、平面１２
と平面１４'によって示される範囲でｚ方向に（たとえ
ば、実質上レンズ軸に沿って）変化させることによって
行う。これを行うのは、測定中の表面上で最適焦点を感
知する必要をなくすためである。

【００２２】表面１６'からの反射光は、物体１６上の
現在走査されている位置があるｚ方向の位置の共焦点に
合焦される。ピンホール・アパーチャ２１も、ピンホー
ル・アパーチャ１９の像の最適焦点の高さの共焦点に対
応する平面の範囲内で移動する場合、表面１６'の高さ
の小さな変化が、ピンホール・アパーチャ２１を通って
変換器平面１７に達する光の量の大きな変化をもたら
す。というのは、ピンホール・アパーチャ２１の平面が
レンズ中心から表面１６'までの距離と共焦である時に
限って、ピンホール・アパーチャ２１を通る光の透過が
最大になるからである。たとえば、平面１４から反射さ
れた光は、平面１５で最もよく焦点が合った状態にな
り、図１に示す特定のピンホール平面１３上の焦点がず
れた像は、ピンホールより大きくなる。したがって、こ
のピンホールは、反射光の焦点がずれて、表面１６'と
ピンホール・アパーチャ２１の両方でより大きな像を生
じる場合に、変換器平面１７へ通過する光を実質的に減
衰させる。表面１６'またはピンホール・アパーチャ２
１のどちらかでピンホール・アパーチャ１９の像の焦点
がずれると、変換器平面１７にある変換器に達する光が
減衰する。その結果、問題の部分反射面が一定の反射率
を有すると仮定すると、変換器における光の強度の変動
が、所定の高さからの高さの変動に直接変換される。

【００２３】サンプル内の異なる高さでの共焦結像の原
理は、カメラの好ましい実施態様で、図２に具体的に示
すように使用される。明らかに、アパーチャ板１３は、
ＣＣＤ変換器１７上の変換区域またはフォトサイト（た
とえば２５ａ、２５ｂ、２５ｃ）の配置に対応するアパ
ーチャの行列を備えている。さらに、サンプルは、共焦
平面２４と、ＣＣＤ変換器１７、アパーチャ板１３およ
びレンズ１１の平面と、ＣＣＤ変換器１７とに対してわ
ずかに傾き（たとえば、サンプルを横切る主走査方向２
３と直交する軸の回りに回転するなど）、その結果、ア
パーチャ板（またはその部分アレイ）内の各アパーチャ
が、サンプル内の異なる高さに対応する（光学設計で周
知のとおり、これは、レンズ軸を傾けることによっても
達成でき、この２つの組合せを使用することもできる）
ようになっている。同じ理由で、カメラの視野を横切る
共焦平面２４は、サンプル内の問題の高さの範囲を横切
るようになされる。したがって、最も単純な場合には、
カメラが、それぞれ潜在的に異なる高さにある、サンプ
ル上の複数の区域を結像している。主走査方向２３の矢
印で示されるように、サンプルは、カメラの視野を横切
って走査される。この配置では、「露光」の各瞬間（た
とえば、変換器がすべてのフォトサイトにおける入射光
をサンプリングし、その間はサンプルが静止していると
みなせる時）ごとに、サンプルの結像された画素のパタ
ーンが生成される。このパターンは、他のすべての露光
の瞬間に生成される像と正確に合同であり、結像された
区域と結像が行われる高さの間に、正確に一貫した関係
がある。もちろん、ＣＣＤ変換器１７をセグメント化
し、あるいは追加のアパーチャ板部分で増設し、所望の
数の高さで所望の数の点を結像して、異なる共焦距離に
置かれたアパーチャ板１３の副アレイと同一の効果をも
たらすことができることを理解されたい（ただし、アパ
ーチャ板１３とセンサの平面の間の間隔が変化すると、
画像の焦点が異なる角度にずれるので、静的強度誤差が
生ずる）。実際、カメラの好ましい形態では、１つの露
光インスタンス（「露光の瞬間」と異なり、サンプルの
２０４８個の画素区域（変換器の各側面にある８本のラ
スタ行のそれぞれで１２８画素、または側面ごとに１０
２４個）が１６個の高さのそれぞれで結像される。完全
なラスタ行を組み立てるには８つの時間的に別々の露光
の瞬間が必要）が、８ビットの分解能で輝度信号を供給
する。

【００２４】図２に示したカメラの動作は、カメラによ
るデータ取込みの性質を理解できるように、非常に単純
化してある。サンプル１６内の異なる結像高さを、
ｈ₁、ｈ₂、ｈ₃などで示し、サンプルの区域（各座標方
向で８画素ごとに分離される）を、幾何形状の形の符号
（下から上へ、正方形、六角形、円、三角形）で示す。
３つの時間的に離れた（８つの露光による）露光の瞬間
ｔ₁、ｔ₂、ｔ₃におけるこれらの各区域の位置を、図２
の左に示す。ＣＣＤフォトサイト２５ａ、２５ｂ、２５
ｃのそれぞれのアナログ出力を、図２の右に示す。これ
らの出力はそれぞれ、アナログ・パルスの列からなり、
パルスの振幅が、ある区域の結像輝度に対応する。さき
に指摘したように、共焦結像技術のために、この輝度値
には、アパーチャ板１３の位置と傾斜角度によって決定
される結像深さに対する、部分反射面の位置に関する高
さ情報も含まれる。また、ここでは、主走査方向２３に
サンプルを連続的に移動するにつれて、中間の露光の瞬
間、たとえばｔ₁とｔ₂の間に、同一の共焦高さと位置
で、中間露光が行われることに留意されたい。

【００２５】図からわかるように、どの露光の瞬間につ
いても、異なる区域のアレイが結像され、ＣＣＤ変換器
１７の各ＣＣＤフォトサイト２５ａ、２５ｂ、２５ｃ
が、異なる結像高さに対応する（たとえば、各パルスが
Ｂ（物体画素位置、ｈ_n）の形式であり、位置（たとえ
ば、サンプルの特定の画素位置または区域）が、それ自
体時間の関数であるとして、時間の関数としてのＣＣＤ
フォトサイト２５ｃの輝度Ｂ出力）。したがって、最も
単純なレベルの抽象から、放物線近似プリプロセッサへ
のインターフェースをサンプルの特定の区域に相関させ
なければならず、したがって、このインターフェース
が、サンプル表面の単一画素位置における複数の共焦高
さに対応する鎖線２９に沿って取られた出力のセクショ
ンを提供しなければならないことがわかる。

【００２６】このようなデータのセクションの供給は、
理想的には、単に対応する１組の遅延を提供することに
よって行える。しかし、ＣＣＤ素子と共焦結像技法によ
り、いくつかのかなり厄介な問題が生じる。まず、共焦
結像技法は、高さ情報を強度値として取り込むために、
部分反射面または界面の高さの結像高さからの変動が、
焦点の合わない点の像として描かれることを利用してい
ることに留意されたい。したがって、この結像配置は、
焦点の合わない像がＣＣＤ平面で重なり合わないように
しなければならず、ＣＣＤフォトサイト２５ａ、２５
ｂ、２５ｃ間の最小間隔が、サンプル表面にある画素の
横寸法の小さな倍数にならなければならない。設計の都
合上の問題として、サンプル表面の所与の座標方向の８
画素に対応する変換器フォトサイトの間隔が、この最小
間隔に適合することが好ましい。したがって、たとえ
ば、所与の画素区域が結像される時刻と、サンプルの隣
接画素が結像される瞬間との間に、異なる画素区域の８
つの露光の瞬間（主走査方向２３）が存在することにな
る。

【００２７】第２に、上述のＣＣＤ画像センサの自己走
査式という性質のために、その出力は、変換器フォトサ
イトの複数の並列出力ではなく、通常は単一の直列パル
ス列となる。無理なく設けることのできるタップの数
は、最大でも、変換器上のフォトサイトの数よりはるか
に少ない。すなわち、ＣＣＤは、内部でのアナログ信号
の記憶と、記憶サイト間でのアナログ信号サンプルの転
送をもたらす。したがって、動作の際には、信号の行列
が、データの列（または行）のステッピングにより行
（または列）に沿ってステップされ、あるいは他方の座
標方向でステップごとにＣＣＤから掃き出される。こう
して、露光の瞬間ごとに、ＣＣＤアレイ内またはそのセ
クション内のタップに対応する各変換器の出力（たとえ
ば、単一の露光の瞬間、たとえばｔ₁のＢ（物体画素位
置、ｈ_n）のすべての値）を含むパルス列が形成され
る。その後、このＣＣＤからのデータを、アナログ形式
からディジタル形式に変換し、２進信号値の直列パルス
列として出力する。製造環境でのサンプルの自動化検査
に有用なスループットに必要なサンプリング（たとえば
「露光」）速度では、好ましい実施例（６４タップ）
で、カメラの出力ビット速度が、左側と右側にそれぞれ
３２個ずつのタップのそれぞれで毎秒１６メガバイト程
度になる。したがって、この変換器の合計出力ビット速
度は、毎秒１ギガバイトを超える。

【００２８】第３に、サンプルが、カメラの視野に完全
に収まらず、サンプルを横切る複数の走査が必要になる
場合がある。その場合、図３に示す蛇行走査パターンに
従い、矢印２３''で示される主走査方向２３に垂直な方
向に視野を変位させた後に、主走査方向２３（たとえば
２３'）の向きを反転させることを周期的に行うことが
好ましい。この技法は、サンプルの、前の走査と同じ側
に視野を再位置決めする時間が不要であり、さらに重要
なことに、走査の間の位置決めが容易に維持できるの
で、有利である。しかし、この種の走査パターンを用い
ると、すべての結像高さで特定の位置に関するデータの
セクションの展開が複雑になる。というのは、上記の同
時出願の特許出願で開示されたプロセッサに結像高さを
高さの順に印加しなければならないのに、結像高さが、
サンプル上の８つの高さまたはアドレスの順に展開され
ないからである。

【００２９】第４に、ＣＣＤは、個々の変換フォトサイ
トの感度のわずかな差および暗電流に起因する雑音と、
感知した照明輝度レベルを表す電荷をＣＣＤ内の記憶構
造から記憶構造へと移動する際の効率に起因する雑音と
にさらされる。暗電流とは、照明がないときに流される
電流であり、変換フォトサイトの導電率への寄与を表
し、問題の照明レベル全体にわたって実質的に一定にな
る。したがって、暗電流は、オフセットという性質の補
正を必要とする。

【００３０】一方、いわゆる固定パターン雑音は、個々
のフォトサイトの光変換効率と、電荷がＣＣＤからシフ
トされるまたは掃き出される際に通過するすべての電荷
記憶素子の総合電荷移動効率の集合的効果である（所与
の変換フォトサイトからのデータが通過する段の数は、
ＣＣＤ上の変換フォトサイトの位置によって変わる。固
定パターン雑音はまた、ＣＣＤ内の信号経路に含まれる
個々の記憶素子ごとに変化し、フォトサイトごとに独自
になる）。固定パターン雑音は、集中効率の効果である
ので、ＣＣＤ内のフォトサイトごとの利得の静的調節に
よって補正しなければならない。照明がわずかに不安定
であっても、大きな測定誤差が生じるので、動的補正も
望ましい。

【００３１】これらの厄介な要因を考慮すると、サンプ
ルの単一画素のすべての結像高さに対応するデータのセ
クションを展開することが、極めて困難であることは明
らかである。製造環境で有用な完全自動検査のために、
あるサンプルのすべての画素についてほぼリアル・タイ
ムでこれを行うことは、さらに困難である。次に、その
ような機能の達成を可能にする、本発明の好ましい実施
例の詳細な説明を行う。ただし、これから説明する動作
のシーケンスの一部とハードウェア特徴の一部は、当業
者なら理解できるように、現在好ましいＣＣＤ画像セン
サ配置における特定の走査パターンとデータ経路に応答
して提供されるものであり、当業者には以下の説明か
ら、これに匹敵するシーケンスおよびハードウェア特徴
が明白であろうことを理解されたい。

【００３２】ここで図４を参照すると、自動検査システ
ムの部分５０の、カメラ１１０から上記の同時出願の特
許出願の画素プロセッサ１２０まで延びるブロック図が
示されている。本発明のプリプロセッサ１００を破線で
示すが、これは、複数の段を含んでいる。図６および図
７に詳細に示すセンサ出力多重化段１６０は、それぞれ
結像の行われる別々の公称共焦高さに対応する、複数の
フォトサイト・グループのそれぞれについて、変換器フ
ォトサイト出力の初期再順序付けを実行する。静的利得
／オフセット補正段１７０は、センサ出力多重化段１６
０の出力を受け取り、静的利得の成分を加算することに
よる較正と、ＣＣＤの各変換フォトサイトの暗電流およ
び固定パターン雑音に関して個々のフォトサイトを補償
するため実験的に求めた値の静的補正とを提供する。ま
た静的利得の調節を使用して、上記の米国特許第５２４
８８７６号に開示されているように、異なる波長で結像
を行う際の変換器スペクトル応答を補償することもでき
る。動的利得補正段１８０は、たとえばセット点を確立
するために測定して使用することのできる、アーク・ラ
ンプ中のアークの位置変動や他の変動によって引き起こ
される照明の不均一性を補償するために、動的利得の調
節を追加する。静的利得／オフセット補正段１７０と動
的利得補正段１８０のどちらも、センサ出力多重化段１
６０によって確立されるマイクロ・オーダーの周期的繰
返しに基づいて、補正を繰り返し適用することに留意さ
れたい。これによって、好ましい実施例で補正値を得る
ために参照テーブル（ＬＵＴ）にアドレスする際に、あ
る程度の便利さと番号付けの一貫性がもたらされる。

【００３３】ラスタ走査変換段１９０は、センサ出力多
重化段１６０によって確立されるフォトサイトのマイク
ロ・オーダー（各結像高さグループ内のフォトサイトの
順序に対応する）を、サンプル全体または少なくともそ
の大きな部分にわたって順序付けられたラスタ・パター
ンに変換する。これと同時に、ＣＣＤ変換器１７上の感
知サイトが、焦点の合わない像の広がりに対処するよう
に両方の座標方向に分配されることが好ましいので、ま
たは、本発明によるプリプロセッサを使用する他の応用
分野（たとえば、共焦結像技法によって導出される深さ
情報ではなく、スペクトル情報を得るために、プリズム
や回折格子などによって特定の形で分配される光情報の
収集）での他の理由により、ラスタ走査変換段は、光学
情報を収集する変換器フォトサイトと共に移動するサン
プル上の画素位置をも調整する。さらに、下記で説明す
るように、サンプルとカメラの間の双方向相対移動のた
めの画素順序の反転が提供される。その結果、データ
が、図２の鎖線２９に対応するセクションに区切られ
た。しかし、下記で詳細に説明するように、各セクショ
ンの値の間には、まだタイム・スキューが存在する。と
いうのは、１６個のラスタ走査変換回路がそれぞれ、他
のラスタ走査変換回路に対して時間オフセットを有する
状態（ただし、図２に示した時間オフセットとは異な
る）で動作するからである。この時間オフセットは、主
走査方向２３でのサンプルの特定の画素位置の、異なる
共焦高さに対応する連続する露光の瞬間の間の時間に対
応する。このタイム・スキューは、グループ・セクショ
ン・データ段２００で、差動遅延によって除去される。
タイム・スキューが除去されると、８ビット分解能の１
６組の輝度データが、画素プロセッサ１２０へ並列に出
力される。

【００３４】ここで図５を参照して、本発明の好ましい
実施例によるセンサ・フォトサイト配置５００について
論じる。上で述べたように、好ましいフォトサイトの配
置は、フォトサイトのまばらな行列である。というの
は、共焦結像の方法では、結像高さからの変動が、焦点
の合わない点として結像されるからである。焦点のずれ
の度合は、図２の共焦平面２４によって決定される結像
高さからの部分反射面の高さの変動に伴って変化する。
この焦点のずれのために、焦点の合わない点が広がり、
その強度が下がり、したがって、変換フォトサイト２５
の固定区域に当たる光の量が減る。このため、変換フォ
トサイトを連続させることはできず、もう１つの変換フ
ォトサイトから焦点の合わない点の最大半径以内に置く
こともできない。これに関して、焦点の合わない点の最
大半径は、サンプル内の潜在的なすべての反射面の全厚
または少なくとも問題の高さ範囲によって決定され、結
像高さの範囲や結像高さ間の距離だけで決定されるので
はないことに留意されたい。したがって、先に指摘した
ように、８つの画素位置（サンプルと称する）の中心間
の間隔は、変換器フォトサイト位置の間に設けられる。
これは、カメラの光学系に応じて、サンプル自体上での
実際の間隔より大きいこともそれより小さいこともあ
る。

【００３５】フォトサイトのアレイは、走査の方向に右
半分と左半分に分割された、２５６×１２８のフォトサ
イト行列であることが好ましい。したがって、好ましい
形のＣＣＤ変換器の視野は、２０４８画素の幅で、変換
器の左半分と右半分にそれぞれ１０２４画素を含む。別
に図示しないが、望むならば、同一のアレイをさらに設
けて、データ取込みの速度を向上させ、あるいは高さ分
解能を増大させることができる。この行列は、さらに、
異なる公称共焦高さ（用語「公称」は、単一の公称高さ
で結像をもたらすはずのグループの異なる行での高さの
差の変動を認識したものである。上記の同時出願の米国
特許出願に記載されているように、主走査方向でのフォ
トサイトの分配とサンプルの傾きのために多少のエイリ
アスが発生する）に対応する１６個のグループに再分割
され、各グループは、さらに、それぞれ４行の副グルー
プに再分割され、各副グループがＣＣＤの単一のタップ
に出力を供給する。この行列は、直線状でないことが好
ましいが、列を傾けて（たとえば、フォトサイトを、行
から行へと、走査方向に垂直な方向に、サンプルにおけ
る画素の幅と等しい距離だけオフセットさせる）、ある
グループのある列のフォトサイト（たとえば、１ラスタ
行内の８画素幅）が、走査中にその行列の行内のフォト
サイト間の幅をカバーするようにすることが好ましい。
また、傾いた列を含むアレイが都合上好ましいが、画素
のどのアレイも、走査の方向に繰り返して置いた時に
は、像平面を完全にタイル分割することを理解された
い。

【００３６】８つの行からなる各グループは、傾いたサ
ンプル上の対応する画素区域の、共焦平面２４に対する
相対的な軸方向位置によって決定される単一の公称結像
高さに対応し、したがって各露光ごとに、サンプル上の
２０４８（８×１２８×２）画素位置が結像される（し
たがって、好ましい変換器アレイの各グループは、図２
に示した簡略化された図の単一のアパーチャおよび変換
器に対応する）。各グループの各行内の変換フォトサイ
ト位置を、前後の行の変換フォトサイト位置から、隣接
する変換フォトサイト間の間隔（たとえば、各変換フォ
トサイトの公称横寸法）の１／８だけオフセットして、
フォトサイト間の距離にわたる結像（たとえば、副走査
方向での「走査」）を行うことが好ましい。参考までに
言うと、本発明の好ましい実施例では、ＣＣＤ内の変換
フォトサイト間の間隔は、カメラ光学系で拡大が行われ
るので、約８０μｍであり、サンプルでの約８μｍの寸
法に対応する。変換器上のセンサ・フォトサイトのグル
ープ間の高さ間隔は、共焦平面２４に対するサンプルの
相対的な傾きによって変わり、公称値としては、約０．
２５〜２．０μｍの範囲にある。

【００３７】８つの行からなる各グループは、出力デー
タ速度を高めるため、さらにそれぞれ４行の２つの組に
再分割される。というのは、そうすると両方の組（たと
えばすべての組）の出力を並列に取り出せるからであ
る。偶然に、ＣＣＤでは一般的であるが、感知データの
出力は、チップの縁部に向かって１列ずつシフトされる
（たとえば、図５の中空の矢印で示されるように、レジ
スタ（たとえば５１０ａ、５１０ａ'、５１０ｂ、５１
０ｂ'）に１列のデータを置くことによってシフトされ
る。このレジスタから、行位置の順により高速に感知デ
ータがシフトされまたは掃き出される）。この列ごとの
シフトとレジスタからの出力は、その後、フレーム全体
（変換器上の全フォトサイト）が読み出されるまで、周
期的に繰り返される。その後、別のフレームまたは「露
光」を行い、同じようにして読み出す。これらのパルス
のアナログ・ディジタル変換は、雑音の拾い上げを最小
にするため、ＣＣＤ変換器チップのすぐ近くで行うこと
が好ましい。また、このようなアナログ・ディジタル変
換を、図６のバッファ６２０、６２２、６２４、６２６
などで記憶を行う前に実行して、ディジタル記憶とディ
ジタル読出しを行えるようにするのが好都合である。

【００３８】この出力構造は多少複雑であるので、ＣＣ
Ｄチップの製造（たとえばマスク・レジストの露光）を
簡単にするため、行のグループを回転した像からＣＣＤ
変換器アレイの２つの半分を形成する。この結果、図６
の変換器フォトサイト番号で示されるように、この素子
の右半分と左半分の間で垂直読み出しの順序が逆にな
る。具体的に言うと、出力多重化段の一部分を詳細に示
す図６および図７を参照すると、ＣＣＤアレイの左半分
の変換器フォトサイトは、組の中で上から下に番号を付
けてある。ＣＣＤの右半分は、変換フォトサイトが組の
中で下から上に番号を付けてある。どちらの場合でも、
第２の組はアポストロフィ（'）で識別される。したが
って、画素番号は、画素がＣＣＤから出力される順序で
割り当てられる。ＣＣＤの左半分と右半分の２組のデー
タは、それぞれ当該の１：２デマルチプレクサ６１０お
よび６１２に並列に読み出される。この１：２デマルチ
プレクサ６１０および６１２は、４画素ごとに出力され
たデータを、ＣＣＤの左側の、本質的にシフト・レジス
タである先入れ先出し（ＦＩＦＯ）バッファ６２０、６
２２、６２４、６２６の部分に方向変更するように働
く。偶然であるが、左側と右側の列ごとの走査順序を反
転しても、本発明の対象である処理の段にとって重要で
ない。というのは、１グループ内のフォトサイトのすべ
ての結像は、そのサンプル内の同一の公称共焦高さで結
像されるからである。左から右に順序を反転しても、本
発明の対象である処理の段にとって重要でなく、実際
は、記憶要件と処理要件を最小にする助けとなる。とい
うのは、縁部から中央への順序を用いると、変換器の中
央の連続するフォトサイトの出力を、右半分と左半分か
ら同時に、または並列処理となるのに十分なほど同時に
近い時間の間に読み出せるようになるからである。

【００３９】１：２デマルチプレクサとこれらのバッフ
ァへの相互接続の機能は、その一部が並列にＣＣＤから
取り出される、画素データの列を整列し直すことであ
る。これらのバッファの出力は、その後、交互のＦＩＦ
Ｏバッファ対（たとえば、６２０と６２４、または６２
２と６２６）から８画素の増分（たとえば列）でデータ
を受け取る、２：１マルチプレクサ６３０に出力され
る。したがって、グループごとに、画素データの連続ス
トリームが、露光ごとにＣＣＤを縁部から中心へ横切る
列方向のシーケンスで生成される。このセンサ出力の多
重化は、変換器の片側の変換フォトサイトの１グループ
だけについて図示してあるが、第１グループについて上
述したものと正確に並列に動作する同様の構造が、グル
ープごとに設けられることを理解されたい。

【００４０】また、単一の画素番号によって作用を受け
参照されるデータは、変換された輝度を所望の分解能で
表現するのに必要な複数のディジタル・ビット（好まし
くは９ビットとパリティ・ビット）であることに留意さ
れたい。各２：１マルチプレクサ６３０の出力は、超高
速のデータ速度（たとえば３２ＭＨｚ）で出力される、
高精度データを表すディジタル値であるので、データ経
路内のできる限り前の位置で、パリティ・ビットを追加
することによりエラー訂正を提供することが好ましい。
したがって、図７に示すように、パリティ・ビットを追
加し、ＦＩＦＯバッファ６２０、６２４および６２２、
６２６の入力でパリティを検査することが好ましい。こ
れらのバッファの出力は、ＦＩＦＯバッファ６２０、６
２４および６２２、６２６の内容を組み合わせる際のＣ
ＣＤ出力のＡ／Ｄ変換の１６ＭＨｚ出力に対応するよう
に、３２ＭＨｚで刻時される。２：１マルチプレクサ
は、図７のＦＩＦＯバッファの交番出力エネーブル制御
７１０を設けて、図示のように１、２、３、４、１'、
２'、３'、４'、．．．というシーケンスをもたらすよ
うに４つのフォトサイトからなるグループの内容を組み
合わせることによって実施することが好ましい。交番出
力エネーブル制御７１０に入力される有効データが、画
素カウント値（ＰＶＡＬ）の生成の開始と、ＣＣＤの読
出し動作を同期させる。

【００４１】次に図８を参照して、静的利得／オフセッ
ト補正段１７０と動的利得補正段１８０について説明す
る。変換器（たとえば、変換器自体またはＣＣＤを経て
その出力に至るデータ経路）に独自の補正は、ＣＣＤ出
力と同期して周期的に繰り返され、サンプル上の走査と
は独立であることを理解されたい。したがって、各グル
ープ内の画素位置値（ＰＶＡＬ）を、カウンタによって
供給できる。というのは、センサ出力多重化段１６０
で、上で述べたように列方向のマイクロ・オーダーが確
立されているからである。したがって、ＰＶＡＬを使用
して、オフセットＬＵＴ８１０と利得補正ＬＵＴ８２０
を直接アドレスし、ディジタル補正値を提供することが
できる。図８の構造を複数設けることによって、ＣＣＤ
変換器１７の右側と左側にある他のグループのための補
正値が提供され、したがって、オフセットＬＵＴ８１０
と利得補正ＬＵＴ８２０によって、各グループ内の画素
数分の補正だけが提供される。これに関して、ここで説
明する構造が、ＣＣＤのタップの対（グループに対応す
る）ごとに複製されることを理解されたい。したがっ
て、図７ないし図９の各配置と図６のマルチプレクサ
は、好ましい実施例では１６回現れる。

【００４２】オフセットの補正を実行するため、加算器
８３０は、補正情報の分解能に合わせて５桁の０値を後
で埋め込まれる、センサ出力多重化段からの９ビット・
データの入力と、オフセットＬＵＴ８１０からの１４ビ
ットのオフセット補正値または暗電流補正値の入力を備
える。ディジタル加算器が好ましいが、最大補正値がデ
ータの分解能より小さいかあるいはそれよりごくわずか
だけ大きい場合に単純に最下位ビットを付加することを
含めて、多くの構造がこのような機能を実行できること
に留意されたい。

【００４３】次に、この加算器の出力を、１５ビットの
分解能で乗算器８４０に供給する。この乗算器８４０は
また、利得補正ＬＵＴ８２０から１６ビット分解能の利
得補正データを受け取る。この乗算器の出力（３１ビッ
ト）を切り捨てて、補正済みデータの最上位１６ビット
にする。この１６ビットから、８ビットを選択して、こ
の特定のサンプル用の最大ダイナミック・レンジを提供
し、この８ビットを、選択機構８５０によって、図９な
いし図１５に関連して次に説明するラスタ走査変換段１
９０に出力する。この選択は、前方に運ばれるビット数
を減らすと同時に、データのダイナミック・レンジを維
持するために行われる。というのは、非常に明るいサン
プルの場合、ほとんどの情報を最上位８ビットに含む
が、非常に暗いサンプルでは、乗算器８４０による出力
を切り捨てた結果の最上位１６ビットのうちの下位ビッ
トにほとんどの情報が含まれるからである。

【００４４】データの動的補正は、これとほとんど同じ
方法、あるいは図８の装置によって、索引テーブル内の
値の動的補正により、あるいは本発明に照らせば当業者
には明白な他の方法によって提供されることに留意され
たい。本発明で可能な完全な精度を得るには、動的補正
を提供することが重要と考えられるが、動的補正の詳細
は、データの照合のための本発明の実施にとって重要で
はない。

【００４５】図９の装置の基本機能は、ＣＣＤ変換器１
７の変換フォトサイトの実際の位置の座標を、再生装置
または画像分析処理装置が利用できるように、結像デー
タを表し、行と列の順で走査することのできる、画像画
素の行列内の位置に変換することである。この処理は、
本質的に、フォトサイト出力データを照合して、これを
ラスタ順に置くことである。これに関して、所望のＣＣ
Ｄ構成の必要に応じて、変換器のまばらな行列が変換器
の行と列の順に読み出されたので、変換器位置のパター
ンは、必然的に補正段の出力におけるデータの順にな
り、したがって、後で図１１に関してさらに詳しく述べ
るように、実質的に変換器フォトサイトのアレイのテン
プレートである。

【００４６】本質的に、図９の装置は、同時読み書きを
もたらすためピンポン式または二重バッファ（たとえ
ば、少なくとも２つの独立に動作可能なバッファ）式に
動作する１対のランダム・アクセス・メモリ（ＲＡＭ）
９０１および９０２を含む。これらのＲＡＭは、部分的
にラスタ・カウンタによってアドレスされる。またこの
ラスタ・カウンタの出力の最下位ビット（ＬＳＢ）は、
ＲＡＭ９０１および９０２の読み書き（Ｒ／Ｗ）機能を
制御する。アドレスの残り部分は、読取り専用メモリ
（ＲＯＭ）またはプログラマブル読取り専用メモリ（Ｐ
ＲＯＭ）によって供給されることが好ましい。また、２
進アドレス方式を用いる場合、ＲＡＭとＲＯＭの両方
を、奇数ＲＡＭと偶数ＲＡＭおよび奇数ＲＯＭと偶数Ｒ
ＯＭとし、ラスタ・カウントの最下位ビットを用いてＲ
ＡＭのＲ／Ｗ機能をトグルすると好都合である。アドレ
スの残り部分は、ＣＣＤ変換器１７の読出しおよびラス
タ・カウンタと同期して走行する画素カウンタによって
供給される。

【００４７】画素カウンタは、本質的に、画素情報が、
ＣＣＤ変換器１７および図６のマルチプレクサから読み
出された順序でＲＡＭ９０１および９０２の入力に順次
到着する際に、その画素情報を識別するように働く。し
たがって、好ましい変換器では、最上位７ビット（ＭＳ
Ｂ）を使用して、グループ内の画素の縁部から中心まで
の位置を識別し（したがって、図９の回路が３２個設け
られる）、最下位３ビットは、図６のマルチプレクサに
よって順序を並べ変えられた各グループの８つの行を循
環する（これも、好ましい変換器の縁部から中心への順
であり、ラスタおよび画像内の連続する画素に対応す
る）。ラスタ走査カウンタによって定義されるラスタも
周期的であるので、図１１の表１に示すように、両方の
カウンタの組合せも（特定のラスタ内の画素の順序や、
特定の変換器アレイからの画素の順序とは無関係に）周
期的である。

【００４８】次に暫時、図１０を参照して、図９の装置
の動作の以下の説明に関連して使用する番号付けの規則
について説明する。図１０に、０ないし１０２３の番号
を付けた１０２４個の変換サイトを含む、図５および図
６の変換器の１グループの左半分の６４行のうちの最初
の５８行を示す。ラスタに対応するが、ある露光の瞬間
の間に結像されるサンプル表面を参照する行番号が、図
１０の左に示してあり、これは６４行ごとに繰り返され
る（さらに上位のビットが増分または減分される）。先
に指摘したように、画素番号は、出力ラスタの行と関連
付けた時、ＣＣＤ変換器１７上に形成される変換フォト
サイトのパターンに正確に従うことに留意されたい。こ
うなるのは、１グループによって結像される実際の位置
の関係が、本質的に、ラスタ行の、各露光の瞬間に結像
される画素の間の部分を包含するのに８サイクルを必要
とし、同一ラスタ行の隣接画素の露光の間に８回の露光
を必要とし、その間に、主走査方向の他の位置（たとえ
ば、共焦結像位置を通過する時の図２の鎖線２９の区
域）で他の露光が行われるからである。

【００４９】図１１に示す表１は、ラスタ走査変換機構
に要求される変換の周期性を示す。図１０の画素を左列
に０から１０２３の順でリストすると、ラスタ走査画像
行が、それぞれ前の数字から８ずつ増分され、６４に達
した時に０に戻る数の繰返しシーケンスを示す。ラスタ
行の各８画素幅セグメントに含まれる変換フォトサイト
位置（変換器フォトサイト・アレイの列に沿ったＹフォ
トサイト番号）は、ＣＣＤ変換器１７のグループ内の行
に対応する数０ないし７の繰返しシーケンスである。Ｘ
フォトサイト番号は、変換器を横切って縁部から中央へ
０から１２７までの範囲にわたるＹフォトサイト番号の
１２８のサイクルのそれぞれごとに増分される。したが
って、好ましいＣＣＤ変換器からのデータを、ラスタ走
査の単一サイクル内でラスタにタイル分割できることが
わかる。ただし、この特徴は、本発明の実施にとっても
必ずしも必要ではないことを理解されたい。とはいえ、
変換器からの画素データの数が、ラスタ走査の画素の数
と同一であるので、本発明は、ＣＣＤ変換器１７の変換
サイトのパターンが、直交配置の整然としたパターンで
シフトされる時に画像平面をタイル分割する限り、整数
個のラスタ・パターンで変換器出力によってラスタをタ
イル分割することは明白である。

【００５０】本発明の好ましい実施例の整然とした配置
を、図３に示し、上で述べた。具体的に言うと、その間
に光感知が行われるシフトは、光感知が行われない時の
視野に等しい距離の直交方向でのシフトが間に散在す
る、単一方向に沿った順方向および逆方向のシフトであ
る。所望の変換を達成するため、この好ましい例では、
ＲＯＭ９２１および９２２によって供給されなければな
らないアドレスが、３つの二重の条件、すなわち、走査
の方向、奇数または偶数のフォトサイト行、および変換
器の右半分または左半分に対応しなければならない。す
なわち、８つの異なる画素が変換パターンを指示する。
しかし、変換器の左半分と右半分は別々のラスタ走査変
換回路によって処理されるので、変換器の左半分と右半
分の画素位置変換パターンを、同一のＲＯＭ内で提供す
る必要はない。実際、その後の若干の処理動作は、この
段で縁部から中央へのシーケンスを維持することによっ
て簡略化される。というのは、先に指摘したように、中
央の画素からのデータはより簡単に相関できるからであ
る。したがって、供給しなければならない変換パターン
は、本発明の好ましい実施例では４つの条件に限られ
る。これらのパターンを、それぞれ図１１ないし図１５
の表２ないし表５に示す。当業者が本発明を実施するに
は、これから説明するように、これらの表に含まれるア
ドレスのパターンの複数の特徴に関して、好ましい形態
の変換器用にこれらの表を生成する原理を理解すれば十
分である。

【００５１】副グループごとのフォトサイト、行または
列の数が異なっても、表２ないし表５がそれから直接に
導かれる好ましい実施例について図１０の表１に示した
ようなサイクルの編成に影響するだけである。フォトサ
イトの位置と読出しシーケンス内の位置を比較すること
によって、画像平面をタイル分割するどのパターンも本
発明の好ましい形態と調和させることができるので、表
２ないし表５内の部分アドレスを各フォトサイトの位置
または順序の差に対応する量だけ増加または減少するこ
とによって、整然とした直交シフトのシーケンスによっ
て結像面をタイル分割する、副グループごとに同数のフ
ォトサイト、行および列を有するフォトサイトの他のす
べてのパターンに対応することができる。これは、ＲＯ
Ｍの入力または出力の適当な数の最下位ビット用の復号
器を設けることによって、ハードウェアで簡単に実施で
きる。というのは、その間に１対１の対応が存在するは
ずだからである。このような復号器が必要になるビット
の数は、グループに対応するパターンの単一の繰返しの
範囲と共に変化する。さらに、グループごとに異なるパ
ターンを設け、そのパターンに異なる復号器で対応する
こともできるが、そうすると複雑さが導入される可能性
がある。というのは、フォトサイト７、１５、２
２、...、１０２３による行５７の獲得の後に、隣接す
る変換器グループのフォトサイト０、８、１６、...、
１０１６が、同一のラスタ行内の結像を開始し、異なる
順序でデータを獲得しようとするが、これは、ポストプ
ロセッサであるグループ・セクション・データ段２００
で対応することが難しい。したがって、変換器パターン
が、変換器の右半分と左半分で一貫していることが非常
に好ましい。

【００５２】偶数ＲＯＭおよび偶数ＲＡＭに対応する表
２と奇数ＲＯＭおよび奇数ＲＡＭに対応する表３（また
は表４と表５）など、本発明の好ましい実施例による表
の対を比較すると、まず、各ラスタ行カウント（たとえ
ば０から６３まで）が、読取りまたは書込みとして指定
され、一方の表で読取りアドレスとして指定された行
が、他方の表で書込みとして指定されることに気が付く
はずである。この特徴が、同時読み書き機能を達成する
ために行われるＲＡＭおよびＲＯＭのピンポン動作に対
応する。さらに、読取りと指定されたラスタ行内のアド
レス値が、周期的な画素番号に対応する表内のすべての
列で同一であることに留意されたい。これに対応して、
図１０の周期的なパターンから導かれるように、書込み
行は、８ずつ離れた０から６３までの昇順または降順の
アドレスを含む。昇順または降順の性質は、走査が順方
向か逆方向かによって決定される（順方向の場合に降
順、逆方向の場合に昇順）。アドレスのシーケンスは、
書込み行の奇数表と偶数表の間で交互に、表の対の各列
内の書込み行のシーケンスにわたって、１ずつ増分され
る（たとえば、表２のラスタ行０の画素０は０、表３の
ラスタ行１の画素０は１、表２のラスタ行２の画素０は
２など）。同様に、読取り行のアドレスは、表に示され
るように、０から６３までの数の、同様に増分されるサ
イクルに従う。表２ないし表５の各表の行５７は重要で
ある。というのは、表２と表４のそれぞれの行５７の読
取りアドレスの最初の画素位置（０）にある０のアドレ
スからわかるように、行５６のフォトサイト１０２３か
らのデータが書き込まれると、そのラスタの走査線のデ
ータが完了し、読出しが即座に開始され得るからであ
る。変換器は、左右相称または鏡像対称ではなく、回転
対称（たとえば、右半分は、左半分と同一であるが１８
０°回転されている）であるので、図１２に示すように
同一の表を左半分の順方向走査と右半分の逆方向走査に
使用できる他の３つの組合せを図１３ないし図１５に示
す。

【００５３】本発明の好ましい実施例によれば、ＲＯＭ
９２１および９２２は、ラスタ行カウンタ９１０出力の
６ビットと共に、書込みサイクルの間に画素カウンタ９
３０の出力の最下位３ビットを受け取り、本質的に、こ
れをラスタ行の１０２４位置に及ぶ拡張アドレスに変換
して出力する。この出力は、画素カウンタ出力の最下位
３ビットと共に部分アドレスとしてＲＡＭ９０２および
９０１に並列に印加される。画素カウンタ出力の最下位
３ビットの値がアクセスすべき画素位置を循環的にオフ
セットさせ、その循環毎にラスタ行位置が増倍または減
倍する。また、各オフセットを各画素毎に走査方向に応
じて昇順または降順で各ラスタ行を通じて繰り返しなが
ら、各ラスタ位置における隣接変換器出力を６４ラスタ
行（６ビット・カウンタ）の画素アレイを８ラスタ行毎
に区分して書き込むことができる。読取りサイクルの間
に、ＲＡＭの１行分の画素データが累積されにつれて読
み出され、したがって、ＲＡＭの記憶容量要件（たとえ
ば、所与の瞬間にメモリに保持される画像のフィール
ド）が最小になる。

【００５４】また、奇数ＲＯＭと偶数ＲＯＭは、実質的
に高速の復号器またはコード変換器として機能するが、
それに対応するＲＡＭが書込み中かそれとも読取り中か
に応じて、異なるコード（アドレス）変換を提供するこ
とを理解されたい。製造環境で必要とされる本質的にリ
アル・タイムの自動光学検査を実現するために、変換器
出力のギガバイト速度に一致する超高速動作をサポート
する形で正しいデータの照合をもたらすのは、この切替
可能な相関またはアドレス変換機能である。この変換は
ＲＡＭの書込みサイクルに対して実行することが好まし
いが、同じ動作を読取りサイクルに対して実行すること
によって同一の結果が達成できることを理解されたい。

【００５５】次に図１６を参照して、本発明によるポス
トプロセッサについて説明する。変換器フォトサイト・
アレイは、グループに分割され、各グループが、サンプ
ル内の異なる公称共焦高さで結像を実行することを想起
されたい。このアレイは、図１０に示すように、６４ラ
スタ行ごとに繰り返すことが好ましい。したがって、所
与のラスタ行内の各高さにある画素値への寄与の間に、
６４画素行の時間分離がある。これらの値は、現在、視
野の各半分中で正しいラスタ順であり、１Ｋ（１０２
４）バイトを含むので、各高さの間に６４Ｋバイトの遅
延が存在しなければならない。これらの遅延は、走査方
向でのグループの順次配向に対応するように、累加的で
あることが好ましい。同じ理由で、図１６の図は、順方
向走査の場合であり、逆方向２３'（図３）にサンプル
を走査する場合には、簡単な切替アレイで行われるよう
に、１ないし１６の番号を付けた、公称共焦高さによる
遅延線１６００へのデータの印加の順序を、反転しなけ
ればならないことに留意されたい。

【００５６】遅延線１６００によってもたらされる累加
的遅延は、比較的長く、正確に制御されなければならな
いので、ＦＩＦＯバッファが好ましい。というのは、Ｆ
ＩＦＯバッファは刻時することができるからである。こ
のようにして、隣接するグループに課せられる遅延から
６４Ｋバイトずつ異なる累加的な遅延を提供することに
よって、それぞれのグループによって結像される１６個
の共焦高さのすべてに対する画素値を、同一のラスタ行
にまとめることができ、上記の同時出願の特許出願に開
示された高さプロセッサが使用できるようにすることが
できる（これは、シフトによって、単一画素のデータ
が、異なるフォトサイトからの寄与を受け取ると同時に
ＣＣＤからシフトされる、いわゆる時間変位積分（ＴＤ
Ｉ）ＣＣＤとは別個である。というのは、本発明によれ
ば、異なるグループのフォトサイトのデータと公称共焦
高さが、画素ごとに別個のままになるからである）。す
なわち、１６個の公称共焦結像高さからの変動に対応す
るデータが、８ビットの強度分解能または高さ分解能に
おける１行あたり２０４８個の画素ごとに、並列に提示
される。したがって、１サンプル画素内の異なる高さの
表面の隣接輝度データが、存在するどの部分反射面のサ
ンプル内でも正確な高さを突き止めるための放物線近似
または他の適当な処理のため、並列に使用可能である。
これらのデータは、並列に提示されるので、同期を維持
するためにバッファ以外の記憶機構が不要であり、高さ
プロセッサは、ほぼリアル・タイムに、製造工程のスル
ープットに悪影響を及ぼさない速度で、この情報に作用
することができる。

【００５７】以上のことから、本発明が、極めて高速で
極めて大量の走査変換を行う技法を提供することがわか
る。３２ＭＨｚのデータ速度は、各データ・タップから
のデータの再フォーマット全体を通じて同期的に維持さ
れ、比較的少ないメモリと他のハードウェア要件で毎秒
１ギガバイトを超える全体スループットが得られる。

【００５８】上述した発明には以下のような態様があ
る。

【００５９】（１）フィールド内にデータを格納するた
め且つ前記フィールド内のデータにアクセスするための
メモリを操作する方法であって、組み合わせると前記メ
モリのフィールド内の全てのメモリ位置にアクセスする
アドレス・シーケンスを形成する、前記メモリに対する
アドレス部分として、少なくとも２つの数のシーケンス
を提供するステップと、前記アドレス・シーケンスの少
なくとも一部分を変更して、前記メモリ内での書き込み
動作と読み取り動作のどちらか一方の間に、前記メモリ
のフィールド内のすべての位置にアクセスする変更済み
アドレス・シーケンスを形成するステップとを含むメモ
リ操作方法。

【００６０】（２）前記メモリが少なくとも２つの独立
バッファを含み、前記方法がさらに、前記独立バッファ
の一方への書込みと少なくとも２つの前記独立バッファ
の他方からの読取りを同時に行うステップを含む（１）
に記載のメモリ操作方法。

【００６１】（３）前記少なくとも２つの数のシーケン
スのうちの一方の最下位ビットに従って、前記メモリの
書込み動作と読取り動作を制御するステップをさらに含
む（１）に記載のメモリ操作方法。

【００６２】（４）前記少なくとも２つの数のシーケン
スのうちの一方の最下位ビットに従って、前記少なくと
も２つの独立バッファの書込み動作と読取り動作を制御
するステップをさらに含む（２）に記載のメモリ操作方
法。

【００６３】（５）少なくとも２つのデータ・ストリー
ムのそれぞれから、固定した複数のデータ・ビットを交
互に選択することによって、少なくとも２つのデータ・
ストリームを組み合わせるステップをさらに含む（１）
に記載のメモリ操作方法。

【００６４】（６）少なくとも２つのメモリに対して実
行され、さらに、前記少なくとも２つのメモリのうちの
一方の出力を遅延させるステップを含む（１）に記載の
メモリ操作方法。

【００６５】（７）前記遅延が、前記少なくとも２つの
メモリの一方の前記フィールド内のすべての位置にアク
セスするための前記アドレス・シーケンスの持続時間に
ほぼ等しい時間であることを特徴とする（６）に記載の
メモリ操作方法。

【００６６】（８）前記アドレス・シーケンスの少なく
とも一部分を変更して、変更済みアドレス・シーケンス
を形成する前記ステップが、前記フィールド内のすべて
のアドレスを含むアドレスのパターンを、第２メモリに
記憶するステップと、前記記憶されたアドレスのパター
ンに順次にアクセスするため、前記アドレス・シーケン
スの少なくとも選択されたビットを前記第２メモリに印
加するステップと、前記フィールド内の全データにアク
セスするため、前記メモリの読取り動作と書込み動作の
どちらか一方の間に、前記メモリに前記記憶されたアド
レスのパターンを印加するステップとを含む（１）に記
載のメモリ操作方法。

【００６７】（９）少なくとも２つのバッファを含むメ
モリと、複数ビット・ディジタル・アドレスの第１のシ
ーケンスを生成するための第１カウンタと、前記第１カ
ウンタと同期して動作する、複数ビット・ディジタル・
アドレスの第２のシーケンスを生成するための第２カウ
ンタと、前記複数ビット・ディジタル・アドレスの第１
および第２のシーケンスの一方の少なくとも１つの選択
されたビットに応答して、前記少なくとも２つのバッフ
ァの一方の書込み動作を前記少なくとも２つのバッファ
の他方の読取り動作と同時に発生させる手段と、前記少
なくとも２つのバッファの読取り動作と書込み動作のど
ちらか一方の間に前記複数ビット・ディジタル・アドレ
スの第１および第２のシーケンスの少なくとも一部分を
アドレスの変更済みパターンで置換する手段を含む、前
記複数ビット・ディジタル・アドレスの第１および第２
のシーケンスに従って前記メモリ内のデータのフィール
ドにアクセスする手段とを含む、高速走査変換器。

【００６８】（１０）前記第１カウンタが、ラスタ行カ
ウンタであり、前記第２カウンタが、画素カウンタであ
ることを特徴とする（９）に記載の高速走査変換器。

【００６９】（１１）少なくとも２つのデータ・ストリ
ームを組み合わせて、前記少なくとも２つのバッファに
並列に印加される単一データ・ストリームにする手段を
さらに含む（９）に記載の高速走査変換器。

【００７０】（１２）前記メモリからのデータ読取り
を、前記データのフィールドにアクセスする時間と等し
い時間またはその整数倍だけ遅延させる手段をさらに含
む（９）に記載の高速走査変換器。

【図面の簡単な説明】

【図１】共焦深さ結像装置の原理を示す概略図である。

【図２】本発明の好ましい実施例で共焦結像を使用する
方法の概略図である。

【図３】本発明の好ましい実施例による、走査パターン
の例を示す図である。

【図４】本発明の全体配置の概略ブロック図である。

【図５】本発明の好ましい実施例による、センサ・サイ
ト配置図である。

【図６】図４のセンサ出力多重化段の概略図である。

【図７】図６のセンサ出力多重化段の詳細図である。

【図８】図４の静的オフセット／動的利得補正段の概略
図である。

【図９】図４のラスタ走査変換段の、１６個の同一の事
前フォーマット機構回路のうちの１つの概略図である。

【図１０】図９および図１１ないし図１５に関連して説
明する画素の番号付け規則を示す図である。

【図１１】本発明の好ましい実施例によるメモリ・アク
セスの周期的繰返しシーケンスを示す表である。

【図１２】本発明の好ましい実施例によるメモリ・アク
セスの周期的繰返しシーケンスを示す表である。

【図１３】本発明の好ましい実施例によるメモリ・アク
セスの周期的繰返しシーケンスを示す表である。

【図１４】本発明の好ましい実施例によるメモリ・アク
セスの周期的繰返しシーケンスを示す表である。

【図１５】本発明の好ましい実施例によるメモリ・アク
セスの周期的繰返しシーケンスを示す表である。

【図１６】図４のグループ・セクション・データ段の事
後フォーマット機構配置の概略図である。

【符号の説明】

１１レンズ１３アパーチャ板１７ＣＣＤ変換器２３主走査方向２４共焦平面２５変換フォトサイト１００プリプロセッサ１１０カメラ１２０画素プロセッサ１６０センサ出力多重化段１７０静的利得／オフセット補正段１８０動的利得補正段１９０ラスタ走査変換段２００グループ・セクション・データ段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 7/18 G06F 12/00 580 G06T 1/60

Claims

(57)【特許請求の範囲】

【請求項１】それぞれ独立してアクセス可能な少なくと
も２つのメモリ・バッファを含み、前記各メモリ・バッ
ファ内のフィールドに画像変換器からのデータを書き込
んだりまたはそのフィールド内に記憶中の前記データを
読み取ったりできるランダム・アクセス・メモリ装置を
操作する方法であって、各数字シーケンスからの各１つの数字を組み合わせると
前記フィールド内の全てのメモリアドレス位置を逐次的
順序でアクセス可能な１つのアドレス・シーケンスを形
成する少なくとも２つの数字シーケンスを部分アドレス
として発生するためのステップと、前記メモリ・バッファ内での書き込み動作と読み取り動
作のどちらか一方の間、前記アドレス・シーケンスの少
なくとも一部分を、前記フィールド内の全てのメモリア
ドレス位置を非逐次的順序でアクセス可能な所定の変換
ルールに従って、変更して変更済みアドレス・シーケン
スを形成するためのステップと、前記変更済みアドレス・シーケンスに基づいて前記メモ
リアドレス位置を非逐次的順序でアクセスし、その際前
記２つの一方のメモリ・バッファへ画像変換器からのデ
ータを書込むと同時に他方メモリ・バッファから記憶中
の前記データを読取るためのステップと、を含むメモリ操作方法。
【請求項２】それぞれ独立してアクセス可能な少なくと
も２つのメモリ・バッファを含み、前記各メモリ・バッ
ファ内のフィールドに画像変換器からのデータを書き込
んだりまたはそのフィールド内に記憶中の前記データを
読み取ったりできるランダム・アクセス・メモリ装置を
操作する方法であって、各数字シーケンスからの各１つの数字を組み合わせると
前記フィールド内の全てのメモリアドレス位置を逐次的
順序でアクセス可能な１つのアドレス・シーケンスを形
成する少なくとも２つの数字シーケンスを部分アドレス
として発生するためのステップと、前記メモリ・バッファ内での書き込み動作と読み取り動
作のどちらか一方の間、前記アドレス・シーケンスの少
なくとも一部分を、前記フィールド内の全てのメモリア
ドレス位置を非逐次的順序でアクセス可能な所定の変換
ルールに従って、変更して変更済みアドレス・シーケン
スを形成するためのステップであって、変更済みアドレ
ス・シーケンスが入力データ・ストリームおよび出力デ
ータ・ストリームに対応して、それぞれ、異なるアドレ
ス・シーケンスを形成するように、書き込み時および読
み取り時の変更済みアドレス・シーケンスをそれぞれ形
成する際に異なる変換ルールを使用するためのステップ
と、書き込み時および読み取り時にそれぞれ異なる前記変更
済みアドレス・シーケンスに基づいて前記メモリアドレ
ス位置を非逐次的順序でアクセスするためのステップ
と、を含むメモリ操作方法。
【請求項３】それぞれ独立してアクセス可能な少なくと
も２つのメモリ・バッファを含み、前記各バッファ内の
フィールドに画像変換器からのデータを書き込んだりま
たはそのフィールド内に記憶中の前記データを読み取っ
たりできるランダム・アクセス・メモリ装置を操作する
方法であって、各数字シーケンスからの各１つの数字を組み合わせると
前記フィールド内の全てのメモリアドレス位置を逐次的
順序でアクセス可能な１つのアドレス・シーケンスを形
成する少なくとも２つの数字シーケンスを部分アドレス
として発生するためのステップと、前記メモリ・バッファ内での書き込み動作と読み取り動
作のどちらか一方の間、前記アドレス・シーケンスの少
なくとも一部分を、前記フィールド内の全てのメモリア
ドレス位置を非逐次的順序でアクセス可能な所定の変換
ルールに従って、変更して変更済みアドレス・シーケン
スを形成するためのステップと、前記変更済みアドレス・シーケンスに基づいて前記メモ
リアドレス位置を非逐次的順序でアクセスし、その際前
記２つの数値シーケンスのうちの一方の最下位ビットに
従ってメモリの書込み動作または読取り動作を制御する
ためのステップと、を含むメモリ操作方法。
【請求項４】少なくとも２つのデータ・ストリームのそ
れぞれから、一定数のデータ・ビットを交互に選択する
ことによって、データ・ストリームをマージングするス
テップを含む請求項１，２または３に記載のメモリ操作
方法。
【請求項５】前記２つのメモリ・バッファのうちの一方
のメモリ・バッファの出力を遅延させるステップを含む
請求項１，２または３に記載のメモリ操作方法。
【請求項６】前記遅延が、前記一方のメモリ・バッファ
の前記フィールド内の全ての位置にアクセスするための
前記アドレス・シーケンスの持続時間にほぼ等しい時間
であることを特徴とする請求項５に記載のメモリ操作方
法。
【請求項７】前記変更済みアドレス・シーケンスを構成
する、前記データフィールド内の全てのデータをアクセ
スするためのアドレス・パターンを前記データ・メモリ
とは別のメモリに予め記憶するステップと、前記２つの数値シーケンスの少なくとも選択されたビッ
トを前記別のメモリに印加して前記アドレス・パターン
に順々にアクセスするステップと、を含む請求項１，２または３に記載のメモリ操作方法。
【請求項８】画像変換器からのデータ・ストリームを受
理するための少なくとも２つのメモリ・バッファを含む
データメモリと、複数ビット・ディジタル・アドレスの第１のシーケンス
を生成するためのラスタ行カウンタと、前記データ・ストリームおよび前記ラスタ行カウンタと
同期して動作する、複数ビット・ディジタル・アドレス
の第２のシーケンスを生成するための画素カウンタと、前記第１または第２のアドレス・シーケンスの少なくと
も１つの選択されたビットに応答して、前記２つのメモ
リ・バッファのうちの一方のメモリ・バッファの書込み
動作を他方のメモリ・バッファの読取り動作と同時に発
生させる手段と、前記２つのメモリ・バッファの読取り動作と書込み動作
のどちらか一方の間に前記第１および第２のアドレス・
シーケンスの少なくとも一部分をアドレスの変更済みパ
ターンで置換する手段と、前記変更済みパターンを含む前記第１および第２のアド
レス・シーケンスに従って前記メモリ内のデータのフィ
ールドにアクセスする手段と、から成る、画像変換器からのデータをラスタ走査適合フ
ォーマットへ変換するための高速走査変換器。
【請求項９】少なくとも２つのデータ・ストリームを、
前記２つのメモリ・バッファに並列に印加される単一デ
ータ・ストリームにマージングするための手段を含む請
求項８に記載の高速走査変換器。
【請求項１０】前記メモリからのデータ読取りを、前記
データのフィールドにアクセスする時間と等しい時間ま
たはその整数倍だけ遅延させる手段を含む請求項８に記
載の高速走査変換器。
【請求項１１】前記変更済みアドレスパターンを予め記
憶しているメモリ手段と、前記２つの数値シーケンスの少なくとも選択されたビッ
トを前記メモリ手段に印加して前記変更済みアドレス・
パターンに順々にアクセスする手段と、を含む請求項８に記載の高速走査変換器。