JP2915063B2 - ディジタル信号つなぎ記録方法及びディジタル信号記録再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号つなぎ記録方法及びディジ
タル信号記録再生装置に関するものである。

〔従来の技術〕

通常のコンパクトディスク（以下、CDという）には、
標本化周波数44.1k Hz,量子化ビット数16ビットのPCM音
声信号（ディジタル信号）が所定のフォーマットで記録
されている。また、そのCDからディジタル信号を再生す
るCDプレーヤは、現在、再生専用音声機器として広く民
生化されている。

ところで、近年、このCDの記録フォーマットと互換性
を持ち、ディジタル信号の記録が可能なディスク（以
下、記録可能ディスクという）の検討が進められてい
る。この様な記録可能ディスクに関しては、従来、例え
ば、JASコンファレンス'88予稿集第48頁から第51頁に論
じられているように、一度のみ記録可能なタイプや書き
換え可能なタイプが検討されている。

しかし、ディジタル信号をCDの記録フォーマットにて
記録する場合には、例えば、特開昭57−4629号公報に示
されているように、ディジタル信号に、まず訂正符号を
付加し、次に、単純遅延形によるインターリーブを施
し、さらに、再び訂正符号を付加することになってい
る。

従って、記録可能ディスクにディジタル信号をCDの記
録フォーマットにて記録する場合に、単純に記録してい
たのでは、例えば、記録中に或る点で記録を一時停止
し、その後、再びその点（以下、編集点という）から記
録を開始する（以下、この様な記録をつなぎ記録とい
う）と、その編集点を境にしてインターリーブずれが起
きるため、その様なつなぎ記録をしたディジタル信号を
再生したときに、編集点において異音を生じるという問
題があった。

ところで、この様なつなぎ記録に起因したインターリ
ーブずれによる異音の発生に対するものではないが、例
えば、従来では、JASコンファレンス'86予稿集〈Ｄ−
３〉第90頁から93頁において、CDプレーヤのキュー・レ
ビュー時における、トラック・ジャンプに起因したイン
ターリーブずれによる異音の発生に対する対策が記載さ
れている。

即ち、この既提案例においては、再生中のトラック・
ジャンプの発生を検出したら、それ以降、インターリー
ブが解けるまでの間、検出直前のデータをそのまま補間
すると共に、エラー・フラグを立てることによって誤訂
正を防止することにより、異音の発生を抑えていた。

〔発明が解決しようとする課題〕

しかしながら、上記した既提案例は、あくまでも、ト
ラック・ジャンプに起因したインターリーブずれによる
異音の発生に対するものであり、これをそのまま、記録
可能ディスクにおけるつなぎ記録に起因したインターリ
ーブずれによる異音の発生に対して用いても、次のよう
な問題がある。

即ち、上記した既提案例においては、再生中のトラッ
ク・ジャンプの発生を検出することによって、インター
リーブずれを検出することができるが、記録可能ディス
クにおけるつなぎ記録に起因したインターリーブずれ
（即ち、編集点を境にして起きるインターリーブずれ）
は、何らかの検出手段を別に考えなければ、再生中に検
出することができないという問題がある。

また、仮に、そのインタリーブずれが検出できたとし
ても、上記した既提案例のような、インターリーブが解
けるまでの間、検出直前のデータをそのまま補間すると
共に、エラー・フラグを立てることによって誤訂正を防
止するという方法では、どうしても編集点の前後におい
て再生音の品質が劣化してしまうという問題もある。

さらにまた、上記した問題を全てクリアーしたCDプレ
ーヤ、即ち、つなぎ記録に起因したインターリーブずれ
による異音の発生を軽減する機能を持ったCDプレーヤが
仮にできたとしても、つなぎ記録のされた記録可能ディ
スクを、その様な機能を持ったCDプレーヤにおいて再生
する場合にしか、異音の発生を軽減することはできず、
現在広く普及しているその様な機能を持たないCDプレー
ヤにおいて再生する場合には、依然、異音の発生の問題
が残るわけであるから、根本的な問題の解決にはならな
い。

そこで、本発明の目的は、上記した従来技術の問題点
を解決し、記録可能ディスクに、インターリーブずれを
起こすことなく、ディジタル信号をつなぎ記録するディ
ジタル信号つなぎ記録方法を提供することにある。

また、本発明の他の目的は、その様なディジタル信号
つなぎ記録方法にてディジタル信号をつなぎ記録するこ
とができるディジタル信号記録再生装置を提供すること
にある。

〔課題を解決するための手段〕

上記した目的を達成するために、本発明では、ディジ
タル信号つなぎ記録のために、 入力ディジタル信号について、RAM上で、該ディジタ
ル信号のブロック単位での誤り訂正符号の付加処理、イ
ンターリーブ処理を施し、かつ該RAMより読み出すRAM制
御手段と、 読み出された誤り訂正符号の付加処理、インターリー
ブ処理を施された前記ディジタル信号を変調して記録可
能デイスクに記録する記録手段と、 前記記録可能デイスクの記録フォーマット上、予め定
められている記録停止可能位置の検出を試みる検出手段
と、 記録動作の停止指令が与えられると、前記検出手段に
前記デイスク上の記録停止可能位置の検出を指示し、検
出されたら、前記RAMよりの読み出し動作、該RAM上での
誤り訂正符号の付加処理、インターリーブ処理を停止さ
せるよう前記RAM制御手段に指示を与えると共に、前記
記録手段に対しても記録動作を停止させるように指示を
与えるシステム制御手段と、 記録動作の再開指令が与えられると、前記検出手段に
前記デイスク上の記録停止可能位置の検出を指示し、検
出されたら、前記RAMよりの読み出し動作、該RAM上での
誤り訂正符号の付加処理、インターリーブ処理を再開さ
せるよう前記RAM制御手段に指示を与えると共に、前記
記録手段に対しても記録動作を再開させるように指示を
与えるシステム制御手段と、 を備え、前記記録動作の停止、再開の時点を境とし
て、その前後の入力ディジタル信号のつなぎ記録を行う
ようにした。

〔作用〕

上記したように、ディジタル信号の前記ディスクへの
記録を一旦停止する際には、前記記録手段が前記ディス
ク上の記録停止可能位置にあるか否かを検出し、前記記
録手段が前記記録停止可能位置にあることを検出した
ら、前記RAM制御手段による制御及び前記記録手段によ
る記録をそれぞれ停止するようにする。これにより、前
記RAM内に格納されていて、まだ前記ディスクには記録
されていないディジタル信号のデータは、記録停止中、
そのまま、RAM内に保持される。

その後、再び、ディジタル信号の記録を開始する際に
は、前記記録手段が前記記録停止可能位置にあるか否か
を検出し、前記記録手段が前記記録停止可能位置にある
ことを検出したら、前記RAM制御手段による制御及び前
記記録手段による記録をそれぞれ開始するようにする。
これにより、新たなディジタル信号のデータが前記RAM
に順次書き込まれ、前記RAM内で、保持されている先の
データに続けて新たなデータをつなげることができる。
しかも、両者がつなげられた後に、前記インタリーブが
施されるため、両者のつなぎめ、即ち、編集点にてイン
ターリーブずれを起こすことなく、前記ディスクに記録
することができる。

従って、この様にしてディジタル信号をつなぎ記録さ
れたディスクを、現在広く普及している一般的なCDプレ
ーヤによって再生しても、編集点において、インターリ
ーブずれによる異音を発生することがない。

〔実施例〕

以下、本発明の実施例について図面を用いて説明す
る。

第１図は本発明の第１の実施例としてのディジタル信
号記録再生装置における記録動作の流れを示すフローチ
ャート、第２図は本発明の第１の実施例としてのディジ
タル信号記録再生装置を示すブロック図、である。

第２図において、１はフレーム同期信号、２はサブコ
ード同期信号、３はクロック、４はランダム・アクセス
・メモリ（以下、RAMという）アドレス生成クロック、
５は記録停止信号、６は記録開始信号、７はクロック制
御回路、101はアナログ／ディジタル（以下、A/Dとい
う）変換器、102はRAM、103はアドレス生成等を行うRAM
コントロール回路、104は誤り訂正回路（ECV）、105は
サブコード処理回路、106はエイト・トゥ・フォーティ
ーン・モデュレイション（以下、EFMという）変調回
路、107はプリアンプ、108はレーザダイオード、109は
記録可能ディスク、110はサーボ、111はシステムコント
ロールマイコン、112はデータストローブ、113は同期信
号検出保護回路、114はタイミング生成回路、115は水晶
発振子、116はEFM復調回路、117は補間処理回路、118は
ディジタル／アナログ（以下、D/Aという）変換器、で
ある。なお、破線で囲まれた部分は１チップのLSIとし
て集積化されている部分である。

また、第３図は第２図のディジタル信号記録再生装置
における記録動作を説明するための説明図である。

即ち、第３図は、ディジタル信号がRAM102に格納され
てから、読み出されて、記録可能ディスク109に記録さ
れるまで、の間の一連の処理を説明するために、ディジ
タル信号のデータを１シンボル単位で便宜的に並べたRA
Mマップで示したものである。

第３図において、丸印はディジタル信号における１シ
ンボルのデータを示しており、各データは列が右の方ほ
どアドレスが進んでいる。また、Ａは、つなぎ記録を行
う際の、記録停止前まで記録しているデータを示し、Ｂ
は記録再開後に記録するデータを示している。また、20
1〜204の各矢印はそれぞれ後述する特定の処理を示して
おり、各々の処理は各データに対して時間経過に伴って
左から右に進んでいく。

では、本実施例における記録時の動作について説明す
る。

第２図において、まず、入力されたディジタル信号
（アナログ信号として入力された場合には、A/D変換器1
01でA/D変換して得られたディジタル信号）は、RAMコン
トロール回路103による制御によってRAM102に書き込ま
れる。この時、第３図の矢印201に示すように、ディジ
タル信号のデータは、CDのフォーマットに従って、L,R6
サンプル12チャンネル合計24シンボルのデータ（第３図
における縦一列のデータ）を１ブロックとして、RAM102
に格納される。また、RAMコントロール回路103によるRA
M102の制御は、クロック制御回路７からのRAMアドレス
生成クロック４に従ってアドレスを生成するなどして、
行っている。

次に、RAM102に格納されたディジタル信号のデータ
は、RAMコントロール回路103による制御によって読み出
されて、誤り訂正回路104に入力され、そこで、第３図
の矢印202に示すように、４シンボルのC2符号が付加さ
れた後、新たな１ブロックとして、RAMコントロール回
路103による制御によって、再びRAM102に格納される。

次に、RAM102に格納されたディジタル信号のデータ
（28シンボルのデータ）は、第３図の矢印203に示すよ
うに、RAMコントロール回路103による制御によって、単
純遅延形のインターリーブ処理が施された後、読み出さ
れて、誤り訂正回路104に入力され、そこで、４シンボ
ルのC1符号が付加された後、新たな１ブロックとして、
RAMコントロール回路103による制御によって、再びRAM1
02に格納される。

そして、第３図の矢印204に示すように、RAM102に格
納されたディジタル信号のデータ（32シンボルのデー
タ、即ち、第３図における斜め一列のデータ）は、RAM
コントロール回路103による制御によって読み出され
る。

以上の処理過程が第１図に示すステップ１である。

次に、RAM102より読み出されたディジタル信号のデー
タは、EFM変調回路106にて変調され、プリアンプ107で
増幅された後、レーザダイオード108によって記録可能
ディスク109に書き込まれる。

この時、プリアンプ107の出力に従って、サーボ110が
記録可能ディスク109の回転やレーザダイオード108を制
御している。

以上の処理過程が第１図に示すステップ２である。

次に、外部からシステムコントロールマイコン111に
記録停止の指示が入ると、システムコントロールマイコ
ン111は、クロック制御回路７に記録停止信号５を出力
する。

以上の処理過程が第１図に示すステップ３である。

次に、クロック制御回路７は、システムコントロール
マイコン111からの記録停止信号５を受けると、サブコ
ード処理回路105から得られるサブコード同期信号２に
よって、CDの記録フォーマットにより定められている記
録可能ディスク109上の記録停止可能位置を検出して、
その位置を検出したら、RAMコントロール回路103へ出力
しているRAMアドレス生成クロック４を止めるよう動作
する。

第４図（ａ）は第２図におけるサブコード同期信号の
タイミングを示すタイミング図、第４図（ｂ）は第２図
における記録可能ディスク109上のディジタル信号のデ
ータのタイミングを示すタイミング図である。

即ち、クロック制御回路７は、記録停止信号５を受け
取った後、サブコード同期信号２を得ると、第４図に示
すように、例えば、サブコード同期信号２から、６ブロ
ックのデータ分進んだ位置を記録停止可能位置として検
出するのである。

以上の処理過程が第１図に示すステップ４である。

こうして、クロック制御回路７からのRAMアドレス生
成クロック４が止められると、RAMコントロール回路103
は、RAM102の制御を停止するので、RAM102へのデータの
書き込み、及びRAM102からのデータの読み出しは行われ
ない。従って、RAM102内に格納されていて、まだ記録可
能ディスク109に記録されていないデータは、そのままR
AM102内に保持されると共に、誤り訂正回路104によるC
1,C2符号の付加や、RAM102でのインタリーブ処理や、レ
ーザダイオード108による記録可能ディスク109への書き
込み等も行われない。

以上のようにして、ディジタル信号のデータの記録可
能ディスク109への記録を一旦停止することができる。

以上の処理過程が第１図に示すステップ５である。

次に、外部からシステムコントロールマイコン111に
記録開始の指示が入ると、システムコントロールマイコ
ン111は、クロック制御回路７に記録開始信号６を出力
する。

クロック制御回路７は、システムコントロールマイコ
ン111からの記録開始信号６を受けると、サブコード処
理回路105から得られるサブコード同期信号２によっ
て、記録可能ディスク109上における先に記録を停止し
た記録停止可能位置を検出して、その位置を検出した
ら、RAMコントロール回路103へのRAMアドレス生成クロ
ック４の出力を再び開始する。

以上の処理過程が第１図に示すステップ６である。

こうして、クロック制御回路７からのRAMアドレス生
成クロック４の入力が開始されると、RAMコントロール
回路103は、RAM102の制御を再び開始して、RAM102への
データの書き込み、及びRAM102からのデータの読み出し
を行う。従って、誤り訂正回路104によるC1,C2符号の付
加や、RAM102でのインタリーブ処理や、レーザダイオー
ド108による記録可能ディスク109への書き込み等も行わ
れ、処理過程は第１図に示すステップ１に戻る。

以上のように、ディジタル信号のデータ（即ち、第３
図に示すＡのデータ）の記録可能ディスク109への記録
を一旦停止して、その後、再び、データ（即ち、第３図
に示すＢのデータ）の記録を開始しても、記録停止中、
ＡのデータはRAM102内に保持されているため、記録再開
後、ＢのデータがRAM102に順次格納されることにより、
RAM102内でＡのデータに続けてＢのデータをつなげるこ
とができる。しかも、両者がつなげられた後に、インタ
リーブ処理が施されるため、両者のつなぎめ、即ち、編
集点にてインターリーブずれを起こすことなく、記録可
能ディスク109に記録することができる。

従って、この様にしてディジタル信号のデータがつな
ぎ記録された記録可能ディスク109を、現在広く普及し
ている一般的なCDプレーヤによって再生しても、編集点
において、インターリーブずれによる異音を発生するこ
とがない。

以上が本実施例における記録時の動作である。

次に、本実施例における再生時の動作について説明す
る。

再生時の動作は、現在広く普及している一般的なCDプ
レーヤの再生動作と何らか変わりがないので、簡単に説
明する。

レーザダイオード108によって記録可能ディスク107よ
り再生されたディジタル信号のデータは、プリアンプ10
7,データストローブ112を介して、EFM復調回路116に入
力され、そこで復調された後、RAMコントロール回路103
による制御によってRAM102に格納される。

次に、RAM102に格納されたディジタル信号のデータ
は、RAMコントロール回路103による制御によって読み出
されて、誤り訂正回路104に入力され、そこでC1訂正が
行われた後、RAMコントロール回路103による制御によっ
て、再びRAM102に格納される。

次に、RAM102に格納されたディジタル信号のデータ
は、RAMコントロール回路103による制御によって、イン
ターリーブが解かれた後、読み出されて、誤り訂正回路
104に入力され、そこでC2訂正が行われた後、RAMコント
ロール回路103による制御によって、再びRAM102に格納
される。

そして、RAM102に格納されたディジタル信号は、RAM
コントロール回路103による制御によって読み出され、
補間処理回路117にて補間処理が施された後、出力され
る（アナログ信号として出力する場合には、D/A変換器1
18でD/A変換してから出力される）。

以上が本実施例における再生時の動作である。

次に、本実施例における記録時の動作として、前述し
た動作とは異なり、記録停止中に装置の電源が切れるな
どして、RAM102内に格納されたディジタル信号のデータ
が保持できない場合の動作について説明する。

記録が停止するまでの動作は、前述した動作と同様で
あるので、その後の動作から説明する。

第５図は第２図のディジタル信号記録再生装置におけ
る他の記録動作を説明するための説明図である。

即ち、第５図は、第３図と同様、ディジタル信号のデ
ータを１シンボル単位で便宜的に並べたRAMマップで示
したものである。

記録停止中、RAM102内のデータは保持されないので、
再び、記録を開始した際、まず、A/D変換器101で、アナ
ログ信号にミュートをかけることによって“0"データを
生成し、その“0"データを、第５図に示すように、誤訂
正が起こらない範囲だけRAM102に格納させる。そして、
その“0"データにつづいて記録すべきデータ（即ち、Ｂ
のデータ）をRAM102に格納していく。その後の動作は前
述した動作と同様となる。

以上のように、RAM102内に格納されたディジタル信号
のデータが記録停止中、保持できない場合でも、代わり
に“0"データを挿入することによって、編集点にてイン
ターリーブずれを起こすことなく、記録可能ディスク10
2に記録することができる。

従って、この様にして記録された記録可能ディスク
を、現在広く普及している一般的なCDプレーヤによって
再生しても、編集点において、インターリーブずれによ
る異音を発生することがない。

第６図は本発明の第２の実施例としてのディジタル信
号記録再生装置を示すブロック図である。

第６図において、401は第２図におけるRAM102よりも
記憶容量が大きいRAM、402はフェードイン・フェードア
ウト処理回路、403はデータバス、である。

本実施例では、ディジタル信号のつなぎ記録を行う際
に、編集点前後のデータにフェードイン・フェードアウ
ト処理を施すものである。

また、第７図は第６図のディジタル信号記録再生装置
における記録動作を説明するための説明図である。

即ち、第７図は、前述した第３図や第５図と同様、デ
ィジタル信号がRAM401に格納されてから、読み出され
て、記録可能ディスク109に記録されるまで、の間の一
連の処理を説明するために、ディジタル信号のデータを
１シンボル単位で便宜的に並べたRAMマップで示したも
のである。

では、本実施例における記録時の動作について説明す
る。

第６図において、まず、前述した第１の実施例と同
様、入力されたディジタル信号（アナログ信号として入
力された場合には、A/D変換器101でA/D変換して得られ
たディジタル信号）は、RAMコントロール回路103による
制御によって、第７図の矢印201に示すように、24シン
ボルのデータを１ブロックとして、RAM401に格納され
る。

ここで、RAM401は、フェードイン・フェードアウト処
理回路402に正常なフェードイン・フェードアウト処理
を行わせるために、ディジタル信号のデータをその分多
く蓄えておく必要から、第７図に示すように記録容量を
第２図のRAM102よりも増やしてある。

次に、RAM401に格納されたディジタル信号のデータ
（24シンボルのデータ）は、RAMコントロール回路103に
よる制御によって読み出されて、データバス403を介し
て、フェードイン・フェードアウト処理回路402に入力
される。

第８図は第６図におけるフェードイン・フェードアウ
ト処理回路402の一具体例を示すブロック図である。

第８図において、502,503は８ビットラッチ、504は掛
け算器、505はリード・オンリー・メモリ（以下、ROMと
いう）、506は16ビットラッチ、507はゲート回路であ
る。

また、第９図は第６図のフェードイン・フェードアウ
ト処理回路402で行われるフェードイン・フェードアウ
ト処理を説明するための説明図である。

第９図において、縦軸はディジタル信号のレベル、横
軸は時間を表している。また、実線901は第６図のフェ
ードイン・フェードアウト処理回路で行われるフェード
イン・フェードアウト処理のうちのフェードアウト処理
時におけるディジタル信号のレベルの時間的変化を示
し、破線902は一般的なアッテネータ処理時におけるデ
ィジタル信号のレベルの時間的変化を示している。

フェードイン・フェードアウト処理回路402に入力さ
れたディジタル信号のデータ（24シンボルのデータ）
は、第８図に示すように、時分割にて８ビットずつ８ビ
ットラッチ502,503に順次ラッチされる。

８ビットラッチ502,503にそれぞれラッチされた８ビ
ットのデータは、合わせて16ビットのデータとなって、
掛け算器504に入力され、そこで、ROM505より読み出さ
れた一定の値で積算される。得られた積算値は、16ビッ
トラッチ506を経てゲート回路507に入力され、そこで、
８ビットのデータに変換され、フェードイン・フェード
アウト処理回路402からの出力データとして出力され
る。

フェードイン・フェードアウト処理回路402から出力
されたデータは、データバス403を介して、RAMコントロ
ール回路103による制御によって、再び、RAM102に格納
される。

次に、RAM102に格納されたディジタル信号のデータ
は、RAMコントロール回路103による制御によって再び読
み出されて、誤り訂正回路104に入力され、以降の動作
は、前述した第１の実施例と同様の動作となる。

さて、記録中、外部からシステムコントロールマイコ
ン111に記録停止の指示が入ると、システムコントロー
ルマイコン111は、フェードイン・フェードアウト処理
回路402に、図示せざるフェードアウト開始信号を出力
する。

フェードイン・フェードアウト処理回路402は、シス
テムコントロールマイコン111からのフェードアウト開
始信号を受けると、第８図に示したROM505より読み出さ
れる値が時間と共に徐々に下がり、ゲート回路507から
出力されるディジタル信号のレベルが、第９図の実線90
1で示すように、時間と共に減衰していく。この時の減
衰量は、破線902で示すアッテネータ処理の減衰量と異
なり、リニアに変化するため、聴覚上の違和感が抑えら
れる。

こうして、フェードイン・フェードアウト処理回路40
2において、ディジタル信号に対しフェードアウト処理
が施される。

その後、システムコントロールマイコン111は、クロ
ック制御回路７に記録停止信号５を出力し、以降の動作
は前述した第１の実施例と同様となる。

次に、記録停止中、外部からシステムコントロールマ
イコン111に記録開始の指示が入ると、システムコント
ロールマイコン111は、クロック制御回路７に記録開始
信号６を出力すると共に、フェードイン・フェードアウ
ト処理回路402に、図示せざるフェードイン開始信号を
出力する。

クロック制御回路７は、システムコントロールマイコ
ン111からの記録開始信号６を受けると、サブコード処
理回路105から得られるサブコード同期信号２によっ
て、記録可能ディスク109上における先に記録を停止し
た記録停止可能位置を検出して、その位置を検出した
ら、RAMコントロール回路103へのRAMアドレス生成クロ
ック４の出力を再び開始する。

一方、フェードイン・フェードアウト処理回路402
は、システムコントロールマイコン111からのフェード
イン開始信号を受けると、第８図に示したROM505より読
み出される値が今度は時間と共に徐々に上がり、ゲート
回路507から出力されるディジタル信号のレベルが、時
間と共に増大していく。

こうして、フェードイン・フェードアウト処理回路40
2において、ディジタル信号に対しフェードイン処理が
施される。

以上のように、本実施例によれば、ディジタル時間の
つなぎ記録を行う際に、編集点前後のデータにフェード
イン・フェードアウト処理を施すことにより、再生した
際に、編集点において、インターリーブずれによる異音
の発生がなく、しかも、更に違和感のない再生音を得る
ことができる。

第10図は本発明の第３の実施例としてのディジタル信
号記録再生装置を示すブロック図である。

第10図において、８は再生停止信号、９は再生開始信
号、10はRAMアドレス生成クロック、701は記録系RAM、7
02は再生系RAM、703は記録系RAMコントロール回路、704
再生系RAMコントロール回路、705はクロック制御回路、
である。

本実施例では、ディジタル信号のつなぎ記録として、
記録可能ディスク109への記録中、記録を一旦停止し、
その時にそれまで記録したディジタル信号のデータを再
生して、記録状態を確認してから、再度、記録を開始す
るという処理を行うものである。

では、本実施例における記録時の動作について説明す
る。

まず、入力されたディジタル信号（アナログ信号とし
て入力された場合には、A/D変換器101でA/D変換して得
られたディジタル信号）は、記録系RAMコントロール回
路703による制御によって記録系RAM701に格納される。

この時、記録系RAMコントロール回路703による記録系
RAM701の制御は、クロック制御回路705からのRAMアドレ
ス生成クロック４に従ってアドレスを生成するなどし
て、行っている。

次に、記録系RAM701に格納されたディジタル信号のデ
ータは、記録系RAMコントロール回路703による制御によ
って読み出され、以降の動作は、前述した第１の実施例
と同様の動作となる。

その後、記録途中で、外部からシステムコントロール
マイコン111に記録停止の指示が入ると、システムコン
トロールマイコン111は、クロック制御回路705に記録停
止信号５を出力する。クロック制御回路705は、システ
ムコントロールマイコン111からの記録停止信号５を受
けると、サブコード処理回路105から得られるサブコー
ド同期信号２によって、記録可能ディスク109上の記録
停止可能位置を検出して、その位置を検出したら、記録
系RAMコントロール回路703へ出力しているRAMアドレス
生成クロック４を止めるよう動作する。

こうして、クロック制御回路705からのRAMアドレス生
成クロック４が止められると、記録系RAMコントロール
回路703は、記録系RAM701の制御を停止するので、記録
系RAM701へのデータの書き込み、及び記録系RAM701から
のデータの読み出しは行われない。従って、記録系RAM7
01内に格納されていて、まだ記録可能ディスク109に記
録されていないデータは、そのまま記録系RAM701内に保
持されると共に、誤り訂正回路104によるC1,C2符号の付
加や、記録系RAM701でのインタリーブ処理や、レーザダ
イオード108による記録可能ディスク109への書き込み等
も行われない。

次に、記録状態を確認するために、外部からシステム
コントロールマイコン111に再生開始の指示が入ると、
システムコントロールマイコン111は、クロック制御回
路705に再生開始信号９を出力する。クロック制御回路7
05は、システムコントロールマイコン111からの再生開
始信号９を受けると、再生系RAMコントロール回路704へ
のRAMアドレス生成クロック10の出力を開始するよう動
作する。

これにより、再生系RAMコントロール回路704は、クロ
ック制御回路705からのRAMアドレス生成クロック10に従
ってアドレスを生成するなどして、再生系RAM702を制御
して、再生動作が行われる。

こうして、再生動作が行われ、先に記録したディジタ
ル信号のデータの記録状態が確認されると、次に、外部
からシステムコントロールマイコン111に再生停止の指
示が入り、システムコントロールマイコン111は、クロ
ック制御回路705に再生停止信号８を出力する。クロッ
ク制御回路705は、システムコントロールマイコン111か
らの再生停止信号８を受けると、再生系RAMコントロー
ル回路704へ出力しているRAMアドレス生成クロック10を
止めるよう動作する。クロック制御回路705からのRAMア
ドレス生成クロック10が止められると、再生系RAMコン
トロール回路704は、再生系RAM702の制御を停止するの
で、これにより、再生動作が停止する。

次に、再び、記録を開始するために、外部からシステ
ムコントロールマイコン111に記録開始の指示が入る
と、システムコントロールマイコン111は、クロック制
御回路705に記録開始信号６を出力する。クロック制御
回路705は、システムコントロールマイコン111からの記
録開始信号６を受けると、サブコード処理回路105から
得られるサブコード同期信号２によって、記録可能ディ
スク109上における先に記録を停止した記録停止可能位
置を検出して、その位置を検出したら、記録系RAMコン
トロール回路703へのRAMアドレス生成クロック４の出力
を再び開始する。

こうして、クロック制御回路705からのRAMアドレス生
成クロック10の入力が開始されると、記録系RAMコント
ロール回路703は、記録系RAM701の制御を再び開始し
て、記録動作が開始される。

以上のように、本実施例によれば、ディジタル信号の
つなぎ記録として、記録可能ディスク109への記録中、
記録を一旦停止し、それまで記録したディジタル信号の
データを再生して、記録状態を確認してから、再度、記
録を開始しても、記録停止中、先のデータは記録系RAM7
01内に保持されているため、記録再開後、後のデータが
記録系RAM701に順次格納されることにより、記録系RAM7
01内で先のデータに続けて後のデータをつなげることが
できる。

従って、前述した第１の実施例と同様、編集点にてイ
ンターリーブずれを起こすことなく、記録可能ディスク
109に記録することができ、一般的なCDプレーヤによっ
て再生しても、編集点において、インターリーブずれに
よる異音を発生することがない。

〔発明の効果〕

以上説明したように、本発明によれば、ディジタル信
号のデータの記録可能ディスクへの記録を一旦停止し
て、その後、再び、データの記録を開始しても、記録停
止中、先のデータはRAM内に保持されているため、記録
再開後、後のデータがRAMに順次格納されることによ
り、RAM内で先のデータに続けて後のデータをつなげる
ことができ、しかも、両者はつなげられた後に、インタ
リーブ処理が施されるため、両者のつなぎめ、即ち、編
集点にてインターリーブずれを起こすことなく、記録可
能ディスクに記録することができる。

従って、この様にしてディジタル信号のデータがつな
ぎ記録された記録可能ディスクを、現在広く普及してい
る一般的なCDプレーヤによって再生しても、編集点にお
いて、インターリーブずれによる異音を発生することが
なく、そのため、異音の発生による聴覚上の不快感を軽
減できるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例としてのディジタル信号
記録再生装置における記録動作の流れを示すフローチャ
ート、第２図は本発明の第１の実施例としてのディジタ
ル信号記録再生装置を示すブロック図、第３図は第２図
のディジタル信号記録再生装置における記録動作を説明
するための説明図、第４図（ａ）は第２図におけるサブ
コード同期信号のタイミングを示すタイミング図、第４
図（ｂ）は第２図における記録可能ディスク109上のデ
ィジタル信号のデータのタイミングを示すタイミング
図、第５図は第２図のディジタル信号記録再生装置にお
ける他の記録動作を説明するための説明図、第６図は本
発明の第２の実施例としてのディジタル信号記録再生装
置を示すブロック図、第７図は第６図のディジタル信号
記録再生装置における記録動作を説明するための説明
図、第８図は第６図におけるフェードイン・フェードア
ウト処理回路402の一具体例を示すブロック図、第９図
は第６図のフェードイン・フェードアウト処理回路402
で行われるフェードイン・フェードアウト処理を説明す
るための説明図、第10図は本発明の第３の実施例として
のディジタル信号記録再生装置を示すブロック図、であ
る。 符号の説明 ２……サブコード同期信号、4,10……RAMアドレス生成
クロック、５……記録停止信号、６……記録開始信号、
7,705……クロック制御回路、８……再生停止信号、９
……再生開始信号、102,401……RAM、103……RAMコント
ロール回路、104……誤り訂正回路、106……EFM変調回
路、108……レーザダイオード、109……記録可能ディス
ク、111……システムコントロールマイコン、402……フ
ェードイン・フェードアウト処理回路、701……記録系R
AM、702……再生系RAM、703……記録系RAMコントロール
回路、704……再生系RAMコントロール回路。

フロントページの続き (72)発明者 永井 裕 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (56)参考文献 特開 昭63−127469（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 20/10

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力ディジタル信号について、RAM上で、
   該ディジタル信号のブロック単位で誤り訂正符号の付加
   処理、インターリーブ処理を施すステップ１と、 前記ステップ１で誤り訂正符号の付加処理、インターリ
   ーブ処理を施されたディジタル信号を前記RAMより読み
   出し変調して記録可能デイスクに記録するステップ２
   と、 前記ステップ２における記録動作の停止指令が与えられ
   ると、前記記録可能デイスクの記録フォーマット上、予
   め定められている記録停止可能位置の検出を試みて検出
   するステップ３と、 前記ステップ３で記録停止可能位置が検出されたら、前
   記ステップ２におけるRAMよりの読み出し動作、及び記
   録動作を停止すると共に、前記ステップ１におけるRAM
   上での誤り訂正符号の付加処理、インターリーブ処理を
   も停止するステップ４と、 前記ステップ２における記録動作の再開指令が与えられ
   ると、前記記録可能デイスクの記録フォーマット上、予
   め定められている記録停止可能位置の検出を試みて検出
   するステップ５と、 前記ステップ５で記録停止可能位置が検出されたら、前
   記ステップ２におけるRAMよりの読み出し動作、及び記
   録動作を再開すると共に、前記ステップ１におけるRAM
   上での誤り訂正符号の付加処理、インターリーブ処理を
   も再開するステップ６と、 を含み、前記ステップ２における記録動作の停止、再開
   の時点を境として、その前後の入力ディジタル信号のつ
   なぎ記録を行うことを特徴とするディジタル信号つなぎ
   記録方法。
2. 【請求項２】入力ディジタル信号について、RAM上で、
   該ディジタル信号のブロック単位での誤り訂正符号の付
   加処理、インターリーブ処理を施し、かつ該RAMより読
   み出すRAM制御手段と、 読み出された誤り訂正符号の付加処理、インターリーブ
   処理を施された前記ディジタル信号を変調して記録可能
   デイスクに記録する記録手段と、 前記記録可能デイスクの記録フォーマット上、予め定め
   られている記録停止可能位置の検出を試みる検出手段
   と、 記録動作の停止指令が与えられると、前記検出手段に前
   記デイスク上の記録停止可能位置の検出を指示し、検出
   されたら、前記RAMよりの読み出し動作、該RAM上での誤
   り訂正符号の付加処理、インターリーブ処理を停止させ
   るよう前記RAM制御手段に指示を与えると共に、前記記
   録手段に対しても記録動作を停止させるように指示を与
   えるシステム制御手段と、 記録動作の再開指令が与えられると、前記検出手段に前
   記デイスク上の記録停止可能位置の検出を指示し、検出
   されたら、前記RAMよりの読み出し動作、該RAM上での誤
   り訂正符号の付加処理、インターリーブ処理を再開させ
   るよう前記RAM制御手段に指示を与えると共に、前記記
   録手段に対しても記録動作を再開させるように指示を与
   えるシステム制御手段と、 から成り、前記記録動作の停止、再開の時点を境とし
   て、その前後の入力ディジタル信号のつなぎ記録を行う
   ことを特徴とするディジタル信号つなぎ記録装置。