JP2907639B2 - 位相同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は位相同期回路に関し、例
えば、通信装置におけるクロック生成用の位相同期回路
に適用し得るものである。

【０００２】

【従来の技術】音声やデータを伝送する通信装置におい
て、その装置内で用いられるクロックを通信網のクロッ
クに同期させて生成することがある。このような場合に
は、位相同期回路（いわゆるＰＬＬ回路）が用いられ
る。

【０００３】図２は、周波数逓倍形の位相同期回路の構
成を示すブロック図である。図２において、周波数逓倍
形の位相同期回路は、位相比較器１、ローパスフィルタ
２、電圧制御型発振器（ＶＣＯ）３及び分周器４から構
成されている。

【０００４】位相比較器１は、基準入力端子イから入力
された基準入力信号ａと、出力信号ｄの位相が反映され
ている分周器４から与えられた分周信号ｅとの位相を比
較し、位相差信号ｂをローパスフィルタ２に与える。位
相比較器１には、例えば、基準入力信号ａのネガティブ
エッジが分周信号ｅのネガティブエッジより早い場合に
は、位相差信号ｂに位相差に等しい幅の上側パルスを発
生させ、基準入力信号ａのネガティブエッジが分周信号
ｅのネガティブエッジより遅い場合には、位相差信号ｂ
に位相差に等しい幅の下側パルスを発生させるものを適
用する。ローパスフィルタ２は、位相差信号ｂのパルス
波形から直流成分を抽出して制御信号（電圧信号）ｃと
して電圧制御型発振器３に与える。電圧制御型発振器３
は、入力された制御信号ｃに応じた周波数を有するよう
に発振し、その発振信号を出力信号ｄとして出力端子ロ
から出力させると共に分周器４に与える。分周器４は、
この信号ｄを分周して基準入力信号ａの周波数と同じに
なるようにして位相比較器１に入力する。位相差によっ
て発振周波数を変化させるこのようなループ処理を通じ
て、基準入力信号ａの位相変動や周波数変動に追従して
位相や周波数が変動し、基準入力信号ａに位相同期した
出力信号ｄを形成することができる。

【０００５】このような位相同期回路に適用されるロー
パスフィルタ２としては、オペアンプを用いたアクティ
ブローパスフィルタが多い。図３は、ローパスフィルタ
２の具体的な回路例を示すものである。

【０００６】図３において、オペアンプ５の非反転入力
端子には、電源電圧＋Ｅｃを抵抗８及び９によって分圧
した直流バイアス電圧が入力される。また、オペアンプ
５の反転入力端子には、当該回路２の入力端子から入力
された位相差信号ｂが入力抵抗６を介して入力されると
共に、当該回路２の出力端子ニを介して電圧制御型発振
器３に与えられるオペアンプ５の出力信号ｃがコンデン
サ１０及び抵抗７を介して帰還されて入力される。ここ
で、抵抗６の値をＲ1 、抵抗７の値をＲ2 、コンデンサ
１０の容量をＣ0 とし、オペアンプ５のゲインが大きい
とすると、伝達関数ｆ（ｊω）が次式で表現されるロー
パスフィルタ２を構成する。

【０００７】 ｆ（ｊω）＝−（１＋ｊωＣ0 Ｒ1 ）／ｊωＣ0 Ｒ1 図４は、図２に示した位相同期回路の各部タイミングチ
ャートである。

【０００８】位相比較器１は、図４（Ａ）に示す基準入
力信号ａが図４（Ｂ）に示す分周信号ｅよりネガティブ
エッジでとらえて進み位相の場合にはその位相差に応じ
た幅を有する上側パルスの図４（Ｃ）に示す位相差信号
ｂを出力し、基準入力信号ａが分周信号ｅよりネガティ
ブエッジでとらえて遅れ位相の場合にはその位相差に応
じた幅を有する下側パルスの位相差信号ｂを出力し、基
準入力信号ａと分周信号ｅとの位相が一致している場合
にはハイインピーダンスの位相差信号ｂを出力する。図
４の前半期間は、基準入力信号ａが進み位相、同一位
相、遅れ位相、同一位相の場合を示している。図４
（Ｃ）に示す位相差信号ｂが入力されると、ローパスフ
ィルタ２は、図４（Ｄ）に示す制御信号ｃを電圧制御型
発振器３に出力し、基準入力信号ａが進み位相のときに
電圧制御型発振器３の発振周波数を高め、基準入力信号
ａが遅れ位相のときに電圧制御型発振器３の発振周波数
を低め、基準入力信号ａと分周信号ｅとが同一位相のと
きに電圧制御型発振器３の発振周波数を固定させる。

【０００９】例えば、通信装置に適用されている位相同
期回路においては、通信状態によっては基準入力信号ａ
が入力されないことや瞬断が生じることがある。図４の
後半期間は、基準入力信号ａが時点Ｔ1 以降途絶えた場
合を示している。このような基準入力信号ａがない状態
においては、位相比較器１は基準入力信号ａが遅れ位相
と継続してとらえるので、下側レベルを継続してとる位
相差信号ｂを出力し、これによりローパスフィルタ２は
発振周波数を一段と低めるように制御信号ｃを変化さ
せ、制御信号ｃは最終的に発振周波数を最も低めるレベ
ル（上限レベル）で飽和される。従って、基準入力信号
ａが入力されない期間での出力信号ｄの周波数は、意図
している周波数から大きく隔たったものとなる。

【００１０】例えば、この出力信号ｄがクロックとなる
場合、基準入力信号ａがない状態でもクロックを利用さ
れて各部の処理が実行されることがあり、周波数が大き
くずれると各部の処理を正確に実行できなくなる。

【００１１】図５は、このような不都合を解決できる既
に提案されている位相同期回路を示すものである。な
お、図５において、図２との対応、同一部分には同一符
号を付して示している。

【００１２】この位相同期回路は、図２に示した位相同
期回路の構成に加えて、ローパスフィルタ２からの制御
信号ｃの長時間の平均値をホールドするためのローパス
フィルタ１１、アナログ／デジタル変換器１２、デジタ
ル／アナログ変換器１３と、ローパスフィルタ２からの
制御信号ｃ又はホールドされた平均信号ｈを選択して電
圧制御型発振器３に与える選択スイッチ１４と、基準入
力信号ａの入力断を検出してホールド動作及びスイッチ
ング動作を制御する入力断信号ｆを出力する入力断検出
器１５とを備えている。

【００１３】図６は、図５に示す構成を有する位相同期
回路の各部タイミングチャートを示すものである。

【００１４】図６（Ａ）に示す基準入力信号ａが時点Ｔ
1 で入力されなくなると、ローパスフィルタ２から出力
された制御信号ｃは、図６（Ｂ）に示すように徐々に最
大レベルへ向かって上昇を始める。このような入力断時
点Ｔ1 から多少遅れた時点Ｔ2 で、入力断検出器１５
は、図６（Ｃ）に示すように、入力断検出信号ｆをアク
ティブとする。

【００１５】ローパスフィルタ１１は、直前のローパス
フィルタ２より時定数が長く選定されており、ローパス
フィルタ２から出力された制御信号ｃを長時間平均した
図６（Ｄ）に示す平均信号ｇをアナログ／デジタル変換
器１２に与える。このアナログ／デジタル変換器１２
は、平均信号ｇをデジタル信号に変換してデジタル／ア
ナログ変換器１３に与え、デジタル／アナログ変換器１
３は入力されたデジタル信号をアナログ信号に変換す
る。ここで、デジタル／アナログ変換器１３は、入力断
検出信号ｆがアクティブな間は、新たなデジタル信号を
取り込むことなく前に取り込んだデジタル信号に対して
デジタル／アナログ変換を行ない（ホールド動作を行な
い）、入力断検出信号ｆがインアクティブなときは、次
々と入力されるデジタル信号に対してデジタル／アナロ
グ変換を行ない、変換した図６（Ｅ）に示すアナログ信
号ｈを選択スイッチ１４に与える。従って、入力断検出
信号ｆがインアクティブなときは、アナログ／デジタル
変換器１２に入力される平均信号ｇと、デジタル／アナ
ログ変換１３から出力される信号ｈとは量子化誤差を除
き等しいものである。

【００１６】選択スイッチ１４は、アクティブな入力断
検出信号ｆが与えられるまでは、ローパスフィルタ２か
らの制御信号ｃを選択し、入力断検出信号ｆがアクティ
ブとなった以降、デジタル／アナログ変換器１３からの
出力信号（ホールドされた平均信号）ｈを選択し、その
選択信号ｉ（図６（Ｆ）参照）を電圧制御型発振器３に
制御信号として与える。なお、選択切換時点Ｔ2 におけ
る出力信号ｈは、それまでの制御信号ｃを長時間平均し
たものであるので、制御信号ｃにほぼ近いものであり、
切換による選択信号ｉの変動は小さい。

【００１７】以上のように、基準入力信号ａがなくなっ
たときには、位相差信号ｂから直流成分を抽出した制御
信号ｃではなく、その長時間平均した信号ｇのホールド
信号ｈを電圧制御型発振器３に入力して発振させるの
で、基準入力信号ａがない期間でも出力信号ｄの周波数
が所定のものから大きくずれることがないようにできて
いる。

【００１８】

【発明が解決しようとする課題】以上のように、図５に
示す位相同期回路は、図２に示す位相同期回路に比べ
て、基準入力信号ａが途絶えた場合にも出力信号ｄの周
波数を所定の周波数から大きくずれることを防止できる
という利点を有するが、基準入力信号ａの入力が再開し
たときに以下のような欠点を有する。

【００１９】かかる欠点を図６を用いて説明する。上述
したように、時点Ｔ2 で到来しなくなった基準入力信号
ａの到来が時点Ｔ3 で再開すると、ローパスフィルタ２
から出力される制御信号ｃ及びローパスフィルタ１１か
ら出力される平均化信号ｇは、この直後から徐々に変化
し始める。入力断検出器１５は、この時点Ｔ3 から僅か
に遅れた時点Ｔ4 で、基準入力信号ａの復旧を検出して
入力断検出信号ｆをインアクティブとする。これによ
り、選択スイッチ１４は、デジタル／アナログ変換器１
３からのアナログ信号ｈを選択していた状態から、ロー
パスフィルタ２から出力される制御信号ｃを選択する状
態に切り替わる。この切替わり前の信号ｈは、入力断検
出信号ｆがアクティブとなった時点Ｔ2 におけるローパ
スフィルタ１１の出力信号ｇの値であるので、ローパス
フィルタ２から出力される制御信号ｃが再開以降徐々に
低下しているとはいえ、選択された信号ｉは、切替わり
前後で値が大きく異なってしまう。そのため、基準入力
信号ａの到来が再開しても、出力信号ｄがこの基準入力
信号ａの位相に同期するまでの同期引き込み時間が長く
なる。

【００２０】例えば、通信装置のクロック発生回路にこ
のような位相同期回路を適用する場合、通信状態によっ
て基準入力信号ａが到来しないこともあり、これが到来
するようになってもクロックの同期外れ量が大きくその
期間が長くなって、データを正確に処理できないことも
生じる。

【００２１】本発明は、以上の点を考慮してなされたも
のであり、基準入力信号が到来しない期間においても出
力信号の周波数が所定周波数から大きくずれたものとな
ることを防止できると共に、基準入力信号の到来が再開
した場合に出力信号の周波数変動が少なくてしかも迅速
に同期引き込みできる位相同期回路を提供しようとする
ものである。

【００２２】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、位相比較器、ローパスフィルタ
及び電圧制御型発振器を少なくとも備えた位相同期回路
において、以下の各手段を設けた。

【００２３】すなわち、位相比較器への基準入力信号が
なくなったことを検出する入力断検出手段と、ローパス
フィルタが位相比較器から与えられた位相差信号から形
成した電圧制御型発振器への制御信号、又は、この制御
信号を長時間平均した平均信号のレベルを、入力断検出
手段が検出している期間だけ保持する信号保持手段と、
入力断検出手段が検出している期間では信号保持手段が
保持している信号を電圧制御型発振器に与え、その他の
期間ではローパスフィルタから出力された制御信号を電
圧制御型発振器に与える選択手段と、入力断検出手段が
検出している期間で、位相比較器とローパスフィルタと
を切り離すと共に、ローパスフィルタ内のコンデンサの
両端電圧を検出開始時点の電圧に保持させるローパスフ
ィルタ状態保持手段とを設けた。

【００２４】そして、ローパスフィルタとして、オペア
ンプを有するアクティブローパスフィルタを適用すると
共に、ローパスフィルタ状態保持手段が、コンデンサの
両端に、信号保持手段の出力信号とオペアンプのバイア
ス電圧とを接続することで、コンデンサの両端電圧を入
力断検出手段が検出し始めた時点の電圧に保持するよう
にした。

【００２５】

【作用】本発明は、位相比較器への基準入力信号がなく
なっている期間及び基準入力信号の到来が再開したとき
の不都合を解決することを意図しているために、当然
に、基準入力信号がなくなったことを検出する入力断検
出手段を設けている。

【００２６】また、入力断期間においても、電圧制御型
発振器からの出力信号の周波数が所定周波数から大きく
ずれることを防止するため、ローパスフィルタから電圧
制御型発振器への制御信号、又は、この制御信号を長時
間平均した平均信号のレベルを、入力断検出手段が検出
している期間だけ保持する信号保持手段と、入力断期間
では信号保持手段が保持している信号を電圧制御型発振
器に与え、その他の期間ではローパスフィルタから出力
された制御信号を電圧制御型発振器に与える選択手段と
を設けている。

【００２７】さらに、基準入力信号の到来が再開したと
きの同期引き込みを早めると共に、そのときの発振周波
数の変動を押さえるべく、入力断期間で、位相比較器と
ローパスフィルタとを切り離すと共に、ローパスフィル
タ内のコンデンサの両端電圧を検出開始時点の電圧に保
持させるローパスフィルタ状態保持手段を設け、ローパ
スフィルタの制御信号が電圧制御型発振器に再度与えら
れるようになったときの制御信号レベルを入力断時のレ
ベルに近付けるようにした。

【００２８】以上のような位相比較器への基準入力信号
がなくなっている期間での不都合を解決する構成と、基
準入力信号の到来が再開したときの不都合を解決する構
成とを融合したならば全体構成を簡単にすることができ
る。そこで、ローパスフィルタとして、オペアンプを有
するアクティブローパスフィルタを適用すると共に、ロ
ーパスフィルタ状態保持手段が、コンデンサの両端に、
信号保持手段の出力信号とオペアンプのバイアス電圧と
を接続することで、コンデンサの両端電圧を入力断検出
手段が検出し始めた時点の電圧に保持するようにした。

【００２９】

【実施例】以下、本発明を周波数逓倍型の位相同期回路
に適用した一実施例を図面を参照しながら詳述する。こ
こで、図１がこの実施例の構成を示すものであり、図５
との同一、対応部分には同一符号を付して示している。

【００３０】図１において、この実施例では、位相比較
器１及び電圧制御型発振器３の間には、基準入力信号ａ
の到来の有無によって、ローパスフィルタとして機能し
たり、入力断時の出力周波数の変動抑圧回路として機能
したりする制御信号形成回路３０が介挿されている。

【００３１】この制御信号形成回路３０は、入力断検出
器１５からの入力断検出信号ｆの指示内容に応じて、当
該回路３０の機能を切り替えるための２個の選択スイッ
チ３７及び３８を備えている。

【００３２】制御信号形成回路３０は、図３との比較か
ら明らかなように、選択スイッチ３７及び３８が共に接
点ａに接続したときに、オペアンプを用いたアクティブ
ローパスフィルタを構成する複数の要素を備えている。
すなわち、オペアンプ３１と、このオペアンプ３１の反
転入力端子に位相比較器１からの位相差信号ｂを入力さ
せる入力抵抗３２と、電源電圧＋Ｅｃを分圧してオペア
ンプ３１の非反転入力端子に直流バイアス電圧ＶB とし
て入力させるための抵抗３３及び３４と、オペアンプ３
１の出力信号ｃをオペアンプ３１の反転入力端子に帰還
させるコンデンサ３６及び抵抗３５の直列回路とを備え
ている。

【００３３】上述した各要素に加えて、制御信号形成回
路３０は、入力断時の出力周波数の変動抑圧回路として
機能するための専用構成として、オペアンプ３１の出力
端子に接続されているローパスフィルタ３９と、このロ
ーパスフィルタ３９の出力信号ｇをデジタル信号に変換
するアナログ／デジタル変換器４０と、変換されたデジ
タル信号をアナログ信号ｈに変換して選択スイッチ３８
の接点ｂに与えるデジタル／アナログ変換器４１とを備
えている。なお、選択スイッチ３７が接点ｂを選択して
いる状態では、オペアンプ３１の非反転入力端子と反転
入力端子とは、直接接続される。また、ローパスフィル
タ３９の時定数は、選択スイッチ３７及び３８が接点ａ
に接続してオペアンプ３１を中心として構成されたロー
パスフィルタの時定数より長く選定されている。

【００３４】図７は、この実施例の各部タイムチャート
を示すものであり、以下、この図７を参照しながら実施
例の動作を説明する。

【００３５】図７（Ａ）に示す基準入力信号ａが正常に
到来していて入力断検出器１５からの図７（Ｃ）に示す
入力断検出信号ｆがインアクティブである期間（時点Ｔ
1 以前）では、選択スイッチ３７及び３８は共に接点ａ
に接続されており、制御信号形成回路３０はローパスフ
ィルタとして機能する。すなわち、位相比較器１から出
力された図７（Ｂ）に示す位相差信号ｂの直流成分を抽
出した図７（Ｅ）に示す信号ｃを電圧制御型発振器３に
図７（Ｇ）に示すように制御信号ｉとして与える。従っ
て、基準入力信号ａが到来しているときの位相同期回路
全体の同期動作は、従来回路（図２や図５）と同様であ
る。

【００３６】なお、この期間においても、ローパスフィ
ルタ３９はオペアンプ３１からの出力信号ｃの長時間平
均値信号ｇをアナログ／デジタル変換器４０に出力し、
アナログ／デジタル変換器４０はこの信号ｇをデジタル
信号に変換してデジタル／アナログ変換器４１に与え、
デジタル／アナログ変換器４１は入力されたデジタル信
号を図７（Ｆ）に示すアナログ信号ｈに変換する。この
期間では、入力断検出信号ｆがインアクティブであるの
で、デジタル／アナログ変換器４１は更新された入力デ
ジタル値を次々と取込み、従って、この期間では、ロー
パスフィルタ３９の出力信号ｇとデジタル／アナログ変
換器４１の出力信号ｈとは量子化誤差を除いて等しい。
デジタル／アナログ変換器４１からの信号ｈは、選択ス
イッチ３８に入力されるが、この期間では選択されな
い。

【００３７】ここで、基準入力信号ａが正常にある場
合、オペアンプ３１の図７（Ｄ）に示す反転入力の電圧
ｊはオペアンプ３１の利得が非常に大きいので、巨視的
に見ると、非反転入力と同電位となり、すなわちバイア
ス電圧ＶB となる（微視的に見れば反転入力と非反転入
力との差電圧を増幅したものがオペアンプの出力に表れ
る）。従って、オペアンプ３１からの制御信号ｃは、位
相差信号ｂとバイアス電位ＶB との電位差を積分したも
のとなっている。

【００３８】このような同期状態において、時点Ｔ1 で
基準入力信号ａが断となると、オペアンプ３１からの制
御信号（電圧）ｃは徐々に上昇し、従って、電圧制御型
発振器３に与えられる制御信号ｉも徐々に上昇する。

【００３９】基準入力信号ａが断となった時点Ｔ1 から
僅かに遅れた時点Ｔ2 で入力断検出器１５が入力断を検
出し、入力断検出信号ｆをアクティブとする。これによ
り、選択スイッチ３７及び３８は接点ｂ側に切替わり、
デジタル／アナログ変換器４１は入力デジタル値を更新
しなくなる。

【００４０】デジタル／アナログ変換器４１が入力デジ
タル値を更新しなくなるので、デジタル／アナログ変換
器４１は、入力断検出信号ｆをアクティブとなる直前の
ローパスフィルタ３９の出力信号ｇのレベルと等しいレ
ベルを有する出力信号ｈを継続して出力し続け、これが
選択スイッチ３８を介して制御信号ｉとして電圧制御型
発振器３に与えられる。このレベルは、入力断検出信号
ｆをアクティブとなる直前の信号ｃの長時間平均値とな
っているので、選択スイッチ３８が切替わっても制御信
号ｉのレベルはその前後でほとんど変化せず、入力断が
生じても電圧制御型発振器３の発振周波数は入力断が発
生する以前の周波数を維持する。

【００４１】また、選択スイッチ３７の切換によって、
オペアンプ３１の反転入力端子及び非反転入力端子が接
続されるのでこれらの電位は当然に等しい電位（ＶB ）
になり、その出力はオフセットがなければ中心電圧（こ
の場合、ＶB を想定）になる。上述したように、選択ス
イッチ３８の切換によって、デジタル／アナログ変換器
４１からの固定レベルの出力信号ｈが電圧制御型発振器
３への制御信号ｉとなり、コンデンサ３６の一端に印加
される。従って、入力断を検出しても、電圧制御型発振
器３の制御電圧ｃとオペアンプ３１の反転入力の電圧Ｖ
B との電位差は入力断が発生する以前とほぼ同じであ
る。これによりコンデンサ３６の両端電圧が維持され
る。

【００４２】基準入力信号ａの到来が時点Ｔ3 で再開す
ると、位相差信号ｂに有効なパルスが生じるようになる
が、制御信号生成回路３０がこれを取り込むような状態
に切替わっていないので（位相同期回路が開ループのま
まであるので）、制御信号生成回路３０は入力断時と同
様な動作を継続する。

【００４３】この時点Ｔ3 から僅かに遅れた時点Ｔ4
で、入力断検出器１５が入力信号ａの復旧を検出する
と、選択スイッチ３７、３８及びデジタル／アナログ変
換器４１に与える入力断検出信号ｆをインアクティブと
する。これにより、選択スイッチ３７及び３８は接点ａ
に切替わり、デジタル／アナログ変換器４１は入力を更
新する状態になる。この時点Ｔ4 においては、コンデン
サ３６は入力断直前の両端電圧を保持しているので、電
圧制御型発振器３への制御電圧ｉは入力断直前の電圧と
なる。勿論、基準入力信号ａと、分周器４からの出力信
号ｅとの位相は合っていないので、位相比較器１の出力
信号ｂは図７（Ｂ）に示すようにパルス波形が繰返すも
のとなり、時点Ｔ4 以降はこの位相差信号ｂの直流成分
を抽出したものが制御信号ｃ（この期間ではこれがその
まま最終的な制御信号ｉになる）となる。この制御信号
ｃの波形は入力断直前の値から同期状態に入っていくた
め、その変動範囲は狭くかつその時間（同期引き込み時
間）も短い。

【００４４】従って、上記実施例によれば、入力断があ
ったときに、入力断直前の制御信号の長時間の平均値信
号を制御信号として電圧制御型発振器に与えるようにし
たので、入力断の期間における出力信号の周波数が所定
周波数から大きくずれることを防止することができる。

【００４５】また、上記実施例によれば、入力がある期
間において制御信号を形成するローパスフィルタを構成
するコンデンサの両端電圧を、入力断期間において維持
させるようにしたので、入力が復旧したときに小さな周
波数変動で迅速に同期引き込み状態にさせることができ
る。

【００４６】コンデンサの両端電圧を維持させるための
構成として、入力断直前の制御信号の長時間の平均値信
号を形成維持する構成を利用したので、上述の二つの効
果を得るための構成を簡単なものとすることができる。

【００４７】通信装置のクロック発生回路にこの実施例
の位相同期回路を適用した場合には、基準入力信号の断
及び復旧時の特性を改善できるので、クロックを利用し
た各処理（例えば、ビット値の確定処理）の精度をも向
上させることができる。

【００４８】なお、上記実施例においては、分周前の信
号を出力信号として取り出す位相同期回路を示したが、
分周後の信号を出力信号として取り出し位相同期回路に
本発明を適用することができる。また、分周回路を備え
ていない位相同期回路にも本発明を適用することができ
る。

【００４９】また、上記実施例においては、入力がある
ときの制御信号の長時間平均値を、入力断期間に制御信
号として保持するものを示したが、入力断を検出したと
きの制御信号の値を入力断の期間に保持するようにして
も良い。ここで、保持するための構成もアナログ／デジ
タル変換器及びデジタル／アナログ変換器の組み合わせ
に限定されるものではない。

【００５０】さらに、上記実施例においては、制御信号
を形成するローパスフィルタとしてオペアンプを有する
アクティブローパスフィルタを示したが、他の形式のロ
ーパスフィルタを有する位相同期回路に対しても本発明
を適用することができる。

【００５１】

【発明の効果】以上のように、本発明によれば、位相比
較器への基準入力信号がなくなったことを検出する入力
断検出手段と、ローパスフィルタが位相比較器から与え
られた位相差信号から形成した電圧制御型発振器への制
御信号、又は、この制御信号を長時間平均した平均信号
のレベルを、入力断期間だけ保持する信号保持手段と、
入力断期間では信号保持手段が保持している信号を、そ
の他の期間ではローパスフィルタから出力された制御信
号を電圧制御型発振器に与える選択手段と、入力断期間
で、位相比較器とローパスフィルタとを切り離すと共
に、ローパスフィルタ内のコンデンサの両端電圧を検出
開始時点の電圧に保持させるローパスフィルタ状態保持
手段とを設け、ローパスフィルタとして、オペアンプを
有するアクティブローパスフィルタを適用すると共に、
ローパスフィルタ状態保持手段が、コンデンサの両端
に、信号保持手段の出力信号とオペアンプのバイアス電
圧とを接続することで、コンデンサの両端電圧を上記入
力断検出手段が検出開始した時点の電圧に保持するよう
にしたので、基準入力信号が到来しない期間においても
出力信号の周波数が所定周波数から大きくずれたものと
なることを防止できると共に、基準入力信号の到来が再
開した場合に出力信号の周波数変動が少なくてしかも迅
速に同期引き込みできるようになる。

【図面の簡単な説明】

【図１】実施例の構成を示すブロック図である。

【図２】従来回路（その１）の構成を示すブロック図で
ある。

【図３】図２のローパスフィルタの詳細構成を示す回路
図である。

【図４】図２の回路の各部タイミングチャートである。

【図５】従来回路（その２）の構成を示すブロック図で
ある。

【図６】図５の回路の各部タイミングチャートである。

【図７】実施例の各部タイミングチャートである。

【符号の説明】

１…位相比較器、３…電圧制御型発振器、１５…入力断
検出器、３０…制御信号形成回路、３１…オペアンプ、
３２〜３５…抵抗、３６…コンデンサ、３７，３８…選
択スイッチ、３９…ローパスフィルタ、４０…アナログ
／デジタル変換器、４１…デジタル／アナログ変換器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 位相比較器、ローパスフィルタ及び電圧
   制御型発振器を少なくとも備えた位相同期回路におい
   て、 上記位相比較器への基準入力信号がなくなったことを検
   出する入力断検出手段と、 上記ローパスフィルタが上記位相比較器から与えられた
   位相差信号から形成した上記電圧制御型発振器への制御
   信号、又は、この制御信号を長時間平均した平均信号の
   レベルを、上記入力断検出手段が検出している期間だけ
   保持する信号保持手段と、 上記入力断検出手段が検出している期間では上記信号保
   持手段が保持している信号を上記電圧制御型発振器に与
   え、その他の期間では上記ローパスフィルタから出力さ
   れた制御信号を上記電圧制御型発振器に与える選択手段
   と、 上記入力断検出手段が検出している期間で、上記位相比
   較器と上記ローパスフィルタとを切り離すと共に、上記
   ローパスフィルタ内のコンデンサの両端電圧を検出開始
   時点の電圧に保持させるローパスフィルタ状態保持手段
   とを備え、 上記ローパスフィルタとして、オペアンプを有するアク
   ティブローパスフィルタを適用すると共に、 上記ローパスフィルタ状態保持手段が、上記コンデンサ
   の両端に、上記信号保持手段の出力信号と上記オペアン
   プのバイアス電圧とを接続することで、上記コンデンサ
   の両端電圧を上記入力断検出手段が検出開始した時点の
   電圧に保持する ことを特徴とする位相同期回路。