KR100287887B1 - 데이터/클럭 복원 회로 - Google Patents
데이터/클럭 복원 회로 Download PDFInfo
- Publication number
- KR100287887B1 KR100287887B1 KR19990005605A KR19990005605A KR100287887B1 KR 100287887 B1 KR100287887 B1 KR 100287887B1 KR 19990005605 A KR19990005605 A KR 19990005605A KR 19990005605 A KR19990005605 A KR 19990005605A KR 100287887 B1 KR100287887 B1 KR 100287887B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- clock
- phase
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/61—Coherent receivers
- H04B10/616—Details of the electronic signal processing in coherent optical receivers
- H04B10/6165—Estimation of the phase of the received optical signal, phase error estimation or phase error correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Abstract
본 발명은 광통신 시스템에서 클럭/데이터의 복원과 데이터 결정(Data decision)을 동시에 수행할 수 있도록한 데이터/클럭 복원 회로에 관한 것으로, 왜곡된 데이터를 포함하는 수신 데이터를 복원하는 데이터 신호 복원부와,복원된 데이터를 받아 피드백 입력되는 복원 클럭에 의해 재생(retime)된 데이터를 출력하는 D F/F과,상기 D F/F과 데이터 신호 복원부의 출력 신호를 받아 위상을 검출하는 위상 검출부와,상기 위상 검출 신호를 저대역 통과 필터링하는 로우 패스 필터와,저대역 통과 필터링이된 위상 검출 신호를 이용하여 주파수를 발진하는 제 1 전압 제어 오실레이터와,상기 제 1 전압 제어 오실레이터에서 출력되는 발진 주파수와 피드백되는 복원 클럭 신호를 받아 위상 주파수를 검출하는 위상 주파수 검출부와,상기 위상 주파수 검출부에서 출력되는 up/down의 제어 신호에 의해 전하를 펌핑하는 전하 펌프 블록과,상기 전하 펌프 블록에 출력되는 신호를 필터링하는 루프 필터와,상기 루프 필터에 의해 필터링된 신호에 의해 복원 클럭을 출력하는 제 2 전압 제어 오실레이터를 포함하여 구성된다.
Description
본 발명은 광통신 시스템에 관한 것으로, 특히 클럭/데이터의 복원과 데이터 결정(Data decision)을 동시에 수행할 수 있도록한 데이터/클럭 복원 회로에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 데이터/클럭 복원 회로에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 데이터/클럭 복원 회로의 구성 블록도이다.
종래 기술의 데이터/클럭 복원 회로는 155.52Mbps의 속도로 전송되는 데이터 전송 과정에서 왜곡된 데이터 신호를 복구하기 위한 데이터 신호 복원부(1)와, 복구된 데이터 신호와 피드백되는 발진 주파수 신호를 받아 위상 비교를 하는 제 1 위상 비교부(2)와, 제 1 위상 비교 신호에 의해 전하 펌핑 동작을 하는 제 1 전하 펌프 블록(3)과, 19.44MHz로 입력되는 클럭 신호와 피드백되어 1/4 주파수 분주 블록(8)에 의해 1/4 분주된 주파수의 위상을 비교하는 제 2 위상 비교부(9)와, 제 2 위상 비교 신호에 의해 전하 펌핑 동작을 하는 제 2 전하 펌프 블록(10)과, 데이터 신호 복원부(1)에서 복구된 데이터 신호를 모니터링하여 입력 데이터의 유무를 판단하여 루프1 또는 루프2를 선택하는 데이터 신호 모니터(11)와, 데이터 신호 모니터(11)에 의해 루프1 또는 루프2를 선택하는 스위칭 블록(4)과, 상기 스위칭 블록(4)에 의해 선택 출력되는 데이터 신호를 저대역 필터링하는 로우 패스 필터(5)와, 저대역 필터링된 신호에 의해 발진 주파수 신호를 출력하는 전압 제어 오실레이터(6)와, 전압 제어 오실레이터(6)의 출력 신호와 데이터 신호 복원부(1)에서 복원된 데이터 신호를 받아 155.52Mbps의 데이터와 155.52MHz의 클럭을 동기시켜 출력하는 데이터/클럭 동기부(7)를 포함하여 구성된다.
여기서, 제 1 위상 비교부(2),제 1 전하 펌프 블록(3) 그리고 로우 패스 필터(5),전압 제어 오실레이터(6)로 연결되는 루프를 루프1, 제 2 위상 비교부(9),제 2 전하 펌프 블록(10) 그리고 로우 패스 필터(5),전압 제어 오실레이터(6)로 연결되는 루프를 루프2라 한다.
이와 같이 구성된 종래 기술의 데이터/클럭 복원 회로는 입력 데이터가 없는 경우 다음과 같이 동작한다.
입력 데이터가 없는 경우 데이터 신호 모니터(11)에 의해 스위칭 블록(4)에서 루프2로 이루어진 전하 펌프 PLL에 연결되어 레퍼런스 클럭인 19.44Mhz신호와 동기되어 전압제어 오실레이터(6)은 77.76Mhz 클럭 신호를 출력하게 된다.
만약, 데이터가 입력되는 경우에는 전송선에 의해 왜곡된 데이터 신호는 데이터 신호 복원부(1)에 의해 정상적인 데이터 신호로 복구되고 이 신호는 데이터 신호 모니터(11)와 루프1으로 이루어진 전하 펌프 PLL에 동시에 인가된다.
데이터 신호 모니터(11)에 의해 스위칭 블록(4)은 루프1으로 연결되어 155.52Mbps 데이터 신호와 77.76MHz 클럭 신호와 동기를 이루게 된다.
그러므로 입력 데이터 신호만을 입력받아 데이터 신호를 정상적으로 복구하게될뿐만 아니라 입력 데이터와 동기된 클럭 신호를 출력하게 되므로 데이터/클럭 복원 회로의 기능을 한다.
그리고 155.52Mbps의 데이터와 77.76MHz의 클럭 신호를 데이터/클럭 동기부(7)에서 인가된 데이터와 클럭 신호의 동기 및 정확한 데이터를 결정하기 위해 155.52MHz의 클럭 신호를 출력한다.
이와 같은 종래 기술의 데이터/클럭 복원 회로는 다음과 같은 문제가 있다.
155.52Mbps의 데이터와 77.76MHz의 클럭 신호를 동기시키므로 클럭 신호를 재발생(regeneration)시켜야 하는 문제가 있다.
데이터를 정확히 결정(decision)하기 위해서는 클럭 신호를 155.52Mhz로 변환하고 데이터와 클럭을 동기시키기 위한 데이터/클럭 동기 블록이 필요하여 구성이 복잡하다.
본 발명은 이와 같은 종래 기술의 데이터/클럭 복원 회로의 문제를 해결하기 위하여 안출한 것으로, 클럭/데이터의 복원과 데이터 결정(Data decision)을 동시에 수행할 수 있도록한 데이터/클럭 복원 회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 데이터/클럭 복원 회로의 구성 블록도
도 2는 본 발명에 따른 데이터/클럭 복원 회로의 구성 블록도
도면의 주요 부분에 대한 부호의 설명
21. 데이터 신호 복원부 22. D F/F
23. 위상 검출부 24. 로우 패스 필터
25. 제 1 전압 제어 오실레이터 26. 위상 주파수 검출부
27. 전하 펌프 블록 28. 루프 필터
29. 제 2 전압 제어 오실레이터
이와 같은 목적을 달성하기 위한 본 발명에 따른 데이터/클럭 복원 회로는 왜곡된 데이터를 포함하는 수신 데이터를 복원하는 데이터 신호 복원부와,복원된 데이터를 받아 피드백 입력되는 복원 클럭에 의해 재생(retime)된 데이터를 출력하는 D F/F과,상기 D F/F과 데이터 신호 복원부의 출력 신호를 받아 위상을 검출하는 위상 검출부와,상기 위상 검출 신호를 저대역 통과 필터링하는 로우 패스 필터와,저대역 통과 필터링이된 위상 검출 신호를 이용하여 주파수를 발진하는 제 1 전압 제어 오실레이터와,상기 제 1 전압 제어 오실레이터에서 출력되는 발진 주파수와 피드백되는 복원 클럭 신호를 받아 위상 주파수를 검출하는 위상 주파수 검출부와,상기 위상 주파수 검출부에서 출력되는 up/down의 제어 신호에 의해 전하를 펌핑하는 전하 펌프 블록과,상기 전하 펌프 블록에 출력되는 신호를 필터링하는 루프 필터와,상기 루프 필터에 의해 필터링된 신호에 의해 복원 클럭을 출력하는 제 2 전압 제어 오실레이터를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 데이터/클럭 복원 회로에 관하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 데이터/클럭 복원 회로의 구성 블록도이다.
본 발명은 전송선을 통하여 전달되면서 왜곡된 데이터를 정상적인 파형으로 복구하기 위한 데이터 신호 복원부(21)와 클럭 신호에 의해 재생(retime)된 데이터를 출력하기 위한 D F/F(22) 블록이 포함되어 있다.
그 구성은 왜곡된 데이터를 포함하고 155.52Mbps의 속도로 입력되는 데이터를 정상적으로 복원하는 데이터 신호 복원부(21)와, 피드백 입력되는 복원 클럭에 의해 동작하여 retime된 데이터를 출력하는 D F/F(22)과, 상기 D F/F(22)과 데이터 신호 복원부(21)의 출력 신호를 받아 위상을 검출하는 위상 검출부(23)와, 상기 위상 검출부(23)의 출력 신호를 저대역 통과 필터링을 하는 로우 패스 필터(24)와, 저대역 통과 필터링이된 위상 검출 신호를 이용하여 주파수를 발진하는 제 1 전압 제어 오실레이터(25)와, 제 1 전압 제어 오실레이터(25)에서 출력되는 발진 주파수와 피드백되는 155.52MHz의 클럭 신호를 받아 위상 주파수를 검출하는 위상 주파수 검출부(26)와, 상기 위상 주파수 검출부(26)에서 출력되는 up/down의 제어 신호에 의해 전하를 펌핑하는 전하 펌프 블록(27)과, 상기 전하 펌프 블록(27)에 출력되는 신호를 필터링하는 루프 필터(28)와, 상기 루프 필터(28)에 의해 필터링된 신호에 의해 155.52MHz의 주파수를 발진하는 제 2 전압 제어 오실레이터(29)를 포함하여 구성된다.
이와 같이 구성된 본 발명에 따른 데이터/클럭 복원 회로는 다음과 같이 데이터/클럭 복원 동작을 한다.
데이터 신호 복원부(21)에서 복구된 데이터ⓐ와 D F/F(22)에서 재생(retime)된 데이터ⓑ의 주파수 동기를 위해 루프1이 위상 검출부(23),로우 패스 필터(24),제 1 전압 제어 오실레이터(25)로 구성된다.
그리고 실제 클럭 신호인 제 2 전압 제어 오실레이터(29)의 출력과 입력 데이터에 의해 주파수 동기된 제 1 전압 제어 오실레이터(29)의 출력이 위상 동기를 이루도록 루프2를 따라 전하 펌프 PLL이 구성된다.
전하 펌프 PLL은 위상 주파수 검출부(26),전하 펌프 블록(27),루프 필터(28)와 제 2 전압 제어 오실레이터(29)로 구성된다.
데이터 신호 복원부(21)에서 복원된 데이터는 D F/F(22)의 위상을 검출하고 위상 검출부(23)에서 검출된 위상 신호는 저대역 통과 필터링 과정을 거치게 된다.
로우 패스 필터(24)에서 필터링된 신호는 입력 데이터와 전압 제어 오실레이터에서 출력되는 클럭 신호를 비교하여 데이터 신호와 클럭 신호를 동기시키는 것이 아니고, 입력 데이터와 클럭 신호에 의해 재생(retime)된 데이터 신호를 비교하여 동기시키는 것이다.
즉, 입력된 데이터는 송신부의 클럭 정보를 가진 데이터이고 수신부에서의 retimed data는 수신부의 클럭 정보를 가진 데이터이므로 두 데이터의 동기는 송신부의 클럭 신호와 수신부의 클럭 신호를 동기시키는 것을 의미한다.
초기 데이터가 전송될때 preamble time 동안에 `1' `0'상태로 주기적으로 변하는 데이터의 신호가 전송되며 이 신호에 의해 제 1 전압 제어 오실레이터(25)와 제 2 전압 제어 오실레이터(29)는 루프1과 루프2에 의해 155.52MHz의 클럭 신호를 발생하게 된다.
이후 랜덤한 데이터가 입력될 경우 루프1의 위상 검출부(23)는 XOR 타입의 입력 데이터와 클럭 신호에 의해 재생(retime)된 데이터의 듀티를 비교하여 듀티 에러값을 출력한다.
이는 로우 패스 필터(24)에 의해 평균값으로 바뀌어 제 1 전압 제어 오실레이터(25)의 컨트롤 전압이 되며 제 1 전압 제어 오실레이터(25)의 출력을 조정한다.
제 1 전압 제어 오실레이터(25)의 출력 신호ⓓ는 루프2를 따라 구성된 전하 펌프 블록(27)을 포함하는 PLL에 인가되어 위상 주파수 검출부(26)에서 제 1 전압 제어 오실레이터(25)의 출력과 제 2 전압 제어 오실레이터(29)에서의 출력ⓒ의 에지를 비교한다.
이때 검출된 위상차는 전하 펌프 블록(27)과 루프 필터(28)에 의해 제 2 전압 제어 오실레이터(29)의 제어 신호로 바뀌고 제 1 전압 제어 오실레이터(25)와 제 2 전압 제어 오실레이터(29)는 위상 동기를 이루며 D F/F(22)에 안정된 클럭 신호를 제공한다.
이때 입력 데이터와 D F/F(22)에 의해 재생된 데이터는 90°위상차를 이루며 동기되므로 클럭 신호는 데이터 신호를 정확히 재생할 수 있도록 데이터 비트의 중간에 인가된다.
입력 데이터와 재생(retime)된 데이터를 동기시키는 구조이므로 클럭 복원,데이터 복원 데이터 결정을 동시에 수행할 수 있다.
이와 같은 본 발명의 데이터/클럭 복원 회로는 데이터 복원시에 입력 데이터와 재생된 데이터를 동기시켜 데이터 복원의 정확성이 높다.
데이터 신호와 클럭 신호를 비교하여 동기를 이루는 구조를 사용하지만 입력된 데이터와 클럭에 의해 재생된 데이터를 동기시키기 위해 D F/F를 사용한다.
본 발명은 아날로그 PLL과 차지 펌프 PLL을 공유하는 구조이다.
여기서, 아날로그 PLL을 구성하는 이유는 입력된 데이터와 재생된 데이터가 90°위상차를 가진 상태로 주파수 동기를 이루기 위함이다.
이와 같은 본 발명에 따른 데이터/클럭 복원 회로는 다음과 같은 효과가 있다.
입력 데이터와 재생된 데이터를 동기시키는 구조이므로 클럭 복원,데이터 복원 그리고 데이터 결정(data decision)을 동시에 수행하여 데이터/클럭 복원 동작이 효율적으로 이루어진다.
또한, 실제 클럭 신호와 입력 데이터에 의해 동기된 제 1 전압 제어 오실레이터의 출력을 전하 펌프 PLL을 이용하여 동기시키므로 속도가 빠르고 안정적인 클럭을 공급할 수 있다.
Claims (5)
- 왜곡된 데이터를 포함하는 수신 데이터를 복원하는 데이터 신호 복원부와,복원된 데이터를 받아 피드백 입력되는 복원 클럭에 의해 재생된 데이터를 출력하는 D F/F과,상기 D F/F과 데이터 신호 복원부의 출력 신호를 받아 위상을 검출하는 위상 검출부와,상기 위상 검출 신호를 저대역 통과 필터링하는 로우 패스 필터와,저대역 통과 필터링이된 위상 검출 신호를 이용하여 주파수를 발진하는 제 1 전압 제어 오실레이터와,상기 제 1 전압 제어 오실레이터에서 출력되는 발진 주파수와 피드백되는 복원 클럭 신호를 받아 위상 주파수를 검출하는 위상 주파수 검출부와,상기 위상 주파수 검출부에서 출력되는 up/down의 제어 신호에 의해 전하를 펌핑하는 전하 펌프 블록과,상기 전하 펌프 블록에 출력되는 신호를 필터링하는 루프 필터와,상기 루프 필터에 의해 필터링된 신호에 의해 복원 클럭을 출력하는 제 2 전압 제어 오실레이터를 포함하여 구성되는 것을 특징으로 하는 데이터/클럭 복원 회로.
- 제 1 항에 있어서, 위상 주파수 검출부는 제 1 전압 제어 오실레이터의 출력과 제 2 전압 제어 오실레이터에서의 출력의 에지를 비교하여 두 출력의 위상차를 검출하는 것을 특징으로 하는 데이터/클럭 복원 회로.
- 제 1 항에 있어서, 데이터 신호 복원부에 입출력되는 데이터는 155.52Mbps의 속도로 입력되고 데이터 복원되어 출력되는 속도는 155.52Mbps인것을 특징으로 하는 데이터/클럭 복원 회로.
- 제 1 항에 있어서, 제 2 전압 제어 오실레이터에서 출력되는 복원 클럭은 155.52MHz인것을 특징으로 하는 데이터/클럭 복원 회로.
- 제 1 항에 있어서, 입력 데이터와 D F/F에 의해 재생된 데이터는 90°위상차를 이루며 동기되는 것을 특징으로 하는 데이터/클럭 복원 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990005605A KR100287887B1 (ko) | 1999-02-19 | 1999-02-19 | 데이터/클럭 복원 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990005605A KR100287887B1 (ko) | 1999-02-19 | 1999-02-19 | 데이터/클럭 복원 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000056356A KR20000056356A (ko) | 2000-09-15 |
| KR100287887B1 true KR100287887B1 (ko) | 2001-04-16 |
Family
ID=19574625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR19990005605A KR100287887B1 (ko) | 1999-02-19 | 1999-02-19 | 데이터/클럭 복원 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100287887B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009038980A1 (en) * | 2007-09-14 | 2009-03-26 | Intel Corporation | A phase/frequency detector and charge pump architecture for referenceless clock and data recovery (cdr) applications |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418017B1 (ko) * | 2001-05-24 | 2004-02-11 | 최우영 | 데이터 및 클럭 복원회로 |
| JP4668750B2 (ja) | 2005-09-16 | 2011-04-13 | 富士通株式会社 | データ再生回路 |
| US10164767B2 (en) | 2013-10-18 | 2018-12-25 | Doestek | Device for generating transmission clock of sink and transmission method using generated transmission clock |
-
1999
- 1999-02-19 KR KR19990005605A patent/KR100287887B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009038980A1 (en) * | 2007-09-14 | 2009-03-26 | Intel Corporation | A phase/frequency detector and charge pump architecture for referenceless clock and data recovery (cdr) applications |
| GB2466145A (en) * | 2007-09-14 | 2010-06-16 | Intel Corp | A phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications |
| GB2466145B (en) * | 2007-09-14 | 2012-03-28 | Intel Corp | A phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000056356A (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709966B1 (en) | Phase detector with ternary output | |
| JP3390272B2 (ja) | 同期検波回路 | |
| US7734000B2 (en) | Clock and data recovery circuits | |
| JPH0824288B2 (ja) | 位相同期ル−プ回路 | |
| AU2001286987A1 (en) | Digital-data receiver synchronization method and apparatus | |
| EP1317800A2 (en) | Digital-data receiver synchronization method and apparatus | |
| GB2331416A (en) | Continuously adjustable delay circuit | |
| JPH07221744A (ja) | 同期信号生成装置 | |
| JP2001057548A (ja) | クロックおよびデータ回復システム | |
| JPH0642663B2 (ja) | ディジタル通信方式の中間中継局 | |
| US6069927A (en) | Digital signal link | |
| KR100400225B1 (ko) | 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법 | |
| EP1397879B1 (en) | Clock recovery circuit | |
| KR20020094371A (ko) | 데이터 복원 회로 및 방법 | |
| US6324236B1 (en) | Phase detector arrangement | |
| KR100287887B1 (ko) | 데이터/클럭 복원 회로 | |
| KR100297155B1 (ko) | 오버 샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법 | |
| KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
| KR100188228B1 (ko) | 이중화된 타이밍 동기시스템의 타이밍 공급회로 | |
| JPS63204837A (ja) | 同期装置 | |
| KR100413415B1 (ko) | 에이치디티브이(hdtv)의 타이밍 복원장치 | |
| JP2907639B2 (ja) | 位相同期回路 | |
| JP2715886B2 (ja) | 通信装置 | |
| JP3219063B2 (ja) | 位相同期制御装置及び位相同期制御方法 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 18 |
|
| LAPS | Lapse due to unpaid annual fee |