JP2901113B2 - サンプリングレート変換装置 - Google Patents
サンプリングレート変換装置Info
- Publication number
- JP2901113B2 JP2901113B2 JP18397392A JP18397392A JP2901113B2 JP 2901113 B2 JP2901113 B2 JP 2901113B2 JP 18397392 A JP18397392 A JP 18397392A JP 18397392 A JP18397392 A JP 18397392A JP 2901113 B2 JP2901113 B2 JP 2901113B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- sampling frequency
- signal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は再標本化方法に係り、特
にサンプリング周波数ｆ1 のクロックでサンプリングさ
れたデータを、そのサンプリング周波数ｆ1 と異なるサ
ンプリング周波数ｆ2 のクロックでリサンプリングする
サンプリングレート変換装置に関する。
にサンプリング周波数ｆ1 のクロックでサンプリングさ
れたデータを、そのサンプリング周波数ｆ1 と異なるサ
ンプリング周波数ｆ2 のクロックでリサンプリングする
サンプリングレート変換装置に関する。
【０００２】
【従来の技術】一般に、サンプリング周波数ｆ1 のクロ
ックでサンプリングされたデータを、そのサンプリング
周波数ｆ1 と異なるサンプリング周波数ｆ2 のクロック
でリサンプリングする場合、各サンプリング時点がデー
タの切り替わり部分と一致しないようにする必要があ
る。
ックでサンプリングされたデータを、そのサンプリング
周波数ｆ1 と異なるサンプリング周波数ｆ2 のクロック
でリサンプリングする場合、各サンプリング時点がデー
タの切り替わり部分と一致しないようにする必要があ
る。
【０００３】即ち、図４に示すようにサンプリング周波
数ｆ1 でサンプリングされたデータ（図４（Ａ））を、
サンプリング周波数ｆ2 でリサンプリングすると、その
サンプリングされたデータは、図４（Ｃ）に示すように
なる。このようにサンプリング周波数ｆ2 で正しくサン
プリングするためには、サンプリング周波数ｆ1 とサン
プリング周波数ｆ2 とが簡単な整数比で、かつ位相関係
が確定していなければならない。
数ｆ1 でサンプリングされたデータ（図４（Ａ））を、
サンプリング周波数ｆ2 でリサンプリングすると、その
サンプリングされたデータは、図４（Ｃ）に示すように
なる。このようにサンプリング周波数ｆ2 で正しくサン
プリングするためには、サンプリング周波数ｆ1 とサン
プリング周波数ｆ2 とが簡単な整数比で、かつ位相関係
が確定していなければならない。
【０００４】
【発明が解決しようとする課題】しかしながら、サンプ
リング周波数ｆ1 とサンプリング周波数ｆ2 との周波数
比が簡単な整数比でない場合には、サンプリング周波数
ｆ1 のクロックに対してサンプリング周波数ｆ2 のクロ
ックは、位相が徐々にずれていくため、データの切り替
わり時点とサンプリング周波数ｆ2 のクロックの立ち上
がりのタイミングが一致または略一致することがあり、
ここでレーシングが起こる。また、サンプリング周波数
ｆ1 とサンプリング周波数ｆ2 との位相関係が確定して
いない場合も同様である。
リング周波数ｆ1 とサンプリング周波数ｆ2 との周波数
比が簡単な整数比でない場合には、サンプリング周波数
ｆ1 のクロックに対してサンプリング周波数ｆ2 のクロ
ックは、位相が徐々にずれていくため、データの切り替
わり時点とサンプリング周波数ｆ2 のクロックの立ち上
がりのタイミングが一致または略一致することがあり、
ここでレーシングが起こる。また、サンプリング周波数
ｆ1 とサンプリング周波数ｆ2 との位相関係が確定して
いない場合も同様である。
【０００５】これに対し、入力信号のクロックレートよ
りも高い周波数でリサンプリングを行い、レート変換後
のクロックとの不整合が起こらないようにするものがあ
るが（特開昭58-154943 号公報）、この場合には非常に
高周波のクロックが必要となり、回路及び素子の速度に
対する要求が厳しく実現に困難を伴う。また、位相の異
なる２種のデータを作成し、２種のサンプリングクロッ
クの位相を比較して、データ入力の切替えを行うように
したものがあるが（特開昭60-168231 号公報）、この場
合には２種のデータの位相（遅延時間）を変えるので、
調整が個々に必要となる。
りも高い周波数でリサンプリングを行い、レート変換後
のクロックとの不整合が起こらないようにするものがあ
るが（特開昭58-154943 号公報）、この場合には非常に
高周波のクロックが必要となり、回路及び素子の速度に
対する要求が厳しく実現に困難を伴う。また、位相の異
なる２種のデータを作成し、２種のサンプリングクロッ
クの位相を比較して、データ入力の切替えを行うように
したものがあるが（特開昭60-168231 号公報）、この場
合には２種のデータの位相（遅延時間）を変えるので、
調整が個々に必要となる。
【０００６】本発明はこのような事情に鑑みてなされた
もので、サンプリング周波数ｆ1 とｆ2 との周波数比が
簡単な整数比でなく、またｆ1 とｆ2 とが非同期であっ
てもレーシングを起こすことなくｆ1 からｆ2 にサンプ
リング周波数を変換することができるサンプリングレー
ト変換装置を提供することを目的とする。
もので、サンプリング周波数ｆ1 とｆ2 との周波数比が
簡単な整数比でなく、またｆ1 とｆ2 とが非同期であっ
てもレーシングを起こすことなくｆ1 からｆ2 にサンプ
リング周波数を変換することができるサンプリングレー
ト変換装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は前記目的を達成
するために、第１のサンプリング周波数ｆ1 の第１のク
ロックでサンプリングされたデータを第２のサンプリン
グ周波数ｆ2 の第２のクロックでリサンプリングするサ
ンプリングレート変換装置において、前記第１のサンプ
リング周波数ｆ1 の第１のクロックでサンプリングされ
た第１のデータに対して１８０°位相をずらした第２の
データを作成する手段と、前記第１のサンプリング周波
数ｆ1 の第１のクロック及び第２のサンプリング周波数
ｆ2 の第２のクロックに基づいてセット及びリセットさ
れ、前記第１、第２のクロックの位相ずれが０°のとき
にパルス幅が最大となり、位相ずれが３６０°になるに
したがってパルス幅が小さくなる第１の２値化信号を出
力する第１の位相比較器と、前記第１のサンプリング周
波数ｆ1 の第１のクロック及び第２のサンプリング周波
数ｆ2 の第２のクロックに基づいてセット及びリセット
され、前記第１、第２のクロックの位相ずれが１８０°
のときにパルス幅が最大となり、位相ずれが−１８０°
になるにしたがってパルス幅が小さくなる第２の２値化
信号を出力する第２の位相比較器と、前記第１の２値化
信号のパルス幅が第２の２値化信号のパルス幅よりも大
きいか否かを示す第３の２値化信号を作成する論理回路
と、前記第３の２値化信号を前記第１のクロックでラッ
チするラッチ回路と、前記ラッチ回路でラッチされた２
値化信号に基づいて前記第１のデータと第２のデータと
を切替え出力する手段と、前記切替え出力されたデータ
を第２のサンプリング周波数ｆ2 の第２のクロックを所
定時間遅延させたクロックでサンプリングする手段と、
を備えたことを特徴としている。
するために、第１のサンプリング周波数ｆ1 の第１のク
ロックでサンプリングされたデータを第２のサンプリン
グ周波数ｆ2 の第２のクロックでリサンプリングするサ
ンプリングレート変換装置において、前記第１のサンプ
リング周波数ｆ1 の第１のクロックでサンプリングされ
た第１のデータに対して１８０°位相をずらした第２の
データを作成する手段と、前記第１のサンプリング周波
数ｆ1 の第１のクロック及び第２のサンプリング周波数
ｆ2 の第２のクロックに基づいてセット及びリセットさ
れ、前記第１、第２のクロックの位相ずれが０°のとき
にパルス幅が最大となり、位相ずれが３６０°になるに
したがってパルス幅が小さくなる第１の２値化信号を出
力する第１の位相比較器と、前記第１のサンプリング周
波数ｆ1 の第１のクロック及び第２のサンプリング周波
数ｆ2 の第２のクロックに基づいてセット及びリセット
され、前記第１、第２のクロックの位相ずれが１８０°
のときにパルス幅が最大となり、位相ずれが−１８０°
になるにしたがってパルス幅が小さくなる第２の２値化
信号を出力する第２の位相比較器と、前記第１の２値化
信号のパルス幅が第２の２値化信号のパルス幅よりも大
きいか否かを示す第３の２値化信号を作成する論理回路
と、前記第３の２値化信号を前記第１のクロックでラッ
チするラッチ回路と、前記ラッチ回路でラッチされた２
値化信号に基づいて前記第１のデータと第２のデータと
を切替え出力する手段と、前記切替え出力されたデータ
を第２のサンプリング周波数ｆ2 の第２のクロックを所
定時間遅延させたクロックでサンプリングする手段と、
を備えたことを特徴としている。
【０００８】
【作用】本発明によれば、第１のサンプリング周波数ｆ
1 のクロックでサンプリングされた第１のデータに対し
て１８０°位相をずらした第２のデータを作成するとと
もに、第１のサンプリング周波数ｆ1 と第２のサンプリ
ング周波数ｆ2 との位相ずれを検出し、この検出した位
相ずれに基づいてデータの切り替わり部分でのサンプリ
ングを避けるべく第１のデータと第２のデータとを切替
え出力し、この切替え出力されたデータを第２のサンプ
リング周波数ｆ2 のクロックでサンプリングするように
している。これにより、第２のサンプリング周波数ｆ2
のクロックによるサンプリングタイミングとデータの切
り替わり部分とが一致することがなく、ｆ1 とｆ2 との
周波数比が簡単な整数比でなく、かつ非同期であっても
レーシングを起こすことなくサンプリングを行うことが
できる。尚、ｆ1 とｆ2 は、どちらが高い周波数であっ
てもよい。
1 のクロックでサンプリングされた第１のデータに対し
て１８０°位相をずらした第２のデータを作成するとと
もに、第１のサンプリング周波数ｆ1 と第２のサンプリ
ング周波数ｆ2 との位相ずれを検出し、この検出した位
相ずれに基づいてデータの切り替わり部分でのサンプリ
ングを避けるべく第１のデータと第２のデータとを切替
え出力し、この切替え出力されたデータを第２のサンプ
リング周波数ｆ2 のクロックでサンプリングするように
している。これにより、第２のサンプリング周波数ｆ2
のクロックによるサンプリングタイミングとデータの切
り替わり部分とが一致することがなく、ｆ1 とｆ2 との
周波数比が簡単な整数比でなく、かつ非同期であっても
レーシングを起こすことなくサンプリングを行うことが
できる。尚、ｆ1 とｆ2 は、どちらが高い周波数であっ
てもよい。
【０００９】
【実施例】以下添付図面に従って本発明に係るサンプリ
ングレート変換装置の好ましい実施例を詳述する。図１
は本発明に係るサンプリングレート変換装置の一実施例
を示す回路図である。
ングレート変換装置の好ましい実施例を詳述する。図１
は本発明に係るサンプリングレート変換装置の一実施例
を示す回路図である。
【００１０】このサンプリングレート変換装置は、サン
プリング周波数ｆ1 のクロックでサンプリングされたデ
ータを、サンプリング周波数ｆ2 のクロックでリサンプ
リングするものであり、ｆ1 ＞ｆ2 ，ｆ1 ＜ｆ2 のいず
れの場合にも適用できるが、以下ｆ1 とｆ2 との周波数
比が、ｆ1 ：ｆ2 ＝６１０：７０４の場合、即ち、ｆ 1
＜ｆ2 の場合について説明する。尚、図３は上記周波数
比の場合に、このサンプリングレート変換装置における
各部の信号の一例を示すタイミングチャートである。
プリング周波数ｆ1 のクロックでサンプリングされたデ
ータを、サンプリング周波数ｆ2 のクロックでリサンプ
リングするものであり、ｆ1 ＞ｆ2 ，ｆ1 ＜ｆ2 のいず
れの場合にも適用できるが、以下ｆ1 とｆ2 との周波数
比が、ｆ1 ：ｆ2 ＝６１０：７０４の場合、即ち、ｆ 1
＜ｆ2 の場合について説明する。尚、図３は上記周波数
比の場合に、このサンプリングレート変換装置における
各部の信号の一例を示すタイミングチャートである。
【００１１】図１において、サンプリング周波数ｆ1 の
クロックは、位相比較器１０及フリップフロップ３８、
４２に加えられている。また、このクロックは、インバ
ータ１４を介してい位相比較器１２に加えられるととも
に、インバータ３６を介してフリップフロップ４０に加
えられている。一方、サンプリング周波数ｆ2 のクロッ
クは、位相比較器１０、１２及び遅延回路４４に加えら
れている。
クロックは、位相比較器１０及フリップフロップ３８、
４２に加えられている。また、このクロックは、インバ
ータ１４を介してい位相比較器１２に加えられるととも
に、インバータ３６を介してフリップフロップ４０に加
えられている。一方、サンプリング周波数ｆ2 のクロッ
クは、位相比較器１０、１２及び遅延回路４４に加えら
れている。
【００１２】位相比較器１０はｆ1 とｆ2 のクロックの
位相を比較し、その位相ずれに対応した信号を出力する
もので、図２に示す回路によって構成されている。同図
に示すように、ナンド回路１０Ｂから出力される信号Ｄ
1 は、図３（Ｃ）に示すようにｆ1 のクロックの立ち下
がりによって“１”（ハイレベル）となり、ｆ2 のクロ
ックの立ち下がりによって“０”（ローレベル）とな
る。一方、ナンド回路１０Ａから出力される信号Ｕ
1は、信号Ｄ１とは逆に、ｆ2のクロックの立ち下がりに
よって“１”（ハイレベル）となり、ｆ1のクロックの
立ち下がりによって“０”（ローレベル）となる。
位相を比較し、その位相ずれに対応した信号を出力する
もので、図２に示す回路によって構成されている。同図
に示すように、ナンド回路１０Ｂから出力される信号Ｄ
1 は、図３（Ｃ）に示すようにｆ1 のクロックの立ち下
がりによって“１”（ハイレベル）となり、ｆ2 のクロ
ックの立ち下がりによって“０”（ローレベル）とな
る。一方、ナンド回路１０Ａから出力される信号Ｕ
1は、信号Ｄ１とは逆に、ｆ2のクロックの立ち下がりに
よって“１”（ハイレベル）となり、ｆ1のクロックの
立ち下がりによって“０”（ローレベル）となる。
【００１３】図３（Ｃ）に示すように上記信号Ｄ1 は、
時刻ｔ1 から時刻ｔ2 になるにしたがってパルス幅が徐
々に狭くなり、時刻ｔ2 で再び広くなり、これを時刻ｔ
1 から時刻ｔ2 までの時間にほぼ対応した周期で繰り返
す。即ち、時刻ｔ1 では、ｆ 1 とｆ2 のクロックの立ち
下がりは一致しているが、ｆ1 ＜ｆ2 のため、時間の経
過とともにｆ2 のクロックの立ち下がりはｆ1 のクロッ
クの立ち下がりに近づき、その結果、パルス幅が徐々に
狭くなる。そして、時刻ｔ2 では、ｆ2 のクロックの立
ち下がりは、ｆ1 のクロックの立ち下がりよりも前にく
るようになる。即ち、時刻ｔ1 から時刻ｔ2 までの時間
で、ｆ2 のクロックのクロック数は、ｆ 1 のクロック数
よりも１つ多くなる。
時刻ｔ1 から時刻ｔ2 になるにしたがってパルス幅が徐
々に狭くなり、時刻ｔ2 で再び広くなり、これを時刻ｔ
1 から時刻ｔ2 までの時間にほぼ対応した周期で繰り返
す。即ち、時刻ｔ1 では、ｆ 1 とｆ2 のクロックの立ち
下がりは一致しているが、ｆ1 ＜ｆ2 のため、時間の経
過とともにｆ2 のクロックの立ち下がりはｆ1 のクロッ
クの立ち下がりに近づき、その結果、パルス幅が徐々に
狭くなる。そして、時刻ｔ2 では、ｆ2 のクロックの立
ち下がりは、ｆ1 のクロックの立ち下がりよりも前にく
るようになる。即ち、時刻ｔ1 から時刻ｔ2 までの時間
で、ｆ2 のクロックのクロック数は、ｆ 1 のクロック数
よりも１つ多くなる。
【００１４】このように信号Ｄ1 のパルス幅は、ｆ1 と
ｆ2 のクロックの位相ずれの状態を示す情報となる。こ
の位相比較器１０から出力される信号Ｕ1 及び信号Ｄ1
は、それぞれアンド回路１８及び２０に加えられる。ま
た、位相比較器１２はインバータ１４で反転されたｆ1
のクロックとｆ2 のクロックの位相を比較し、その位相
ずれに対応した信号を出力するもので、上記位相比較器
１０と同様な回路で構成されている。従って、位相比較
器１２から出力される信号Ｄ2 は、反転されたｆ1 のク
ロックの立ち下がりによって、即ち、図３（Ｄ）に示す
ようにｆ1 のクロックの立ち上がり時点で“１”とな
り、ｆ2のクロックの立ち下がりによって“０”とな
る。
ｆ2 のクロックの位相ずれの状態を示す情報となる。こ
の位相比較器１０から出力される信号Ｕ1 及び信号Ｄ1
は、それぞれアンド回路１８及び２０に加えられる。ま
た、位相比較器１２はインバータ１４で反転されたｆ1
のクロックとｆ2 のクロックの位相を比較し、その位相
ずれに対応した信号を出力するもので、上記位相比較器
１０と同様な回路で構成されている。従って、位相比較
器１２から出力される信号Ｄ2 は、反転されたｆ1 のク
ロックの立ち下がりによって、即ち、図３（Ｄ）に示す
ようにｆ1 のクロックの立ち上がり時点で“１”とな
り、ｆ2のクロックの立ち下がりによって“０”とな
る。
【００１５】この信号Ｄ2 は、上記信号Ｄ1 と同様に時
間の経過とともにパルス幅が徐々に狭くなるが、上記時
刻ｔ1 から時刻ｔ2 までの時間の約半分だけ、信号Ｄ1
の位相をずらしたような信号となる。この位相比較器１
２から出力される信号Ｕ2 及び信号Ｄ2 は、それぞれア
ンド回路２４及び２６に加えられる。アンド回路２０及
び２６の他の入力には、ｆ1 ＞ｆ2 の場合とｆ1 ＜ｆ2
の場合によって切り替えられる図示しないスイッチから
の信号SWが加えられ、アンド回路１８及び２４の他の入
力には、インバータ１６で反転された信号SWが加えられ
ている。ここで、上記スイッチは、ｆ1 ＜ｆ2 のとき、
信号SWが“１”となるように操作される。尚、本実施例
では、ｆ1 ＜ｆ2 であるため、信号SWは“１”とされ、
アンド回路２０及び２６のみが動作可能となり、オア回
路２２及び２８からはそれぞれ信号Ｄ1 及び信号Ｄ2 が
出力される。
間の経過とともにパルス幅が徐々に狭くなるが、上記時
刻ｔ1 から時刻ｔ2 までの時間の約半分だけ、信号Ｄ1
の位相をずらしたような信号となる。この位相比較器１
２から出力される信号Ｕ2 及び信号Ｄ2 は、それぞれア
ンド回路２４及び２６に加えられる。アンド回路２０及
び２６の他の入力には、ｆ1 ＞ｆ2 の場合とｆ1 ＜ｆ2
の場合によって切り替えられる図示しないスイッチから
の信号SWが加えられ、アンド回路１８及び２４の他の入
力には、インバータ１６で反転された信号SWが加えられ
ている。ここで、上記スイッチは、ｆ1 ＜ｆ2 のとき、
信号SWが“１”となるように操作される。尚、本実施例
では、ｆ1 ＜ｆ2 であるため、信号SWは“１”とされ、
アンド回路２０及び２６のみが動作可能となり、オア回
路２２及び２８からはそれぞれ信号Ｄ1 及び信号Ｄ2 が
出力される。
【００１６】上記オア回路２２から出力される信号Ｄ1
は、ナンド回路３０に加えられるとともにナンド回路３
２の負論理の入力に加えられ、また、オア回路２８から
出力される信号Ｄ2 は、ナンド回路３０の負論理の入力
に加えられるとともにナンド回路３２に加えられる。ナ
ンド回路３０及び３２は２入力のナンド条件をとり、そ
れぞれ図３（Ｅ）に示す信号Ａ及び同図（Ｆ）に示す信
号Ｂを出力する。
は、ナンド回路３０に加えられるとともにナンド回路３
２の負論理の入力に加えられ、また、オア回路２８から
出力される信号Ｄ2 は、ナンド回路３０の負論理の入力
に加えられるとともにナンド回路３２に加えられる。ナ
ンド回路３０及び３２は２入力のナンド条件をとり、そ
れぞれ図３（Ｅ）に示す信号Ａ及び同図（Ｆ）に示す信
号Ｂを出力する。
【００１７】これらの信号Ａ及び信号Ｂは、それぞれフ
リップフロップ３４を構成するナンド回路３４Ａ及びナ
ンド回路３４Ｂに加えられる。フリップフロップ３４
は、図３（Ｇ）に示すように信号Ａが“０”且つ信号Ｂ
が“１”のとき、“１”となる信号ALT を出力し、信号
Ａが“１”且つ信号Ｂが“０”のとき、“０”となる信
号ALT を出力する。尚、信号Ａ及び信号Ｂが共に“１”
のときには記憶保持する。
リップフロップ３４を構成するナンド回路３４Ａ及びナ
ンド回路３４Ｂに加えられる。フリップフロップ３４
は、図３（Ｇ）に示すように信号Ａが“０”且つ信号Ｂ
が“１”のとき、“１”となる信号ALT を出力し、信号
Ａが“１”且つ信号Ｂが“０”のとき、“０”となる信
号ALT を出力する。尚、信号Ａ及び信号Ｂが共に“１”
のときには記憶保持する。
【００１８】この信号ALT は、図３（Ｇ）に示すように
ｆ1 とｆ2 のクロックの位相ずれが、約０°〜１８０°
の範囲にあるときに“１”となり、約１８０°〜３６０
°の範囲にあるときに“０”となる。この信号ALT はフ
リップフロップ４２に加えられる。フリップフロップ４
２のラッチ入力には、ｆ1 のクロックが加えられてお
り、フリップフロップ４２は図３（Ｈ）に示すようにｆ
1 のクロックの立ち下がりで信号ALT をラッチし、その
ラッチした信号をスイッチ信号ALT ′としてアンド回路
５０に出力するとともに、インバータ４６で反転させて
アンド回路４８に出力する。
ｆ1 とｆ2 のクロックの位相ずれが、約０°〜１８０°
の範囲にあるときに“１”となり、約１８０°〜３６０
°の範囲にあるときに“０”となる。この信号ALT はフ
リップフロップ４２に加えられる。フリップフロップ４
２のラッチ入力には、ｆ1 のクロックが加えられてお
り、フリップフロップ４２は図３（Ｈ）に示すようにｆ
1 のクロックの立ち下がりで信号ALT をラッチし、その
ラッチした信号をスイッチ信号ALT ′としてアンド回路
５０に出力するとともに、インバータ４６で反転させて
アンド回路４８に出力する。
【００１９】一方、アンド回路４８及び５０の他の入力
には、フリップフロップ３８からのデータData及びフリ
ップフロップ４０からのデータData′が加えられてい
る。ところで、フリップフロップ３８にはサンプリング
するためのデータDin が加えられており、そのラッチ入
力にはｆ1 のクロックが加えられており、フリップフロ
ップ３８は、図３（Ｉ）に示すようにｆ1 のクロックの
立ち下がりでデータＤinをラッチし、そのラッチしたデ
ータDataをアンド回路４８に出力している。
には、フリップフロップ３８からのデータData及びフリ
ップフロップ４０からのデータData′が加えられてい
る。ところで、フリップフロップ３８にはサンプリング
するためのデータDin が加えられており、そのラッチ入
力にはｆ1 のクロックが加えられており、フリップフロ
ップ３８は、図３（Ｉ）に示すようにｆ1 のクロックの
立ち下がりでデータＤinをラッチし、そのラッチしたデ
ータDataをアンド回路４８に出力している。
【００２０】また、フリップフロップ４０にはサンプリ
ングするためのデータＤinが加えられており、そのラッ
チ入力にはインバータ３６で反転されたｆ1 のクロック
が加えられており、フリップフロップ４０は、図３
（Ｊ）に示すようにｆ1 のクロックの立ち上がり時点で
データDin をラッチし、そのラッチしたデータData′を
アンド回路５０に出力している。従って、データData′
は、データDataに対してｆ 1 の０．５クロック分（１８
０°）だけ位相がずらされている。
ングするためのデータＤinが加えられており、そのラッ
チ入力にはインバータ３６で反転されたｆ1 のクロック
が加えられており、フリップフロップ４０は、図３
（Ｊ）に示すようにｆ1 のクロックの立ち上がり時点で
データDin をラッチし、そのラッチしたデータData′を
アンド回路５０に出力している。従って、データData′
は、データDataに対してｆ 1 の０．５クロック分（１８
０°）だけ位相がずらされている。
【００２１】アンド回路４８はスイッチ信号ALT ′が
“０”のときに動作可能となり、入力するデータDataを
オア回路５２を介してデータDaltとしてフリップフロッ
プ５４に出力し、アンド回路５０はスイッチ信号ALT ′
が“１”のときに動作可能となり、入力するデータDat
a′をオア回路５２を介してデータDaltとしてフリップ
フロップ５４に出力する。即ち、データDaltは、図３
（Ｋ）に示すようにデータDataとデータData′とがスイ
ッチ信号ALT ′によって切替え合成された信号となる。
“０”のときに動作可能となり、入力するデータDataを
オア回路５２を介してデータDaltとしてフリップフロッ
プ５４に出力し、アンド回路５０はスイッチ信号ALT ′
が“１”のときに動作可能となり、入力するデータDat
a′をオア回路５２を介してデータDaltとしてフリップ
フロップ５４に出力する。即ち、データDaltは、図３
（Ｋ）に示すようにデータDataとデータData′とがスイ
ッチ信号ALT ′によって切替え合成された信号となる。
【００２２】フリップフロップ５４のラッチ入力には、
遅延回路４４によって所定時間遅延されたｆ2 のクロッ
クｆ2 ′（図３（Ｌ））が加えられており、フリップフ
ロップ５４は図３（Ｍ）に示すようにクロックｆ2 ′の
立ち上がりでデータDaltをラッチし、そのラッチしたデ
ータDoutをサンプリング周波数ｆ2 でリサンプリングさ
れたデータとして出力する。尚、遅延回路４４は、リサ
ンプリングする際に、データDaltの切り替わり部分とｆ
2 のクロックの立ち上がりとが一致しないようにｆ2 の
クロックを遅延させるものである。
遅延回路４４によって所定時間遅延されたｆ2 のクロッ
クｆ2 ′（図３（Ｌ））が加えられており、フリップフ
ロップ５４は図３（Ｍ）に示すようにクロックｆ2 ′の
立ち上がりでデータDaltをラッチし、そのラッチしたデ
ータDoutをサンプリング周波数ｆ2 でリサンプリングさ
れたデータとして出力する。尚、遅延回路４４は、リサ
ンプリングする際に、データDaltの切り替わり部分とｆ
2 のクロックの立ち上がりとが一致しないようにｆ2 の
クロックを遅延させるものである。
【００２３】
【発明の効果】以上説明したように本発明に係るサンプ
リングレート変換装置によれば、サンプリング周波数ｆ
1 とｆ2 との周波数比が簡単な整数比でなく、またｆ1
とｆ2とが非同期であってもレーシングを起こすことな
くｆ1 からｆ2 にサンプリング周波数を変換することが
できる。
リングレート変換装置によれば、サンプリング周波数ｆ
1 とｆ2 との周波数比が簡単な整数比でなく、またｆ1
とｆ2とが非同期であってもレーシングを起こすことな
くｆ1 からｆ2 にサンプリング周波数を変換することが
できる。
【図１】図１は本発明に係るサンプリングレート変換装
置の一実施例を示す回路図である。
置の一実施例を示す回路図である。
【図２】図２は図１の位相比較器の詳細を示す回路図で
ある。
ある。
【図３】図３は図１のサンプリングレート変換装置にお
ける各部の信号の一例を示すタイミングチャートであ
る。
ける各部の信号の一例を示すタイミングチャートであ
る。
【図４】図４はｆ1 とｆ2 とが簡単な整数比のときにｆ
1 のクロックでサンプリングされたデータと、ｆ2 のク
ロックでリサンプリングされたデータとの関係を示すタ
イミングチャートでる。
1 のクロックでサンプリングされたデータと、ｆ2 のク
ロックでリサンプリングされたデータとの関係を示すタ
イミングチャートでる。
１０、１２…位相比較器 １４、１６、３６、４６…インバータ １８、２０、２４、２６、４８、５０…アンド回路 ２２、２８、５２…オア回路 ３０、３２、、３４Ａ、３４Ｂ…ナンド回路 ３４、３８、４０、４２、５４…フリップフロップ ４４…遅延回路
Claims (1)
- 【請求項１】 第１のサンプリング周波数ｆ1 の第１の
クロックでサンプリングされたデータを第２のサンプリ
ング周波数ｆ2 の第２のクロックでリサンプリングする
サンプリングレート変換装置において、 前記第１のサンプリング周波数ｆ1 の第１のクロックで
サンプリングされた第１のデータに対して１８０°位相
をずらした第２のデータを作成する手段と、 前記第１のサンプリング周波数ｆ1 の第１のクロック及
び第２のサンプリング周波数ｆ2 の第２のクロックに基
づいてセット及びリセットされ、前記第１、第２のクロ
ックの位相ずれが０°のときにパルス幅が最大となり、
位相ずれが３６０°になるにしたがってパルス幅が小さ
くなる第１の２値化信号を出力する第１の位相比較器
と、 前記第１のサンプリング周波数ｆ 1 の第１のクロック及
び第２のサンプリング周波数ｆ 2 の第２のクロックに基
づいてセット及びリセットされ、前記第１、第２のクロ
ックの位相ずれが１８０°のときにパルス幅が最大とな
り、位相ずれが−１８０°になるにしたがってパルス幅
が小さくなる第２の２値化信号を出力する第２の位相比
較器と、 前記第１の２値化信号のパルス幅が第２の２値化信号の
パルス幅よりも大きいか否かを示す第３の２値化信号を
作成する論理回路と、 前記第３の２値化信号を前記第１のクロックでラッチす
るラッチ回路と、 前記ラッチ回路でラッチされた２値化信号に基づいて 前
記第１のデータと第２のデータとを切替え出力する手段
と、 前記切替え出力されたデータを第２のサンプリング周波
数ｆ2 の第２のクロックを所定時間遅延させたクロック
でサンプリングする手段と、 を備えたことを特徴とするサンプリングレート変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18397392A JP2901113B2 (ja) | 1992-07-10 | 1992-07-10 | サンプリングレート変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18397392A JP2901113B2 (ja) | 1992-07-10 | 1992-07-10 | サンプリングレート変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629932A JPH0629932A (ja) | 1994-02-04 |
| JP2901113B2 true JP2901113B2 (ja) | 1999-06-07 |
Family
ID=16145078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18397392A Expired - Fee Related JP2901113B2 (ja) | 1992-07-10 | 1992-07-10 | サンプリングレート変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901113B2 (ja) |
-
1992
- 1992-07-10 JP JP18397392A patent/JP2901113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629932A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000278141A (ja) | マルチプレクサ | |
| JPH0220173B2 (ja) | ||
| EP2491654A1 (en) | Ring oscillator, time-digital converter circuit and relating method of time-digital measure | |
| JP3467975B2 (ja) | 位相検出回路 | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| US6639958B1 (en) | Circuit configuration for the interference-free initialization of delay locked loop circuits with fast lock | |
| JP3415891B2 (ja) | パケットデータ再生システム | |
| JP2901113B2 (ja) | サンプリングレート変換装置 | |
| JP2678115B2 (ja) | タイマ回路 | |
| GB2326258A (en) | Clock signal modelling circuit | |
| US5012138A (en) | Interface circuit for asychronous data transfer | |
| TWI400885B (zh) | 開機重置電路 | |
| JP3039441B2 (ja) | 異クロック間同期エッジ検出方法および異クロック間同期エッジ検出方式 | |
| CN117040535B (zh) | 相位指示电路、转换器芯片及多芯片同步系统 | |
| JP3185768B2 (ja) | 周波数比較器及びこれを用いたクロック抽出回路 | |
| JPH1032487A (ja) | タイミング信号発生回路 | |
| JPS62225027A (ja) | 可変分周器 | |
| US6553088B1 (en) | Digital delay phase locked loop | |
| JP2733528B2 (ja) | 位相ロック・ループ用部分パルス・ハイト型基準周波数発生回路 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JP2562995B2 (ja) | データ処理回路の制御方法 | |
| JP3408342B2 (ja) | サンプリング・レート変換装置 | |
| JP3253520B2 (ja) | 変化タイミング検出回路及びビット位相同期回路 | |
| JP3388656B2 (ja) | シフトレジスタ | |
| JP2712725B2 (ja) | 並列ディジタル信号のラッチ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080319 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |